接垫布局

摘要

本发明公开了一种接垫布局，适用于一电路板，接垫布局包括多个第一接垫、多个第二接垫、多个第一贯孔、多个第二贯孔、多个第一迹线以及多个第二迹线。第一接垫、第二接垫、第一贯孔以及第二贯孔皆以矩阵方式配置于电路板上。令第i列第j行的第一接垫为Xi，j，第g列第h行的第二接垫为Yg，h，其中Ym，n位于Xm，n、Xm+1，n、Xm，n+1以及Xm+1，n+1所围成的区域内，m、n为正整数。令第a列第b行的第一贯孔为Ra，b，其中Rm+1，n位于Xm+1，n、Xm+1，n+1以及Ym，n所围成的区域内。令第p列第q行的第二贯孔为Sp，q，其中Sm，n位于Xm，n、Xm，n+1以及Ym，n所围成的区域内。第一迹线分别连接Xm，n与Rm，n，且第二迹线分别连接Ym，n与Sm，n。

权利要求

1.一种接垫布局，适用于一电路板，该接垫布局包括：

多个第一接垫，以矩阵方式配置于该电路板上，且令第i列第j行的第一接垫为Xi，j；

多个第二接垫，以矩阵方式配置于该电路板上，且令第g列第h行的第二接垫为Yg，h，其中Ym，n位于Xm，n、Xm+1，n、Xm，n+1以及Xm+1，n+1所围成的区域内，且m为行，n为列，m、n为正整数；

多个第一贯孔，以矩阵方式配置于该电路板上，且令第a列第b行的第一贯孔为Ra，b，其中Rm+1，n位于Xm+1，n、Xm+1，n+1以及Ym，n所围成的区域内；

多条第一迹线，分别连接Xm，n与Rm，n；

多个第二贯孔，以矩阵方式配置于该电路板上，且令第p列第q行的第二贯孔为Sp，q，其中Sm，n位于Xm，n、Xm，n+1以及Ym，n所围成的区域内；以及多条第二迹线，分别连接Ym，n与Sm，n。

2.如权利要求1所述的接垫布局，其特征在于，该第一接垫Xm，n与该第二接垫Ym，n的其中之一为信号接垫，而其中之另一为接地接垫。

3.如权利要求1所述的接垫布局，其特征在于，该电路板经由该接垫布局而电性连接于一连接器。

4.如权利要求3所述的接垫布局，其特征在于，各该第一接垫Xm，n及其相邻的各该第二接垫Ym，n电性耦接于该连接器。

5.如权利要求3所述的接垫布局，其特征在于，该连接器为夹层连接器。

6.如权利要求1所述的接垫布局，其特征在于，各该第一迹线与各该第二迹线呈一锐角。

7.如权利要求6所述的接垫布局，其特征在于，各该第一贯孔Rm，n与各该第二接垫Ym，n、Ym+1，n位于同一直线上。

8.如权利要求6所述的接垫布局，其特征在于，各该第二贯孔Sm，n与各该第二接垫Ym，n、Ym+1，n位于同一直线上。

9.如权利要求1所述的接垫布局，其特征在于，该电路板包括多条高速差分对线，分别电性连接至这些第二贯孔。

说明书

接垫布局

技术领域

[0001] 本发明是有关于一种接垫布局，且特别是有关于具有最短信号传输路径的一种接垫布局。

背景技术

[0002] 随着集成电路芯片(integrated circuit chip)的效能不断地增加，电子信号在集成电路芯片内传输的速度亦逐渐地提升。目前，为了因应最新的通信技术不断提高数据传输速度的要求，电路板上的数据信号速度已经达到了5Gbps(Giga bit persecond)，并且会在未来提升到10Gbps以上。

[0003] 然而，当这些电子信号以Gpbs的高速进行传输时，作为连接电子信号的连接组件，例如夹层连接器(Mezzanine connector)或夹层连接卡(Mezzanine card)，其内部的电路配置的方式便容易影响到整体信号的传输。因而在电路板布局的设计上，往往需要将线路的阻抗(Impedance)、传输衰减、串扰(Cross talk)或参考层(Reference layer)等因素考虑进去，以避免因电路布局不当而使传输出错，进而导致系统不稳或数据传送错误。 发明内容

[0004] 本发明提供一种接垫布局，其信号接垫与接地接垫具有最小传输路径，使接垫布局适于传输高速信号。

[0005] 本发明提出一种接垫布局，适用于一电路板。此接垫布局包括多个第一接垫、多个第二接垫、多个第一贯孔、多个第二贯孔、多个第一迹线以及多个第二迹线。第一接垫、第二接垫、第一贯孔以及第二贯孔皆以矩阵方式配置于电路板上。令第i列(row)第j行(column)的第一接垫为Xi，j，第g列第h行的第二接垫为Yg，h，其中Ym，n位于Xm，n、Xm+1，n、Xm，n+1以及Xm+1，n+1所围成的区域内，m、n为正整数。令第a列第b行的第一贯孔为Ra，b，其中Rm+1，n位于Xm+1，n、Xm+1，n+1以及Ym，n所围 成的区域内。令第p列第q行的第二贯孔为Sp，q，其中Sm，n位于Xm，n、Xm，n+1以及Ym，n所围成的区域内。第一迹线分别连接Xm，n与Rm，n，且第二迹线分别连接Ym，n与Sm，n。

[0006] 在本发明的一实施例中，上述的第一接垫Xm，n与第二接垫Ym，n的其中之一为信号接垫，而其中之另一为接地接垫。

[0007] 在本发明的一实施例中，上述的电路板经由接垫布局而电性连接于一连接器，且此连接器为夹层连接器(Mezzanine connector)。

[0008] 在本发明的一实施例中，上述的各第一接垫Xm，n及其相邻之各第二接垫Ym，n电性耦接于连接器。

[0009] 在本发明的一实施例中，上述的各第一迹线与各第二迹线实质上呈一锐角。 [0010] 在本发明的一实施例中，上述的各第一贯孔Rm，n实质上与各第二接垫Ym，n、Ym+1，n位于同一直线上。

[0011] 在本发明的一实施例中，上述的各第二贯孔Sm，n实质上与各第二接垫Ym，n、Ym+1，n位于同一直线上。

[0012] 在本发明的一实施例中，上述的电路板包括多条高速差分对线，分别电性连接至这些第二贯孔。

[0013] 本发明之接垫布局，由于分别连接至第一接垫与第二接垫的第一贯孔与第二贯孔之间具有最短距离，使得第一接垫与第二接垫分别得以最短路径与连接器电性连接，藉此减少高速信号在传输过程中衰减或干扰等因素，使传输信号稳定。

[0014] 为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

[0015] 图1是本发明一实施例的一种接垫布局的示意图。

[0016] 图2是图1接垫布局的局部放大图。

[0017] 图3是图1接垫布局与高速差分对线在电路板的配置图。

具体实施方式

[0018] 图1是本发明一实施例的一种接垫布局的示意图。图2是图1接垫布局的局 部放大图。请同时参考图1及图2，接垫布局100适用于一电路板200。此接垫布局100包括多个第一接垫110、多个第二接垫120、多个第一贯孔130、多个第二贯孔140、多个第一迹线150以及多个第二迹线160。值得注意的是，这些第一接垫110、第二接垫120、第一贯孔130与第二贯孔140皆以矩阵方式配置于电路板200上。

[0019] 在本实施例中，令第i列(row)第j行(column)的第一接垫110为Xi，j，第g列第h行的第二接垫120为Yg，h，其中Ym，n位于Xm，n、Xm+1，n、Xm，n+1以及Xm+1，n+1所围成的区域内，且m、n为正整数。换句话说，第一接垫110与第二接垫120所形成的矩阵彼此互相交错且不重合。再者，令第a列第b行的第一贯孔130为Ra，b，其中Rm+1，n位于第一接垫110矩阵中Xm+1，n、Xm+1，n+1以及第二接垫120矩阵中Ym，n所围成的区域内，亦即第一贯孔130配置在任意相邻的两个第一接垫110与一第二接垫120所围成的三角形区域内。

[0020] 再者，令第p列第q行的第二贯孔140为Sp，q，其中Sm，n位于第一接垫110矩阵中Xm，n、Xm，n+1以及第二接垫120矩阵中Ym，n所围成的区域内，亦即第二贯孔140配置于任意相邻的两个第一接垫110与下一列的第二接垫120所围成的三角形区域内。此外，第一迹线150分别连接第一接垫110矩阵Xm，n与第一贯孔130矩阵Rm，n，且第二迹线160分别连接第二接垫120矩阵Ym，n与第二贯孔140矩阵Sm，n。

[0021] 在本发明的接垫布局100中，通过将第一贯孔130矩阵中Rm+1，n配置于第一接垫110的矩阵中Xm+1，n、Xm+1，n+1以及第二接垫120的矩阵中Ym，n所围成的区域内，且将第二贯孔
140矩阵中Sm，n配置于第一接垫110的矩阵中Xm，n、Xm，n+1以及第二接垫120的矩阵中Ym，n所围成的区域内。此举使第一贯孔130与第二贯孔140之间的距离为最小，以确保第一接垫
110与第二接垫120分别经由第一贯孔130与第二贯孔140的信号传输路径为最小。因此，电路板200通过此接垫布局100而适于传输高速信号，而无须担心因传输路径过长导致传输衰减或串扰等影响信号传输的情形发生。

[0022] 再进一步地说明，本发明的接垫布局100中，第一接垫110为信号接垫，而第二接垫120为接地接垫，并藉此使电路板200电性连接于一连接器(未绘示)。在本实施例中，连接器例如为一夹层连接器，以作为高速信号的传输接口，其中，在本实施例中，位于矩阵Ym，n的第一接垫110与其相邻位于矩阵Xm，n的第二接垫 120电性耦接于连接器。然而本发明并未限定第一接垫110与第二接垫120的功能配置，在本发明另一未绘示的实施例中，第一接垫110为接地接垫，而第二接垫120则为信号接垫。

[0023] 在本实施例中，为了使第一接垫110与第二接垫120分别具有最短的信号传输路径，因此第一迹线140与第二迹线150实质上呈一锐角。换句话说，矩阵Rm，n上的第一贯孔130实质上与矩阵Ym，n、Ym+1，n上的第二接垫120位于同一直线上，且矩阵Sm，n上的第二贯孔
140实质上与矩阵Ym，n、Ym+1，n上的第二接垫120位于同一直线上。此举使得第一迹线140在这些矩阵中呈斜向配置，而第二迹线150则与第二接垫120位于同一行且呈直向配置。因此，本发明的接垫布局100使得第一贯孔130与第二贯孔140彼此间具有最短距离，以让第一接垫110与第二接垫120电性连接至连接器时分别具有最短的信号传输路径。

[0024] 图3是图1接垫布局与高速差分对线在电路板的配置图。请参考图3，电路板200包括多条高速差分对线210连接至本发明接垫布局100的第二贯孔140，藉此电性连接起电路板200与连接器。在本实施例中，由于电路板200采用此接垫布局100，因此当设计者进行高速差分对线210的配置时，均可依照原来的线宽及线距走线，而无须更动高速差分对线210的配置位置及走向。此举使得高速差分对线210能维持直向走线，因而避免了传输时的因线路阻抗导致传输信号被干扰。

[0025] 综上所述，本发明的接垫布局，通过第一贯孔、第二贯孔与第二接垫位于同一直线上，使得第一迹线与第二迹线呈一锐角，进而在接垫布局中第一迹线呈现斜向配置，而第二迹线为直向配置。此举使得第一贯孔与第二贯孔彼此之间具有最短距离，并使得第一接垫与第二接垫分别具有连接至连接器的最短路径。因此，本发明的接垫布局避免了连接器的信号线与保护线在电路板上的距离增大而导致信号参考返回路径加大，亦即信号能稳定地传输，避免了信号产生串扰或衰减的可能性。

[0026] 再者，当电路板进行高速差分对线的配置时，此接垫布局亦可避免更动高速差分对线的走向配置，使其仍维持直向走线，藉以避免因传输阻抗变化而导致信号传输错误。 [0027] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。