半导体器件、双镶嵌结构的制作方法

摘要

一种半导体器件、双镶嵌结构的制作方法。其中双镶嵌结构的制作方法，包括：提供带有金属布线层的半导体衬底，在金属布线层上依次形成第一覆盖层、第一层间绝缘层、第二覆盖层；刻蚀第二覆盖层、第一层间绝缘层至露出第一覆盖层，形成接触孔；在接触孔内填充满底部抗反射层；在第二覆盖层和底部抗反射层上依次形成第二层间绝缘层；刻蚀第二层间绝缘层至露出第二覆盖层，形成沟槽，所述沟槽的位置与接触孔的位置对应并连通；去除接触孔内的底部抗反射层后，刻蚀第一覆盖层至露出金属布线层，形成双镶嵌结构。本发明防止在刻蚀过程中接触孔内产生刻蚀残留而导致的条纹缺陷，提高了后续半导体器件的电性能。

权利要求

1.一种双镶嵌结构的制作方法，其特征在于，包括下列步骤：

提供带有金属布线层的半导体衬底，在金属布线层上依次形成第一覆盖层、第一层间绝缘层、第二覆盖层，所述第一覆盖层用于防止金属布线层扩散到后续形成的层间绝缘，所述第二覆盖层作用为在刻蚀过程中作为刻蚀停止层，所述第一层间绝缘层的材料为未掺杂的硅玻璃；

刻蚀第二覆盖层、第一层间绝缘层至露出第一覆盖层，形成接触孔；

在接触孔内填充满底部抗反射层；

在第二覆盖层和底部抗反射层上依次形成第二层间绝缘层；

刻蚀第二层间绝缘层至露出第二覆盖层，形成沟槽，所述沟槽的位置与接触孔的位置对应并连通；

去除接触孔内的底部抗反射层后，刻蚀第一覆盖层至露出金属布线层，形成双镶嵌结构。

2.根据权利要求1所述的双镶嵌结构的制作方法，其特征在于，所述第二层间绝缘层的材料为低温氧化硅，所述低温为温度200℃～500℃。

3.根据权利要求2所述的双镶嵌结构的制作方法，其特征在于，所述第二层间绝缘层的厚度为15000埃～18000埃。

4.根据权利要求3所述的双镶嵌结构的制作方法，其特征在于，形成第二层间绝缘层的方法为化学气相沉积法。

5.根据权利要求4所述的双镶嵌结构的制作方法，其特征在于，刻蚀第二层间绝缘层，形成沟槽的方法为干法刻蚀法。

6.根据权利要求1所述的双镶嵌结构的制作方法，其特征在于，所述第一层间绝缘层的厚度为15000埃～18000埃。

7.根据权利要求6所述的双镶嵌结构的制作方法，其特征在于，形成第一层间绝缘层的方法为化学气相沉积法。

8.根据权利要求7所述的双镶嵌结构的制作方法，其特征在于，刻蚀第二覆盖层、第一层间绝缘层，形成接触孔的方法为干法刻蚀法。

9.根据权利要求1所述的双镶嵌结构的制作方法，其特征在于，所述第一覆盖层和第二覆盖层的材料为氮化硅或氮氧化硅或氮碳氧化硅。

10.根据权利要求9所述的双镶嵌结构的制作方法，其特征在于，所述第一覆盖层和第二覆盖层的厚度为350埃～500埃。

11.一种半导体器件，包括：半导体衬底，位于半导体衬底上的金属布线层，位于金属布线层上的第一覆盖层，所述第一覆盖层用于防止金属布线层扩散到后续形成的层间绝缘，位于第一覆盖层上的材料为未掺杂的硅玻璃的第一层间绝缘层，位于第一层间绝缘层上的第二覆盖层，所述第二覆盖层作用为在刻蚀过程中作为刻蚀停止层，接触孔贯穿第二覆盖层和第一层间绝缘层至露出第一覆盖层，底部抗反射层填充满接触孔，其特征在于，所述第二覆盖层和底部抗反射层上形成有第二层间绝缘层。

12.根据权利要求11所述的半导体器件，其特征在于，所述第二层间绝缘层的材料为低温氧化硅，所述低温为温度200℃～500℃。

13.根据权利要求12所述的半导体器件，其特征在于，所述第二层间绝缘层的厚度为

15000埃～18000埃。

说明书

半导体器件、双镶嵌结构的制作方法

技术领域

[0001] 本发明涉及半导体制作技术领域，尤其涉及半导体器件、双镶嵌结构的制作方法。

背景技术

[0002] 随着半导体器件制作技术的飞速发展，半导体器件已经具有深亚微米结构。由于集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和接触孔(via)，然后用导电材料填充所述沟槽和接触孔。例如申请号为02106882.8的中国专利申请文件提供的双镶嵌结构制作工艺，因为双镶嵌结构能避免重叠误差以及解决习知金属工艺的限制，双镶嵌工艺便被广泛地应用在半导体制作过程中而提升器件可靠度。因此，双镶嵌工艺已成为现今金属导线连结技术的主流。

[0003] 现有制作双镶嵌结构的方法参考图1至图4。如图1所示，提供半导体衬底100，在半导体衬底100上形成有金属布线层102；在金属布线层102上形成厚度为600埃～800埃的第一覆盖层104；在第一覆盖层104上形成第一层间绝缘层106(inter-layer dielectrics；ILD)，所述第一层间绝缘层106的材料是未掺杂的硅玻璃(Un-doped Silicate Glass；USG)或低介电常数材料等。所述第一覆盖层104可防止金属布线层102扩散到第一层间绝缘层106中，亦可防止刻蚀过程中金属布线层102被刻蚀。

[0004] 之后，在第一层间绝缘层106上形成厚度为600埃～800埃的第二覆盖层107；在第二覆盖层107上形成第二层间绝缘层108，第二层间绝缘层108的材料为低温氧化硅，所述低温指温度为200℃～500℃。在第二层间绝缘层108上形成阻挡层109，所述阻挡层109的作用在于后续光刻胶曝光显影过程中避免光线透过；随后，在阻挡层108上形成第一光刻胶层110，经过曝光显影工艺，在第一光刻胶层110上形成开口，开口位置对应后续需要形成双镶嵌结构中的接触孔；随后以第一光刻胶层110为掩膜，刻蚀阻挡层109、第二层间绝缘层108、第二覆盖层107、第一层间绝缘层106直至暴露出第一覆盖层104，形成接触孔112。

[0005] 参考附图2所示，灰化法去除第一光刻胶层110，其中灰化温度为250℃；在阻挡层109上以及接触孔112中形成覆盖第二层间绝缘层108的底部抗反射层(Bottom Anti-Reflective Coating，BARC)114。用回蚀法刻蚀底部抗反射层114，直至完全去除阻挡层109上的底部抗反射层114，并保留接触孔112内的部分底部抗反射层114，其中留在接触孔112内的底部抗反射层114的厚度应该保证在随后刻蚀形成双镶嵌结构的工艺过程中避免第一覆盖层104被刻蚀穿。

[0006] 如图3所示，在阻挡层108上形成第二光刻胶层116，并通过曝光、显影在第二光刻胶层116上形成与后续沟槽对应的开口，开口的宽度大于接触孔112的宽度。以第二光刻胶层116为掩膜，刻蚀阻挡层109以及第二层间绝缘层108，形成沟槽118。

[0007] 参考附图4所示，灰化法去除第二光刻胶层116和接触孔112内的底部抗反射层114，其中灰化温度为250℃；然后再用湿法刻蚀法去除残留的第二光刻胶层116；沿接触孔
112刻蚀第一覆盖层104，直至暴露出金属布线层102，形成双镶嵌结构，所述刻蚀第一覆盖层104采用的方法为先用干法刻蚀去除大部分的覆盖层，然后再采用的氟化铵(NH4F)和氟化氢(HF)混合溶液对剩下的第一覆盖层104进行湿洗。

[0008] 现有双镶嵌结构制作过程中，由于需要刻蚀第二覆盖层、第二层间绝缘层、第一覆盖层及第一层间绝缘层才能形成接触孔，接触孔的深度比较深，而第一光刻胶的厚度不能做得过厚，在刻蚀过程中掩膜效果不是很好，因此在刻蚀过程中会在接触孔中产生条纹缺陷(如图5所示)。

发明内容

[0009] 本发明解决的问题是提供一种半导体器件、双镶嵌结构的制作方法，防止条纹缺陷的产生。

[0010] 为解决上述问题，本发明提供一种双镶嵌结构的制作方法，包括：提供带有金属布线层的半导体衬底，在金属布线层上依次形成第一覆盖层、第一层间绝缘层、第二覆盖层；刻蚀第二覆盖层、第一层间绝缘层至露出第一覆盖层，形成接触孔；在接触孔内填充满底部抗反射层；在第二覆盖层和底部抗反射层上依次形成第二层间绝缘层；刻蚀第二层间绝缘层至露出第二覆盖层，形成沟槽，所述沟槽的位置与接触孔的位置对应并连通；去除接触孔内的底部抗反射层后，刻蚀第一覆盖层至露出金属布线层，形成双镶嵌结构。

[0011] 可选的，所述第二层间绝缘层的材料为低温氧化硅，所述低温为温度200℃～500℃。所述第二层间绝缘层的厚度为15000埃～18000埃。形成第二层间绝缘层的方法为化学气相沉积法或等离子体化学气相沉积法。

[0012] 可选的，刻蚀第二层间绝缘层，形成沟槽的方法为干法刻蚀法。

[0013] 可选的，所述第一层间绝缘层的材料为未掺杂的硅玻璃。所述第一层间绝缘层的厚度为15000埃～18000埃。形成第一层间绝缘层的方法为化学气相沉积法或等离子体化学气相沉积法。

[0014] 可选的，刻蚀第二覆盖层、第一层间绝缘层，形成接触孔的方法为干法刻蚀法。

[0015] 可选的，所述第一覆盖层和第二覆盖层的材料为氮化硅或氮氧化硅或氮碳氧化硅。所述第一覆盖层和第二覆盖层的厚度为350埃～500埃。

[0016] 本发明还提供一种半导体器件，包括：半导体衬底，位于半导体衬底上的金属布线层，位于金属布线层上的第一覆盖层，位于第一覆盖层上的第一层间绝缘层，位于第一层间绝缘层上的第二覆盖层，接触孔贯穿第二覆盖层和第一层间绝缘层至露出第一覆盖层，底部抗反射层填充满接触孔，第二覆盖层和底部抗反射层上形成有第二层间绝缘层。

[0017] 可选的，所述第二层间绝缘层的材料为低温氧化硅，所述低温为温度200℃～500℃。所述第二层间绝缘层的厚度为15000埃～18000埃。

[0018] 与现有技术相比，本发明具有以下优点：对第一层间绝缘层和第二覆盖层进行刻蚀，形成接触孔，并于接触孔内填充满底部抗反射层后；再于第二覆盖层上形成第二层间绝缘层，刻蚀后形成沟槽。刻蚀第二覆盖层和第一层间绝缘层形成接触孔，不需要同时刻蚀第二层间绝缘层，使刻蚀膜层的厚度减小，在刻蚀过程中不会产生刻蚀残留而导致的条纹缺陷，提高了后续半导体器件的电性能。

附图说明

[0019] 图1至图4是现有技术形成双镶嵌结构的示意图；

[0020] 图5是现有技术形成的双镶嵌结构产生缺陷的效果图；

[0021] 图6是本发明形成双镶嵌结构的具体实施方式流程图；

[0022] 图7至图10是本发明形成双镶嵌结构的实施例示意图；

[0023] 图11是用本发明实施例工艺形成的双镶嵌结构效果图。

具体实施方式

[0024] 本发明对第一层间绝缘层和第二覆盖层进行刻蚀，形成接触孔，并于接触孔内填充满底部抗反射层后；再于第二覆盖层上形成第二层间绝缘层，刻蚀后形成沟槽。刻蚀第二覆盖层和第一层间绝缘层形成接触孔，不需要同时刻蚀第二层间绝缘层，使刻蚀膜层的厚度减小，在刻蚀过程中不会产生刻蚀残留而导致的条纹缺陷，提高了后续半导体器件的电性能。

[0025] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

[0026] 图6是本发明形成双镶嵌结构的具体实施方式流程图。如图6所示，执行步骤S101，提供带有金属布线层的半导体衬底，在金属布线层上依次形成第一覆盖层、第一层间绝缘层、第二覆盖层；

[0027] 执行步骤S102，刻蚀第二覆盖层、第一层间绝缘层至露出第一覆盖层，形成接触孔；

[0028] 执行步骤S103，在接触孔内填充满底部抗反射层；

[0029] 执行步骤S104，在第二覆盖层和底部抗反射层上依次形成第二层间绝缘层；

[0030] 执行步骤S105，刻蚀第二层间绝缘层至露出第二覆盖层，形成沟槽，所述沟槽的位置与接触孔的位置对应并连通；

[0031] 执行步骤S106，去除接触孔内的底部抗反射层后，刻蚀第一覆盖层至露出金属布线层，形成双镶嵌结构。

[0032] 图7至图10是本发明形成双镶嵌结构的实施例示意图。如图7所示，提供半导体衬底200，所述半导体衬底内含有半导体器件；在半导体衬底200上形成金属布线层202，所述金属布线层202的材料可以是铜等；在金属布线层202上用化学气相沉积法或物理气相沉积法形成第一覆盖层204，其中，第一覆盖层204的材料例如氮化硅(SiN)或氮氧化硅(SiON)或氮碳氧化硅(SiCNO)等，所述第一覆盖层204可防止金属布线层202扩散到后续形成的层间绝缘层中，亦可防止刻蚀过程中金属布线层202被刻蚀而造成的电性能变差。

[0033] 然后，用化学气相沉积法或等离子体化学气相沉积法于第一覆盖层204上形成第一层间绝缘层206，第一层间绝缘层206的厚度为15000埃～18000埃，所述第一层间绝缘层206的材料可以是未掺杂的硅玻璃或其它低介电常数材料，所述低介电常数材料例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)等。用化学气相沉积法或物理气相沉积法在第一层间绝缘层206上形成第二覆盖层207，第二覆盖层207的材料例如氮化硅(SiN)或氮氧化硅(SiON)或氮碳氧化硅(SiCNO)等，其作用为在刻蚀过程中作为刻蚀停止层。用旋涂法在第二覆盖层207上涂覆第一光刻胶层205，经过曝光显影工艺后，在第一光刻胶层205上形成接触孔图形开口。

[0034] 以第一光刻胶层205为掩膜，沿接触孔图形开口，用干法刻蚀法刻蚀第二覆盖层207和第一层间绝缘层206直至露出第一覆盖层204，形成接触孔211。

[0035] 本实施例中，形成金属布线层202的方法可以是溅镀法或化学气相沉积法。

[0036] 本实施例中，所述第一覆盖层204的厚度为350埃～500埃。其中，第一覆盖层204的厚度如果小于350埃，则在后续刻蚀过程中对金属布线层202不能产生保护；如果大于500埃，则在后续刻蚀过程中仍可能产生残留。

[0037] 本实施例中，所述第二覆盖层207的厚度为350埃～500埃。所述第一光刻胶层205的厚度为14000埃～15000埃，优选14700埃。

[0038] 如图8所示，灰化法去除第一光刻胶层205，其中灰化温度为250℃；用化学气相沉积法或旋涂法在第二覆盖层207上形成底部抗反射层214，且将底部抗反射层214填充满接触孔211。所述底部抗反射层214在第二覆盖层207表面上的厚度为1000埃～8000埃，本实施例优选为2000埃～5500埃。

[0039] 用化学机械研磨法研磨第二覆盖层207上的底部抗反射层214至第二覆盖层207上的底部抗反射层214被完全去除，并保留接触孔211内的底部抗反射层214；于第二覆盖层207和抗反射层214上形成第二层间绝缘层208，所述形成第二层间绝缘层208的方法为化学气相沉积法或等离子体化学气相沉积法，第二层间绝缘层208的材料为低温氧化硅，所述低温为温度200℃～500℃；之后，在第二层间绝缘层208上形成厚度为1000埃～1500埃的阻挡层209，所述阻挡层209的材料例如氮化硅、氮氧化硅等，主要作用在于光刻胶曝光显影过程中避免光线透过。

[0040] 本实施例中，所述第二层间绝缘层208的厚度为15000埃～18000埃，优选16800埃。

[0041] 基于上述方法形成的半导体器件，包括：半导体衬底200；金属布线层202，位于半导体衬底200上；第一覆盖层204，位于金属布线层上202；位于第一覆盖层204上的第一层间绝缘层206；位于第一层间绝缘层206上的第二覆盖层207；接触孔211，贯穿第二覆盖层207和第一层间绝缘层206至露出第一覆盖层204；底部抗反射层214，填充满接触孔211；
第二层间绝缘层208，位于第二覆盖层207和底部抗反射层214上。

[0042] 参考附图9所示，用旋涂法在阻挡层209上形成第二光刻胶层216，所述第二光刻胶层216的厚度为14000埃～15000埃，具体可以是14000埃、14200埃、14400埃、14600埃、14800埃或15000埃等，优选14700埃。

[0043] 接着，对第二光刻胶层216进行曝光显影工艺，形成沟槽图形开口，所述沟槽图形开口位置即为后续需要形成双镶嵌结构中沟槽的位置，沟槽图形开口的宽度大于接触孔211的宽度。

[0044] 继续以第二光刻胶层216为掩膜，沿沟槽图形开口用干法刻蚀法刻蚀阻挡层209以及第二层间绝缘层208，形成沟槽218，所述沟槽218的位置与接触孔207的位置对应并连通。在刻蚀形成沟槽218后，由于刻蚀工艺的限制，接触孔211内还会残留部分底部抗反射层214。

[0045] 参考附图10所示，灰化法去除第二光刻胶层216和接触孔211内的底部抗反射层214，其中灰化温度为250℃；然后再用湿法刻蚀法去除残留的第二光刻胶层216；沿接触孔
211刻蚀第一覆盖层204，直至暴露出金属布线层202，形成由接触孔211和沟槽218构成的双镶嵌结构，所述刻蚀第一覆盖层204的方法为先用干法刻蚀去除第一覆盖层204，然后再采用的氟化铵(NH4F)和氟化氢(HF)混合溶液对残留的覆盖层204进行湿洗。

[0046] 在形成双镶嵌结构之后，在双镶嵌结构内沉积金属材料，形成金属连线。所述的金属材料例如金属铝、铜等。

[0047] 图11是用本发明实施例工艺形成的双镶嵌结构效果图。本发明先对第一层间绝缘层和第二覆盖层进行刻蚀，形成接触孔，并于接触孔内填充满底部抗反射层后；再于第二覆盖层上形成第二层间绝缘层，刻蚀第二层间绝缘层至露出第二覆盖层后形成沟槽，与接触孔构成双镶嵌结构；然后再去除接触孔内的底部抗反射层。如图11所示，由于本发明只需刻蚀第二覆盖层和第一层间绝缘层形成接触孔，不需要同时刻蚀第二层间绝缘层，使刻蚀膜层的厚度减小，在刻蚀过程中不会产生刻蚀残留而导致的条纹缺陷，接触孔内壁光滑，提高了后续半导体器件的电性能。

[0048] 本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。