本发明公开了一种多路临时限速标应答装置及方法，装置具体包括射频控制模块、基带处理模块和主控制模块：射频控制模块用于接收限速标信号和发射射频载波信号，包括多个天线和多个射频单元，每个天线分别与其相对应的射频单元相连；基带处理模块中的AD/DA转换器和FPGA多路处理单元通过数据总线相连，是以数字信号为核心的发送接收模块；主控制模块用于调度控制整个系统工作，包括数据接收单元、报警单元、控制单元、存储单元和主控单元。本发明具有实时读取多路限速标数据并处理的功能，在减少系统复杂程度和成本的基础上，解决了限速过程中存在多个限速标时普通的应答装置无法及时处理所造成的限速混乱问题，进而提高了行车安全。
1.一种多路临时限速标应答装置，其特征在于包括射频控制模块、基带处理模块和主控制模块，射频控制模块和基带处理模块相连，基带处理模块与主控制模块通过数据总线相连：所述的主控制模块用于调度控制整个系统工作，具体包括主控单元、数据接收单元、报警单元、控制单元以及存储单元，其中的数据接收单元、报警单元、控制单元以及存储单元分别和主控单元相连；
射频控制模块用于接收限速标信号和发射射频载波信号，具体包括多个天线和多个射频单元，每个天线分别与其相对应的射频单元相连；
基带处理模块是以数字信号为核心的发送接收模块，具体包括AD转换器、DA转换器和FPGA多路处理单元，进一步，其中的AD转换器包括慢速AD和快速AD，AD转换器和DA转换器分别通过数据总线和FPGA多路处理单元相连。
2.根据权利要求1所述的一种多路临时限速标应答装置，其特征在于：
所述主控制模块的主控单元用于配置和管理应答系统，对基带处理模块传递的限速标应答信息进行分析处理，实现与后端管理系统的通信以及外设控制；
所述主控制模块的数据接收单元用于接收TAX2箱信息和列车速度信息；
所述主控制模块的报警单元通过图像显示和语音提示方式报警；
3.根据权利要求1所述的一种多路临时限速标应答装置，其特征在于：所述的DA转换器将转换的模拟信号传送给射频控制模块；慢速AD采样值用于幅度检测，快速AD采样值存储到FPGA多路处理单元中；FPGA多路处理单元对存储区中的符合幅度要求的快速AD采样值即限速标数据进行解调、解码以及CRC校验处理，校验正确的限速标数据传送给主控制模块。
4.根据权利要求1所述的一种多路临时限速标应答装置，其特征在于：所述的射频控制模块包括多个天线和与天线对应的多个射频单元；射频控制模块发送信号时，各个射频单元分别将DA转换器输出的模拟信号转换为射频信号，然后通过对应的天线经由不同的频段发送出去；射频控制模块接收限速标发出的射频信号时，各个天线分别将从不同频段接收到的射频信号传送给对应的射频单元，经射频单元混频后得到的中频信号传送给基带处理模块；所述的射频单元中的数字锁相环通过串行总线与FPGA多路处理单元相连，由FPGA多路处理单元控制数字锁相环提供的射频载波。
5.一种多路临时限速标应答方法，其特征在于包括以下步骤：
1)后端管理系统发出命令时，主控制模块的主控单元通过与基带处理模块之间的数据总线向FPGA多路处理单元发送命令信号；
2)FPGA多路处理单元对命令信号进行编码，编码后的命令信号通过DA转换器转换为模拟信号；
3)模拟信号经过射频单元转换为射频信号，由天线发射给限速标；
4)当天线接收到限速标应答的射频信号时，射频信号经由射频单元转换为中频信号，然后中频信号分别传送给慢速AD和快速AD；
5)慢速AD转换后的数字信号进入FPGA多路处理单元，FPGA多路处理单元对此数字信号做定时幅度检查处理，如果慢速AD的采样值超过或低于门限值，则FPGA多路处理单元对存储区中的快速AD采样值不予处理，如果慢速AD采样值在门限值范围内，则进行自动功率控制调整，然后FPGA多路处理单元调用存储区中的快速AD采样值进行解调、解码以及CRC校验处理，校验正确的限速标数据通过接口传送给主控制模块；
6)数据接收单元将接收的TAX2箱信息和列车速度信息发送给主控单元，主控单元根据接收到的TAX2箱信息和列车速度信息对限速标数据进行分析和处理，进而控制报警单元报警，并通过控制单元控制列车速度，同时将限速事件记录转存到存储单元。
6.根据权利要求5所述的一种多路临时限速标应答方法，其特征在于，在门限值范围内的慢速AD采样值和快速AD采样值为限速标数据，在门限值外的慢速AD采样值和快速AD采样值为强干扰或噪声。
7.根据权利要求5所述的一种多路临时限速标应答方法，其特征在于，所述的天线发送或接收信号时采用频分复用的方法，限速标选择不同频段进行通信。
8.根据权利要求5所述的一种多路临时限速标应答方法，其特征在于，所述的FPGA多路处理单元存储快速AD采样值时利用自带的存储单元分别为每路快速AD采样信号建立两个存储区，实现乒乓机制存储，避免了高速读写的冲突，其具体流程包括以下步骤：S1.FPGA多路处理单元为每个通道设置2个存储区；
S2.检查存储区1满标志，如果存储区1满标志为不满，快速AD转换后的数据则写入存储区1，存储地址递增1，并累加计数，否则跳到S4；
S3.当存储区1写满一定个字节X后，设置存储区1满标志，FPGA多路处理单元发送中断给主控单元，通知主控单元读取存储区中的数据，并执行下一步；
S4.检查存储区2满标志，如果存储区2满标志为不满，快速AD转换的数据存储在存储区2中，存储地址递增1，并累加计数，否则跳到S6；
S5.当存储区2写满一定个字节X后，设置存储区1满标志，FPGA多路处理单元发送中断给主控单元，通知主控单元读取存储区中的数据，并回到步骤S2；
9.根据权利要求5所述的一种多路临时限速标应答方法，其特征在于，所述的FPGA多路处理单元对多路信号进行解调、解码以及CRC校验时采用时分复用技术，以节省硬件资源，时分复用方法具体步骤如下：S1、将解调、解码以及CRC校验模块合并为一个基本模块，此模块具有固定的输入、输出接口；
S2、FPGA多路处理单元为每一路信号分配一段长度一定的时间段；
S3.FPGA多路处理单元依次把各路存储区中数据送入此基本模块进行解调、解码以及CRC校验，每路存储区中的数据处理占用的时间为上述分配的时间段；
S5.主控单元中的存储空间按照FPGA多路处理单元中的数据块发送顺序依次存储。
10.根据权利要求5所述的一种多路临时限速标应答方法，其特征在于：所述的主控单元对限速标数据的处理方法，其中包括以下内容：限速标包括停车标、减速标、作业标、危险地段标和解除标类型；其中，减速标分为T字移动减速标和移动减速标，而T字移动减速标又分为起始T字移动减速标和结束T字移动减速标，当多路临时限速标应答装置同时读到多个限速标时，按照以下优先级及方法进行处理：S1.限速过程中，停车标优先级最高，一旦读取到此限速标内容，不管此时有没有读取到其他限速标内容，立即提示司机停车，如果司机不停车，列车发出紧急制动，自动停车；
读取到移动减速标时，在机车处于手动控制情况下，提示司机按限速值限速，并通过刹车距离公式计算，提示需要的放风量、减压量或者卸载；在机车处于自动控制情况下时，通过刹车距离公式计算，向机车控制系统输出放风、减压或者卸载的数据；
读到的移动减速标是新一层移动减速标时，表明列车进入连续限速区段，此时如果新限速值小于当前限速值，在机车控制处于手动控制情况下，则提示司机按新限速值限速，并通过刹车距离公式计算，提示需要的放风量、减压量或者卸载，在机车处于自动控制情况下，通过刹车距离公式计算，向机车控制系统输出放风、减压或者卸载；
如果新限速值大于当前限速值，则不进行提示和操作，直至列车读取到当前限速区段的解除标时，才提示司机按新限速值限速，防止列车还未出当前限速区段就提速导致超速运行；
S3.如果读到起始T字移动减速标，表明列车进入带T字标限速区段，此时提示司机限速；读到的起始T字移动减速标是新一层起始T字移动减速标时，提示司机列车进入连续限速区段，此时如果列车速度过高，则提示列车需要减速；如果读到的T字标是结束T字移动减速标，提示司机限速已经解除；起始T字移动减速标的优先级高于结束T字移动减速标，同时读到起始T字移动减速标和结束T字移动减速标时，按读到起始T字移动减速标处理；
S4.作业标、危险地段标在同一个优先级，同时读取到这几个限速标时，本发明对它们进行并行处理；读取到作业标时，系统提示司机前方邻线正在作业；读取到危险地段标时，系统提示司机已进入危险地段；
S5.解除标优先级最低，读取到解除标时，提示司机解除限速，当同时读取到解除标和其他限速标时，按其他限速标相对应的操作处理。
一种多路临时限速标应答装置及方法
技术领域
[0001] 本发明涉及铁路列车限速控制领域，特别提供一种多路临时限速标应答装置及方法。
背景技术
[0002] 在列车行驶过程中，为了列车的运行安全，在施工地段需要临时限速的情况经常发生。铁路沿线发生突发事件或者维修施工需要临时限速时，车载LKJ装置行车信息经常无法及时更新，同时司机人为瞭望识别沿线标牌信息容易出现漏识别、误识别等问题，这些问题都会危及行车安全。而由于限速标可安装于铁路的任何区段，能随时安装拆卸，因此机车可通过限速标接收信息进行限速，减少人为因素影响，因此在当前，这种方法有着较好的应用前景。
[0003] 但是目前采用限速标进行限速的通用方法还存在以下不足：1.存在多个限速标需要同时处理时，由于系统中要处理的信号量比较多，普通的单个应答装置难以同时读取限速标数据，造成限速标漏读，导致限速信息混乱；2.多系统联机处理多路限速标模式需要大量的外部电路和较高的系统成本，增加了系统的复杂性。
发明内容
[0004] 为了解决上述问题，本发明提供一种多路临时限速标应答装置及方法，实现降低系统成本和复杂性的同时保证限速信息读取的准确性和可靠性，保障行车安全。
[0005] 本发明的目的通过以下技术方案实现，一种多路临时限速标应答装置，包括有以下几个技术模块：射频控制模块、基带处理模块和主控制模块；射频控制模块包括多个天线和多个射频单元，每个天线分别与其相对应的射频单元相连，此模块用于接收限速标信号和发射射频载波信号；基带处理模块中的AD/DA转换器和FPGA多路处理单元通过数据总线相连，是以数字信号为核心的发送接收模块，其中的AD转换器包括慢速AD和快速AD；主控制模块中的数据接收单元、报警单元、控制单元以及存储单元分别和主控单元相连，用于调度控制整个系统工作。
[0006] 所述的射频单元中的数字锁相环通过串行总线与FPGA多路处理单元相连，由FPGA多路处理单元控制数字锁相环提供的射频载波。
[0007] 所述的数据接收单元用于接收TAX2箱信息和列车速度信息。
[0008] 所述的报警单元可通过图像显示和语音提示方式报警，具有清晰直观的特点；
[0009] 所述的控制单元可分为输入控制和输出控制，输入控制用于接收列车操纵端信号，输出控制用于控制列车速度，输出控制包括紧急制动和常用制动；
[0010] 基于上述装置，本发明还提供了一种多路临时限速标应答方法，包括以下步骤：一、后端管理系统发出命令时，主控制模块的主控单元通过与基带处理模块之间的数据总线向FPGA多路处理单元发送命令信号；二、FPGA多路处理单元对命令信号进行编码，编码后的信号进入DA转换器转换为模拟信号；三、模拟信号经过射频单元转换为射频信号，由天线发射给限速标；四、当天线接收到限速标应答的射频信号时，射频信号经由射频单元转换为中频信号，然后中频信号传送给慢速AD和快速AD；五、慢速AD转换后的数字信号进入FPGA多路处理单元，FPGA多路处理单元对数字信号做定时幅度检查处理，如果慢速AD的采样值超过或低于门限值，则FPGA多路处理单元对存储区中的快速AD采样值不予处理，如果慢速AD采样值在门限值范围内，则进行自动功率控制调整，然后FPGA多路处理单元调用存储区中的快速AD采样值进行解调、解码以及CRC校验处理，校验正确的限速标数据通过接口传送给主控单元；六、数据接收单元将接收的TAX2箱信息和列车速度信息发送给主控单元，主控单元根据这些信息对限速标数据进行分析和处理；七、主控单元控制报警单元报警，并由控制单元控制列车速度，限速事件记录转存到存储单元。
[0011] 所述的天线发送或接收信号时采用频分复用的方法，限速标选择不同频段进行通信，以达到提高通信速度和避免抢占信道的目的。
[0012] 所述的FPGA多路处理单元存储快速AD采样值时利用自带的存储单元分别为每路快速AD采样信号建立两个缓存区，实现乒乓机制存储，避免了高速读写的冲突。
[0013] 所述的在门限值范围内的慢速AD采样值和快速AD采样值为限速标数据，在门限值外的慢速AD采样值和快速AD采样值为强干扰或噪声。
[0014] 所述的FPGA多路处理单元对限速标数据所做的解调为包络解调。
[0015] 所述的FPGA多路处理单元对多路信号进行解调、解码以及CRC校验时可采用时分复用技术，以节省硬件资源。
[0016] 本发明与现有技术相比，具有以下优点：1.采用频分复用的方法，多路通道并行读取多个限速标信息，提高了读取速度，避免了单通道应答系统读取多个限速标信息时出现的速度慢、抢占信道、读取容易出错等问题；2.该发明采用I/O端口多且自带内部存储的FPGA高速数字处理芯片，对多路高速高精度的采样信号进行处理，实现限速标信息的快速存储和读取，为准确分析提供了有力保障；3.信号处理采用了时分复用技术，节省了硬件资源，降低了系统成本。
附图说明
[0017] 下面将结合实施例和附图对本发明作进一步的详细描述：
[0018] 图1示出了根据本发明的一个具体实施例的装置结构框图；
[0019] 图2示出了根据本发明的一个具体实施例的编码流程图；
[0020] 图3示出了根据本发明的一个具体实施例的慢速AD转换电路图；
[0021] 图4示出了根据本发明的一个具体实施例的快速AD转换电路图；
[0022] 图5示出了根据本发明的一个具体实施例的数据采集结构框图；
[0023] 图6示出了根据本发明的一个具体实施例的乒乓存储流程图；
[0024] 图7示出了根据本发明的一个具体实施例的基带接收部分数字信号处理步骤图；
[0025] 图8示出了根据本发明的一个具体实施例的限速标处理流程图。
具体实施方式
[0026] 下面结合附图和实施例对本发明做进一步的详细说明，但应该明确的是本发明的实施方式不限于此。
[0027] 一、本发明的系统结构
[0028] 如图1所示，多路临时限速标应答装置及方法，装置包括有以下几个技术模块：主控制模块、基带处理处理和射频控制模块；射频控制模块与基带处理模块相连，基带处理模块与主控制模块通过数据总线相连。
[0029] 其中，主控制模块主要包括主控单元31、数据接收单元32、报警单元33、控制单元34、存储单元35等功能部件，其中的数据接收单元32、报警单元33、控制单元34以及存储单元35分别和主控单元31相连。主控单元31主要用于配置和管理应答系统、对基带处理模块传送的限速标应答信息进行分析处理、实现与后端管理系统的通信以及外设控制；数据接收单元32用于接收TAX2箱信息和列车速度信息；报警单元33可通过图像显示和语音提示方式报警；控制单元34可分为输入控制和输出控制，输入控制用于接收列车操纵端信号，输出控制用于控制列车速度，输出控制包括紧急制动和常用制动；存储单元35用于记录限速事件。
[0030] 基带处理模块包括AD/DA转换器21和FPGA多路处理单元22等主要功能部件，其中的AD/DA转换器21通过数据总线和FPGA多路处理单元22相连，此模块对限速标信号的处理可分为发送和接收两部分。发送信号时，FPGA多路处理单元对信号进行编码，编码后的信号发送给DA转换器21。接收信号时如图5所示，每路射频单元输出的中频信号接入一个慢速AD和一个快速AD，慢速AD转换后的数字信号进入FPGA多路处理单元后，FPGA多路处理单元对数字信号做定时幅度检查处理，如果慢速AD的采样值超过或低于门限值，则FPGA多路处理单元对存储区中的快速AD采样值不予处理，如果慢速AD采样值幅度在门限值范围内，则进行自动功率控制调整，然后FPGA多路处理单元调用存储区中的快速AD采样值进行解调、解码以及CRC校验处理，校验正确的限速标数据传送给主控单元。
[0031] 射频控制模块主要包括多个天线11、多个射频单元12等功能部件，每个天线分别和其相对应的射频单元相连，此模块对信号的处理也可分为发送和接收两部分。发送信号时，由FPGA多路处理单元通过串行总线控制数字锁相环，各个射频单元分别将DA转换器输出的模拟信号转换为射频信号，然后通过对应的天线经由不同的频段发送出去。接收信号时，各个天线分别将通过不同的频段接收到的限速标射频信号传送给对应的射频单元，经混频后得到的中频信号传送给基带处理模块。
[0032] 二、本发明的实施例具体步骤
[0033] 本发明的多路临时限速标应答装置及方法，硬件系统及处理包含以下内容：一、当后端管理系统有命令发出时，主控制模块的主控单元通过与基带处理模块之间的数据总线向FPGA多路处理单元发送命令信号；二、FPGA多路处理单元对命令信号进行编码处理，编码后的信号进入DA转换器转换为模拟信号；三、模拟信号经过射频单元转换为射频信号，并由天线发射给限速标；四、当天线接收到限速标应答的射频信号时，射频信号经由射频单元转换为中频信号，然后中频信号分别传送给慢速AD和快速AD；五、慢速AD转换后的数字信号进入FPGA多路处理单元后，FPGA对数字信号定时检查幅度，如果慢速AD的采样值超过或低于门限值，则FPGA多路处理单元对存储区中的快速AD采样值不予处理，如果慢速AD采样值在门限值范围内，则进行自动功率控制调整，然后FPGA多路处理单元调用存储区中的快速AD采样值进行解调、解码以及CRC校验处理，校验正确的限速标数据通过接口传送给主控单元；六、主控单元从数据接收单元接收TAX2箱信息和列车速度信息，从控制单元接收列车操纵端信号，并根据TAX2箱信息和列车速度信息对限速标数据进行分析和处理；七、主控单元控制报警单元通过图像显示和语言提示方式报警，并经由控制单元输出紧急制动或常用制动控制命令，操控制动装置，进而控制列车速度，并将记录文件存储到存储单元。
[0034] 三、本发明的实施例的数字信号处理具体操作流程
[0035] 基带处理部分的数字信号处理可分为发送和接收两部分。
[0036] 1.发送处理
[0037] 发送信号时，FPGA多路处理单元先对信号进行脉冲宽度编码，该编码带有时钟信息，在通信过程中，能较好地保持数据同步，抵抗各种无线干扰，从而提高系统在无线环境下的可靠性。
[0038] 脉冲宽度编码的形式为“0”→“01”，“1”→“0111”，进行某位数据转换时，可以先填充“0”和“1”，然后根据该位数据的具体值决定是否填充两个“1”。同时，如果该位数据为“0”，则需要在输出数据的高位倒着填充两个“0”。经过N(需编码数据位数)次循环，得到的输出数据经过一个系统抽样脉冲，即可获得编码后数据。如图2所示，具体步骤如下：
[0039] S1.复位，置已编码位数中″0″和″1″个数等于0；
[0040] S2.往输出数据低位填充″0″和″1″；
[0041] S3.如果需编码数据为″1″，输出数据填充两个″1″，并且已编码位数中″1″的个数加1，跳到S5；否则，执行下一句；
[0042] S4.输出数据高位倒着填充两个″0″，已编码位数中″0″的个数加1；
[0043] S5.如果执行N(需编码数据位数)次循环，执行下一句，否则跳到S2；
[0044] S6.结束。
[0045] FPGA多路处理单元通过串行总线控制数字锁相环提供射频载波，编码后的数据传送给DA转换器转换为模拟信号后，发送给射频单元转换为射频信号，此射频信号通过天线经由不同的频段发送出去，限速标选择不同频段与应答装置进行通信。
[0046] 2.接收处理
[0047] 2.1信号检测
[0048] 接收信号时，每路射频单元输出的中频信号接入一个慢速AD和一个快速AD；慢速AD可选用多路差分输入，串行输出芯片，如图3所示；快速AD可选用单端输入，高速并行输出芯片，如图4所示。
[0049] FPGA多路处理单元采用乒乓机制存储快速AD采样值，慢速AD采集信号进入FPGA多路处理单元后，FPGA对信号做定时检查幅度处理。
[0050] 如果发现慢速AD采样值在门限值范围内，则进行自动功率控制调整，然后调用存储区中的快速AD采样值进行解调、解码以及CRC校验处理。
[0051] 如果慢速AD的采样值超过门限值，则把信号视为强干扰，FPGA多路处理单元对存储区中的快速AD采样值不予处理。
[0052] 如果慢速AD采样值低于门限值，则把信号视为噪声，FPGA多路处理单元同样对存储区中的快速AD采样值不予处理。
[0053] 数据采集和处理结构框图如图5所示。
[0054] 2.2存储方法
[0055] 由于快速AD采样速度快，精度高，采样值需要及时的存储。本发明的FPGA多路处理单元具有内部自带的存储单元，采样点直接存储在内部存储单元中，避免了采样数据写入片外存储器的延时。FPGA多路处理单元采用乒乓机制存储采样点，其流程图如图6所示，包括以下步骤：
[0056] S1.FPGA多路处理单元为每个通道设置2个存储区；
[0057] S2.检查存储区1满标志，如果存储区1满标志为不满，快速AD转换后的数据则写入存储区1，存储地址递增1，并累加计数，否则跳到S4；
[0058] S3.当存储区1写满一定个字节X后，设置存储区1满标志，FPGA多路处理单元发送中断给主控单元，通知主控单元读取存储区中的数据，并执行下一步；
[0059] S4.检查存储区2满标志，如果存储区2满标志为不满，快速AD转换的数据存储在存储区2中，存储地址递增1，并累加计数，否则跳到S6；
[0060] S5.当存储区2写满一定个字节X后，设置存储区1满标志，FPGA多路处理单元发送中断给主控单元，通知主控单元读取存储区中的数据，并回到步骤S2；
[0061] S6.两个存储区都满，提示溢出。
[0062] 2.3信号处理
[0063] FPGA多路处理单元调用存储区的快速AD采样值进行解调、解码以及CRC校验处理，校验正确的限速标数据通过接口传送给主控单元。
[0064] FPGA多路处理单元对调制信号进行包络解调，可通过对调制信号脉冲个数的大小，来判决信号输出的电平，达到解调的目的，解调后的信号进行解码以及CRC校验。
[0065] 用FPGA实现信号的解调、解码以及CRC校验时，需要占用大量的硬件资源，尤其对多路信号同时进行解调、解码以及CRC校验处理还会使硬件资源成倍增加。本发明采用时分复用技术，解决硬件资源需求量过大的问题。时分复用方法如下：
[0066] S1、将解调、解码以及CRC校验模块合并为一个基本模块，此模块具有固定的输入、输出接口；
[0067] S2、FPGA多路处理单元为每一路信号分配一段长度一定的时间段；
[0068] S3.FPGA多路处理单元依次把各路存储区中数据送入此基本模块进行解调、解码以及CRC校验，每路存储区中的数据处理占用的时间为上述分配的时间段；
[0069] S4校验正确的数据发送给主控单元；
[0070] S5.主控单元中的存储空间按照FPGA多路处理单元中的数据块发送顺序依次存储，从而保持了数据传送的连续性。
[0071] 综上所述，接收部分数字信号处理具体流程如图7所示，包括以下步骤：
[0072] S1.数据米样；
[0073] S2.功率检测，如果功率在门限值内，执行下一步，否则跳到S1；
[0074] S3.自动功率控制调整；
[0075] S4.检测存储区中是否有待读数据，如果没有待读数据，跳到S1，否则执行下一步；
[0076] S5.读取数据；
[0077] S6.对数据进行包络解调；
[0078] S7.对解调后的数据进行解码；
[0079] S8.对解码后数据进行CRC校验，如果数据正确，执行下一步，否则跳至S1；
[0080] S9.限速标应答信息发送到主控单元。
[0081] 四本发明的实施例的限速标处理方法
[0082] 限速标类型，包括停车标、减速标、作业标、危险地段标和解除标等；其中，减速标分为T字移动减速标和移动减速标，而T字移动减速标又分为起始T字移动减速标和结束T字移动减速标，当同时读到多个限速标时，按照以下优先级及方法进行处理，如图8所示：
[0083] S1.限速过程中，停车标优先级最高，一旦读取到此限速标内容，不管此时有没有读取到其他限速标内容，立即提示司机停车，如果司机不停车，列车发出紧急制动，自动停车；
[0084] S2.读取到移动减速标时，处理如下：
[0085] 读取到移动减速标时，在机车处于手动控制情况下，提示司机按限速值限速，并通过刹车距离公式计算，提示需要的放风量、减压量或者卸载。在机车处于自动控制情况下时，通过刹车距离公式计算，向机车控制系统输出放风、减压或者卸载等数据；
[0086] 读到的移动减速标是新一层移动减速标时，表明列车进入连续限速区段，此时如果新限速值小于当前限速值，在机车控制处于手动控制情况下，则提示司机按新限速值限速，并通过刹车距离公式计算，提示需要的放风量、减压量或者卸载，在机车处于自动控制情况下，通过刹车距离公式计算，向机车控制系统输出放风、减压或者卸载；
[0087] 如果新限速值大于当前限速值，则不进行提示和操作，直至列车读取到当前限速区段的解除标时，才提示司机按新限速值限速，防止列车还未出当前限速区段就提速导致超速运行；
[0088] S3.如果读到起始T字移动减速标，表明列车进入带T字标限速区段，此时提示司机限速；读到的起始T字移动减速标是新一层起始T字移动减速标时，提示司机列车进入连续限速区段，此时如果列车速度过高，则提示列车需要减速；如果读到的T字标是结束T字移动减速标，提示司机限速已经解除；起始T字移动减速标的优先级高于结束T字移动减速标，同时读到起始T字移动减速标和结束T字移动减速标时，按读到起始T字移动减速标处理；
[0089] S4.作业标、危险地段标在同一个优先级，同时读取到这几个限速标时，本发明对它们进行并行处理。读取到作业标时，系统提示司机前方邻线正在作业；读取到危险地段标时，系统提示司机已进入危险地段；
[0090] S5.解除标优先级最低，读取到解除标时，提示司机解除限速，当同时读取到解除标和其他限速标时，按其他限速标相对应的操作处理。
[0091] 上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
