主动元件阵列基板

摘要

本发明公开了一种主动元件阵列基板，包括一基板、配置于基板上的多条扫描线、多条数据线与多个主动元件、一第一介电层、一共通线、一第二介电层、一图案化导电层、一第三介电层以及多个像素电极。至少部分主动元件与扫描线以及数据线电连接。第一介电层覆盖扫描线、数据线与主动元件。共通线配置于第一介电层上。第二介电层覆盖共通线与第一介电层。图案化导电层配置于第二介电层上。第三介电层覆盖图案化导电层与第二介电层。像素电极配置于第三介电层上。像素电极与图案化导电层以及主动元件电连接。图案化导电层与共通线耦合成一储存电容器。

权利要求

1.一种主动元件阵列基板，其特征在于，所述的阵列基板包括：

一基板；

多条扫描线，配置于所述的基板上；

多条数据线，配置于所述的基板上；

多条扫描信号传递线，各所述的扫描信号传递线分别与其中一条扫描线电连接，其中所述的扫描信号传递线的数量少于或等于所述的扫描线的数量，其中各所述的扫描信号传递线分别位于相邻二数据线之间，其中所述的扫描信号传递线的延伸方向与所述的数据线的延伸方向实质上平行；

多个主动元件，配置于所述的基板上，其中至少部分所述的主动元件与所述的扫描线以及所述的数据线电连接；

一第一介电层，覆盖所述的扫描线、所述的数据线与所述的主动元件；

一共通线，配置于所述的第一介电层上；

一第二介电层，覆盖所述的共通线与所述的第一介电层；

一图案化导电层，配置于所述的第二介电层上；

一第三介电层，覆盖所述的图案化导电层与所述的第二介电层；以及

多个像素电极，配置于所述的第三介电层上，其中所述的像素电极与所述的图案化导电层以及所述的主动元件电连接，且所述的图案化导电层与所述的共通线耦合成一储存电容器；

所述的扫描线与所述的数据线交错以定义出多个显示区域，所述的主动元件以及所述的像素电极构成多个配置于所述的显示区域中的显示单元，各所述的显示单元分别与其中二条扫描线以及其中一条数据线电连接，且所述的像素电极包括一第一像素电极以及一第二像素电极，所述的主动元件包括一第一主动元件以及一第二主动元件，其中所述的第一主动元件以及与所述的第一主动元件电连接的所述的第一像素电极构成一第一子像素，所述的第一主动元件电连接所述的第二主动元件，所述的第二主动元件与所述的第二像素电极构成一第二子像素，所述的第一主动元件以及所述的第二主动元件分别与不同扫描线电连接，而所述的第二主动元件透过所述的第一主动元件与对应的数据线电连接，且在同一列的显示单元中，二相邻的显示单元分别与不同数据线电连接。

2.如权利要求1所述的主动元件阵列基板，其特征在于，所述的第一介电层具有多个第一接触窗，而所述的第二介电层具有多个位于所述的第一接触窗上方的第二接触窗，且所述的图案化导电层透过所述的第一接触窗以及所述的第二接触窗与所述的主动元件电连接。

3.如权利要求2所述的主动元件阵列基板，其特征在于，所述的第三介电层具有多个位于所述的第二接触窗上方的第三接触窗，而所述的像素电极透过所述的第三接触窗与所述的图案化导电层电连接。

4.如权利要求1所述的主动元件阵列基板，其特征在于，所述的阵列基板还包括多个反射层，其中所述的第三介电层具有多个位于一顶表面上的凸块，而所述的反射层配置于所述的第三介电层的所述的顶表面以覆盖所述的凸块，且所述的像素电极覆盖所述的反射层。

5.如权利要求1所述的主动元件阵列基板，其特征在于，所述的图案化导电层的材料包括透明导电材料。

6.如权利要求1所述的主动元件阵列基板，其特征在于，所述的图案化导电层与所述的像素电极的材质相同。

7.如权利要求1所述的主动元件阵列基板，其特征在于，所述的扫描信号传递线包括：一第一导电图案；以及

一第二导电图案，与所述的第一导电图案电连接，其中所述的第二导电图案与所述的扫描线交错。

说明书

主动元件阵列基板

技术领域

[0001] 本发明是有关于一种阵列基板，且特别是有关于一种主动元件阵列基板。

背景技术

[0002] 一般而言，液晶显示面板主要是由一主动元件阵列基板、一对向基板以及一夹于主动元件阵列基板与对向基板之间的液晶层所构成，其中主动元件阵列基板可分为显示区(display region)与非显示区(non-display region)，其中在显示区上配置有以阵列排列的多个像素单元，而每一像素单元包括薄膜电晶体(TFT)以及与薄膜电晶体连接的像素电极(pixel electrode)。此外，在显示区内配置有多条扫描线(scan line)与数据线(data line)，每一个像素单元的薄膜电晶体是与对应的扫描线与数据线电连接。在非显示区内则配置有信号线、源极驱动器(source driver)以及栅极驱动器(gate driver)。

[0003] 当液晶显示面板显示影像画面时，其必须透过栅极驱动器来依序开启显示面板内的每一列像素，且每一列像素在开启的时间内会对应的接收源极驱动器所提供的数据电压。如此一来，每一列像素中的液晶分子就会依据其所接收的数据电压而作适当的排列。

[0004] 然而，随着液晶显示面板的解析度提升，液晶显示器就必须藉由增加栅极驱动器与源极驱动器的使用数目来配合解析度的提升。基于上述理由，液晶显示器的生产成本便随着栅极驱动器、源极驱动器的始用数量而增加。若能将栅极驱动器及/或源极驱动器的使用数目减少，便可轻易地解决成本无法降低的问题。

发明内容

[0005] 本发明提供一种主动元件阵列基板，其可以避免反射层剥离的问题，进而提高制造良率。

[0006] 本发明提出一种主动元件阵列基板，其包括一基板、多条扫描线、多条数据线、多个主动元件、一第一介电层、一共通线、一第二介电层、一图案化导电层、一第三介电层以及多个像素电极。扫描线配置于基板上。数据线配置于基板上。主动元件配置于基板上，其中至少部分主动元件与扫描线以及数据线电连接。第一介电层覆盖扫描线、数据线与主动元件。共通线配置于第一介电层上。第二介电层覆盖共通线与第一介电层。图案化导电层配置于第二介电层上。第三介电层覆盖图案化导电层与第二介电层。像素电极配置于第三介电层上，其中像素电极与图案化导电层以及主动元件电连接，且图案化导电层与共通线耦合成一储存电容器。

[0007] 在本发明一实施例中，上述的每一主动元件包括一薄膜电晶体。

[0008] 在本发明一实施例中，上述的第一介电层具有多个第一接触窗，而第二介电层具有多个位于第一接触窗上方的第二接触窗，且图案化导电层透过第一接触窗以及第二接触窗与主动元件电连接。

[0009] 在本发明一实施例中，上述的第三介电层具有多个位于第二接触窗上方的第三接触窗，而像素电极透过第三接触窗与图案化导电层电连接。

[0010] 在本发明一实施例中，上述的主动元件阵列基板更包括多个反射层，其中第三介电层具有多个位于一顶表面上的凸块(bumps)，而反射层配置于第三介电层的顶表面以覆盖凸块，且像素电极覆盖反射层。

[0011] 在本发明一实施例中，上述的图案化导电层的材料包括透明导电材料。

[0012] 在本发明一实施例中，上述的图案化导电层与像素电极的材质实质上相同。

[0013] 在本发明一实施例中，上述的扫描线与数据线交错以定义出多个显示区域，主动元件以及像素电极构成多个配置于显示区域中的显示单元。每一显示单元分别与其中二条扫描线以及其中一条数据线电连接电连接，且像素电极包括一第一像素电极以及一第二像素电极，主动元件包括一第一主动元件以及一第二主动元件。其中，第一主动元件以及与第一主动元件电连接的第一像素电极构成一第一子像素。第一主动元件电连接第二主动元件。第二主动元件与第二像素电极构成一第二子像素。第一主动元件以及第二主动元件分别与不同扫描线电连接，而第二主动元件透过第一主动元件与对应的数据线电连接。在同一列的显示单元中，二相邻的显示单元分别与不同数据线电连接。

[0014] 在本发明一实施例中，上述的主动元件阵列基板更包括多条扫描信号传递线，每一扫描信号传递线分别与其中一条扫描线电连接。

[0015] 在本发明一实施例中，上述的扫描信号传递线的数量少于或等于扫描线的数量。

[0016] 在本发明一实施例中，上述的每一扫描信号传递线分别位于相邻二数据线之间。

[0017] 在本发明一实施例中，上述的扫描信号传递线的延伸方向与数据线的延伸方向实质上平行。

[0018] 在本发明一实施例中，上述的每一扫描信号传递线包括一第一导电图案以及一第二导电图案。第二导电图案与第一导电图案电连接，其中第二导电图案与扫描线交错。

[0019] 基于上述，本发明的主动元件阵列基板的设计是采用像素电极覆盖金属材质的反射层。如此一来，可避免反射层因氧化而剥离的问题，可提高产品的良率。另外，由于本发明的主动元件阵列基板具有能够与图案化导电层耦合成储存电容器的共通线，因此有助于提高储存电容的电容值。

[0020] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

[0021] 图1为本发明一实施例的一种显示面板的剖面示意图；

[0022] 图2A至图2J为图1的主动元件阵列基板的俯视分解示意图；

[0023] 图3为本发明的另一实施例的一种主动元件阵列基板的剖面示意图；

[0024] 图4为本发明的另一实施例的一种显示面板的剖面示意图。

[0025] 主要元件符号说明：

[0026] 10、10c：显示面板

[0027] 100a、100b、100c：主动元件阵列基板

[0028] 110：基板

[0029] 120：扫描线

[0030] 130：数据线

[0031] 140：主动元件

[0032] 140a：第一主动元件

[0033] 140b：第二主动元件

[0034] 141：栅极

[0035] 142：栅绝缘层

[0036] 143：通道层

[0037] 144：欧姆接触层

[0038] 145：源极

[0039] 146：漏极

[0040] 150、150a：第一介电层

[0041] 152：第一接触窗

[0042] 160：共通线

[0043] 170、170a：第二介电层

[0044] 172：第二接触窗

[0045] 180、180a：图案化导电层

[0046] 190、190a、190b：第三介电层

[0047] 192：第三接触窗

[0048] 194：凸块

[0049] 196：顶表面

[0050] 210、210a、210b：像素电极

[0051] 212：第一像素电极

[0052] 214：第二像素电极

[0053] 220：反射层

[0054] 230：扫描信号传递线

[0055] 232：第一导电图案

[0056] 234：第二导电图案

[0057] 252：凸块

[0058] 300：对向基板

[0059] 310：基板

[0060] 320：黑矩阵层

[0061] 330：彩色滤光层

[0062] 340：平坦层

[0063] 350：辅助层

[0064] 360：共用电极

[0065] 400：显示介质层

[0066] 410：间隙物

[0067] C1：显示区域

[0068] C2：显示单元

[0069] Cst：储存电容器

[0070] D1、D2、D1’、D2’：晶穴间距

[0071] P1：第一子像素

[0072] P2：第二子像素

[0073] T：穿透区

[0074] R：反射区

[0075] W：接触窗

具体实施方式

[0076] 图1为本发明的一实施例的一种显示面板的剖面示意图，而图2A至图2J为图1的主动元件阵列基板的俯视分解示意图。图1中的主动元件阵列基板100a的剖面是沿着图2A至图2J中的线I-I所绘示，且为了方便说明，图2A至图2J中亦省略绘示图1中的部份图层。

[0077] 请先参考图1，本实施例的显示面板10包括一主动元件阵列基板100a、一对向基板300以及一显示介质层400，其中对向基板300位于主动元件阵列基板100a的上方，而显示介质层400位于主动元件阵列基板100a与对向基板300之间。此处，所述的显示介质层400例如为一液晶层。

[0078] 详细来说，主动元件阵列基板100a包括一基板110、多条扫描线120(请参考图2A)、多条数据线130(请参考图2D)、多个主动元件140(请参考图2D)、一第一介电层150、一共通线160、一第二介电层170、一图案化导电层180、一第三介电层190以及多个像素电极210。其中，扫描线120、数据线130以及主动元件140皆配置于基板110上。主动元件
140包括一第一主动元件140a以及一第二主动元件140b，且至少部分主动元件140(意即第一主动元件140a)与扫描线120以及数据线130电连接。第一主动元件140a与像素电极212(请参考图2J)电连接，而像素电极212与第二主动元件140b电连接。换言之，在本实施例的主动元件阵列基板100a中，并非所有的主动元件140都会与数据线130电连接。
当然，在其他可行的实施例中，各主动元件140亦可分别与对应的数据线130电连接。

[0079] 第一介电层150覆盖扫描线120、数据线130与主动元件140。共通线160(请参考图2E)配置于第一介电层150上，其中共通线160例如为一环形共通线(Common-ring)，且可与扫描线120以及数据线130分属于不同膜层。第二介电层170覆盖共通线160与第一介电层150。图案化导电层180(请参考图2G)配置于第二介电层170上。第三介电层190覆盖图案化导电层180与第二介电层170。像素电极210(请参考图2J)配置于第三介电层190上且可完全涵盖反射区R，也就是说像素电极210更完全位于反射层上，其中像素电极210与图案化导电层180以及主动元件140电连接，且图案化导电层180与共通线160耦合成一储存电容器Cst，有助于提高储存电容的电容值。

[0080] 在本实施例中，请同时参考图2D与图2J，扫描线120与数据线130交错以定义出多个显示区域C1，而主动元件140以及像素电极210构成多个配置于显示区域C1中的显示单元C2。其中，每一显示单元C2分别与其中二条扫描线120以及其中一条数据线130电连接电连接。详言之，本实施例的每一显示单元C2的像素电极210包括一第一像素电极212以及一第二像素电极214，其中第一主动元件140a以及与第一主动元件140a电连接的第一像素电极212构成一第一子像素P1，而第二主动元件140b以及第二像素电极214构成一第二子像素P2。特别是，本实施例的第一主动元件140a透过图案化导电层180与第二主动元件140b电连接，请参考图2G。第一主动元件140a以及第二主动元件140b分别与不同扫描线120电连接，而第二主动元件140b透过第一主动元件140a与对应的数据线130电连接。此外，在同一列的显示单元C2中，二相邻的显示单元C2分别与不同数据线130电连接。

[0081] 简言之，本实施例的主动元件阵列基板100a的设计是使两相邻的第一子像素P1与第二子像素P2与同一条数据线130电连接，因而得以使所需的数据线130的数目比习知所需的数据线130的数目少一半，进而减少源极驱动器(未绘示)的使用数量。此处，所述的像素结构的设计即为所谓的半源极驱动(Half Source Driving，HSD)架构。

[0082] 请再参考图1，主动元件140(包括第一主动元件140a以及第二主动元件140b)例如是由栅极141(请参考图2A)、栅绝缘层142、通道层143(请参考图2B)、欧姆接触层144、源极145(请参考图2D)以及漏极146(请参考图2D)所组成的薄膜电晶体(TFT)。图案化导电层180的材料例如是透明导电材料，如铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(IndiumZinc Oxide，IZO)。特别是，本实施例的图案化导电层180与像素电极210的材质实质上相同，也就是说，像素电极210的材质亦可为透明导电材料。

[0083] 此外，请再参考图1、图2C、图2F以及图2H，本实施例的第一介电层150具有多个第一接触窗152，而第二介电层170具有多个位于第一接触窗152上方的第二接触窗172。其中，图案化导电层180透过第一接触窗152以及第二接触窗172与主动元件140(意即第二主动元件140b)的漏极146电连接。再者，本实施例的第三介电层190具有多个位于第二接触窗172上方的第三接触窗192，而像素电极212透过第三接触窗192与图案化导电层
180电连接。

[0084] 值得一提的是，本发明并不限定图案化导电层180与主动元件140的漏极146的电连接方式以及像素电极210与图案化导电层180的电连接方式。

[0085] 图3为本发明的另一实施例的一种主动元件阵列基板的剖面示意图。请参考图3，在此实施例的主动元件阵列基板100b中，第三介电层190a具有至少一贯穿图案化导电层180a、第二介电层170a以及第一介电层150a的接触窗W。其中，接触窗W暴露出主动元件
140的漏极146，而像素电极210a覆盖第三介电层190a的顶表面196且透过接触窗W直接与主动元件140的漏极146电连接。此时，像素电极210a亦透过此接触窗W与图案化导电层180a电连接。此处，所述的连接方式仍应属于本发明所欲涵盖的样态。

[0086] 请再参考图1、图2I与图2J，在本实施例中，主动元件阵列基板100a更包括多个反射层220，其中第三介电层190具有多个位于一顶表面196上的凸块194，而反射层220配置于第三介电层190的顶表面196以覆盖凸块194，且像素电极210覆盖反射层220。在本实施例中，设置有反射层220的位置可视为一反射区R，而未设置有反射层220的位置可视为一穿透区T。换言之，每一子像素(例如是第一子像素P1)同时具有穿透区T与反射区R。此外，凸块194例如是形成于第三介电层190上的表面微结构，而反射层220的材质包括金属，其例如是铝或银。一般来说，金属材质的反射层220易会因氧化的缘故而剥离(peeling)于其原本的位置。然而，在本实施例中，由于在反射层220上有覆盖一层像素电极210，其中像素电极210可完全覆盖于反射层220上，因此可有效避免反射层220发生剥离的现象，进而有效提高主动元件阵列基板100a的良率。

[0087] 此外，请再参考图1、图2A以及图2D，在本实施例中，主动元件阵列基板100更包括多条扫描信号传递线230，其中每一扫描信号传递线230分别与其中一条扫描线120电连接。详细而言，本实施例的每一扫描信号传递线230分别位于相邻二数据线130之间，且扫描信号传递线230的延伸方向与数据线130的延伸方向实质上平行。换言之，本实施例的扫描信号传递线230的设计可有效减少扫描线120末端的扇出线路(fan-out trace)的数量。此处所述的扫描信号传递线230的设计即为一种于像素上沿栅极线(TrackingGate-line in Pixel，TGP)的布线架构。

[0088] 更进一步来说，本实施例的每一扫描信号传递线230包括一第一导电图案232以及一第二导电图案234，而第一导电图案232是于制作扫描线120时同时形成，第二导电图案234是于制作数据线130时同时形成。第二导电图案234与第一导电图案232电连接，其中第二导电图案234与扫描线120交错，意即第二导电图案234横跨扫描线120。换言之，本实施例的每一扫描信号传递线230分别与其中一条扫描线120电连接，而与其他条扫描线120电性绝缘。值得一提的是，扫描信号传递线230的数量可少于或等于扫描线120的数量，在此并不加以限制。

[0089] 如图1所示，本实施例的对向基板300包括一基板310、一黑矩阵层320、一彩色滤光层330、一平坦层340、一辅助层350以及一共用电极层360。其中，基板310例如是一玻璃基板，而黑矩阵层320、彩色滤光层330以及平坦层340皆配置于基板310上。黑矩阵层320局部覆盖彩色滤光层330，而平坦层340覆盖黑矩阵层320与彩色滤光层330。辅助层
350配置于平坦层340上，且对应主动元件阵列基板100a上的反射层220的位置。也就是说，辅助层350并非完全覆盖平坦层340，仅只有对应到反射层220的位置才有设置，意即，辅助层350仅设置于反射区R。如此一来，对向基板300与主动元件阵列基板100a之间会形成两种不同的晶穴间距(dual cell gap)。

[0090] 在于有设置辅助层350的位置，意即反射区R，对向基板300与主动元件阵列基板100a之间的晶穴间距为D1，而在无设置辅助层350的位置，意即穿透区T，对向基板300与主动元件阵列基板100a之间的晶穴间距为D2，其中晶穴间距D1例如是晶穴间距D2的二分之一。此外，辅助层350的设置位置是位于具有彩色滤光层330的对向基板300上，且与主动元件阵列基板100a形成多种不同的晶穴间距，此技术一般称为多间隙于彩色滤光层上(Multi-Gap On CF，MOC)的技术。

[0091] 值得一提的是，本发明并不限定辅助层350的位置。图4为本发明的另一实施例的一种显示面板的剖面示意图。请参考图4，在此实施例的显示面板10c中，辅助层250是配置于第三介电层190b上，其中辅助层250具有多个位于其表面上的凸块252，而反射层220配置于辅助层250的表面196以覆盖凸块252，且像素电极210b覆盖反射层220。在此实施例中，于有设置辅助层250的位置，对向基板300与主动元件阵列基板100c之间的晶穴间距为D1’，而在无设置辅助层250的位置，对向基板300与主动元件阵列基板100c之间的晶穴间距为D2’，而晶穴间距D1’例如是晶穴间距D2’的二分之一。此外，辅助层250的设置位置是位于具有主动元件140的主动元件阵列基板100c上，且与对向基板300形成多种不同的晶穴间距，此技术一般称为多间隙于像素阵列上(Multi-Gap On Array，MOA)的技术。此处，所述的配置方式仍应属于本发明所欲涵盖的样态。

[0092] 此外，共用电极层360覆盖辅助层350以及未设置有辅助层350的平坦层340的表面，其中共用电极层360的材质例如是透明导电材料，如铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(Indium Zinc Oxide，IZO)。由于穿透区T上具有透明导电材料的共用电极层360，因此有利设置于显示面板10下方的背光模组(未绘示)的背光源穿透，而反射区R上因设置有反射层220，因此有利于将照射于显示面板10上的外界光源反射。换言之，本实施例的显示面板10为一种半穿透半反射式液晶显示面板同时具有反射光线与使光源穿透的功能，此即为一半穿透半反射式显示面板(Transflective LCD，TR-LCD)。另外，在本实施例中，显示面板10更包括多个间隙物410(图1中仅是示意地绘示出其中一个)，用以维持主动元件阵列基板100a与对向基板300之间的晶穴间距(即晶穴间距D2)。

[0093] 值得一提的是，由于本实施例采用MOC技术来搭配半源极驱动(HSD)的像素架构以及扫描信号传递线230的设计(即TGP的布线架构)，因此，本实施例可有效减少数据线130的使用数量以及有效减少扫描线120末端的扇出线路(fan-out trace)的数量。承上述，本实施例的显示面板10可以轻易地达成窄边界(slim-border)，甚至无边界(borderless)的设计需求。

[0094] 综上所述，本申请案中主动元件阵列基板的设计可有效避免反射层因氧化而剥离的问题，进而提高产品的良率。另外，本申请案采用半源极驱动(halfsource driving，HSD)的像素架构以及扫描信号传递线的设计(即TGP的布线架构)，故可以轻易地达成窄边界以及无边界的设计需求。

[0095] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。