基板处理方法

摘要

本发明提供一种基板处理方法，能够提高硅层相对于作为掩模层的氧化膜层的蚀刻选择比。将包括作为掩模层的SiO2层(62)和作为处理对象层的硅层(61)的晶片W搬入到处理模块(25)的腔室(42)内，利用由NF3气体、HBr气体、O2气体和SiCl4气体的混合气体生成的等离子体，使沉积物(65)堆积在SiO2层(62)表面，以确保作为掩模层的层厚，并且对硅层(61)进行蚀刻。

权利要求

1.一种基板处理方法，对包括作为掩模层的氧化膜和作为处理对象层的硅层的基板进行处理，该基板处理方法的特征在于，包括：沉积蚀刻步骤，利用由氟类气体、溴类气体、氧气和SiCl4气体的混合气体生成的等离子体，使沉积物堆积在所述氧化膜表面以确保作为所述掩模层的层厚，并对所述硅层进行蚀刻，将所述SiCl4气体的流量调整成相对于总处理气体流量为0.5～3％，所述溴类气体为HBr气体。

2.如权利要求1所述的基板处理方法，其特征在于：在所述沉积蚀刻步骤或所述沉积步骤中，进一步添加氧气来促进所述沉积物的堆积。

3.如权利要求1所述的基板处理方法，其特征在于：对所述基板的处理在收容所述基板的密闭容器内进行，将所述沉积蚀刻步骤和所述沉积步骤中的所述密闭容器内的压力调整为40Torr(5.32Pa)～300mTorr(3.99×10Pa)。

4.如权利要求1所述的基板处理方法，其特征在于：所述氧化膜为SiO2膜。

5.如权利要求1所述的基板处理方法，其特征在于：所述氟类气体为NF3气体。

6.一种基板处理方法，对包括作为掩模层的氧化膜和作为处理对象层的硅层的基板进行处理，该基板处理方法的特征在于，包括：蚀刻步骤，利用由氟类气体、溴类气体和氧体的混合气体生成的等离子体，对所述硅层进行蚀刻；和沉积步骤，利用由溴类气体、氧气和SiCl4气体的混合气体生成的等离子体，使沉积物堆积在所述氧化膜表面，该基板处理方法交替反复进行所述蚀刻步骤和所述沉积步骤，将所述沉积步骤中的所述SiCl4气体的流量调整成相对于总处理气体流量为0.8～

4.5％，

所述溴类气体为HBr气体。

7.如权利要求6所述的基板处理方法，其特征在于：所述蚀刻步骤中的处理时间为30～180秒，所述沉积步骤中的处理时间为15～60秒。

8.如权利要求6所述的基板处理方法，其特征在于：在所述沉积蚀刻步骤或所述沉积步骤中，进一步添加氧气来促进所述沉积物的堆积。

9.如权利要求6所述的基板处理方法，其特征在于：对所述基板的处理在收容所述基板的密闭容器内进行，将所述沉积蚀刻步骤和所述沉积步骤中的所述密闭容器内的压力调整为40Torr(5.32Pa)～300mTorr(3.99×10Pa)。

10.如权利要求6所述的基板处理方法，其特征在于：所述氧化膜为SiO2膜。

11.如权利要求6所述的基板处理方法，其特征在于：所述氟类气体为NF3气体。

说明书

基板处理方法

技术领域

[0001] 本发明涉及一种基板处理方法，特别涉及对基板的硅层实施蚀刻处理以形成深槽(deep trench)的基板处理方法。

背景技术

[0002] 近年来，伴随着半导体元件的高密度化、高集成化，有必要在基板上形成高纵横比(aspect ratio)的孔或槽(以下，简称为“DT”)。

[0003] 但是，通过使用等离子体的蚀刻在硅(Si)层上形成DT时，作为掩模层，例如适合使用氧化膜，但存在如下问题，即，在该硅层蚀刻过程中，提高硅层的蚀刻速率(ER)的动作也成为提高氧化膜的ER的动作，不能提高硅层蚀刻的选择比，剩余氧化膜量成为限制(limitation)，因此不能获得蚀刻深度。如果没有掩模层，则不能进行硅层的蚀刻。

[0004] 在现有技术文献中公开有涉及以硅层为对象膜的蚀刻技术的现有技术，作为这样的现有技术文献例如可以列举专利文献1。在专利文献1中，记载有对作为被处理体的硅层进行蚀刻的方法，该方法使用HBr气体、O2气体和SiF气体等作为处理气体，向在基板处理腔室内载置有被处理体的下部电极施加第一频率的第一高频电力和第二频率的第二高频电力并进行蚀刻。根据该蚀刻方法，能够在硅层上形成高纵横比的孔或槽。

[0005] 【专利文献1】日本特表2003-056617号公报

[0006] 但是，上述现有技术并不一定能够满足硅层相对于氧化膜的蚀刻选择比。

发明内容

[0007] 本发明的目的在于提供一种对硅层进行蚀刻的基板处理方法，该方法能够提高相对于作为掩模层的氧化膜的硅层蚀刻的选择比。

[0008] 为了实现上述目的，本发明的第一方面记载的基板处理方法，对包括作为掩模层的氧化膜和作为处理对象层的硅层的基板进行处理，该基板处理方法的特征在于，包括：沉积蚀刻步骤，利用由氟类气体、溴类气体、氧气和SiCl4气体的混合气体生成的等离子体，使沉积物堆积在上述氧化膜表面以确保作为上述掩模层的层厚，并对上述硅层进行蚀刻。

[0009] 第二方面记载的基板处理方法，其特征在于：在第一方面记载的基板处理方法中，将上述SiCl4气体的流量调整成相对于总处理气体流量为0.5～3％。

[0010] 为了实现上述目的，本发明的第三方面记载的基板处理方法，对包括作为掩模层的氧化膜和作为处理对象层的硅层的基板进行处理，该基板处理方法的特征在于，包括：蚀刻步骤，利用由氟类气体、溴类气体和氧体的混合气体生成的等离子体，对上述硅层进行蚀刻；和沉积步骤，利用由溴类气体、氧气和SiCl4气体的混合气体生成的等离子体，使沉积物堆积在上述氧化膜表面，该基板处理方法交替反复进行上述蚀刻步骤和上述沉积步骤。

[0011] 第四方面记载的基板处理方法，其特征在于：在第三方面记载的基板处理方法中，将上述沉积步骤中的上述SiCl4气体的流量调整成相对于总处理气体流量为0.8～4.5％。

[0012] 第五方面记载的基板处理方法，其特征在于：在第三方面或第四方面记载的基板处理方法中，上述蚀刻步骤中的处理时间为30～180秒，上述沉积步骤中的处理时间为15～60秒。

[0013] 第六方面记载的基板处理方法，其特征在于：在第一～五方面中任一方面记载的基板处理方法中，在上述沉积蚀刻步骤或上述沉积步骤中，进一步添加氧气来促进上述沉积物的堆积。

[0014] 第七方面记载的基板处理方法，其特征在于：在第一～六方面中任一方面记载的基板处理方法中，对上述基板的处理在收容上述基板的密闭容器内进行，将上述沉积蚀刻步骤和上述沉积步骤中的上述密闭容器内的压力调整为40mTorr(5.32Pa)～300mTorr(3.99×10Pa)。

[0015] 第八方面记载的基板处理方法，其特征在于：在第一～七方面中任一方面记载的基板处理方法中，上述氧化膜为SiO2膜。

[0016] 第九方面记载的基板处理方法，其特征在于：在第一～八方面中任一方面记载的基板处理方法中，上述氟类气体为NF3气体，上述溴类气体为HBr气体。

[0017] 根据第一方面记载的基板处理方法，包括沉积蚀刻步骤，该步骤利用由氟类气体、溴类气体、氧气和SiCl4气体的混合气体生成的等离子体，使沉积物堆积在所述氧化膜表面以确保作为掩模层的层厚，并对所述硅层进行蚀刻，因此能够提高硅层蚀刻的选择比，能够形成纵横比大的DT，特别是能够提高开口形状的控制性，形成具有稳定的开口形状的DT。

[0018] 根据第二方面记载的基板处理方法，将所述SiCl4气体的流量调整成相对于总处理气体流量为0.5～3％，因此能够合适地调整堆积在掩模层上的沉积物量。

[0019] 根据第三方面记载的基板处理方法，包括：蚀刻步骤，利用由氟类气体、溴类气体和氧体的混合气体生成的等离子体，对硅层进行蚀刻；和沉积步骤，利用由溴类气体、氧气和SiCl4气体的混合气体生成的等离子体，使沉积物堆积在氧化膜表面，该基板处理方法交替反复进行蚀刻步骤和沉积步骤，其结果，能够提高硅层蚀刻的选择比，确保掩模层的层厚，并且能够对硅层进行蚀刻，形成纵横比大的DT。特别是能够增大沉积物量，确保掩模层的层厚。

[0020] 根据第四方面记载的基板处理方法，将所述沉积步骤中的SiCl4气体的流量调整成相对于总处理气体流量为0.8～4.5％，因此能够将掩模层的磨损抑制在合适的范围内，并且能够对硅层进行蚀刻，形成DT。

[0021] 根据第五方面记载的基板处理方法，蚀刻步骤中的处理时间为30～180秒(sec)，沉积步骤中的处理时间为15～60秒，因此能够实现确保掩模层的层厚和调整硅层的蚀刻，能够在硅层上形成DT。

[0022] 根据第六方面记载的基板处理方法，在沉积蚀刻步骤或沉积步骤中，进一步添加氧气来促进上述沉积物的堆积，因此能够充分确保沉积物量来抑制掩模层的磨损。

[0023] 根据第七方面记载的基板处理方法，对基板的处理在收容基板的密闭容器内进行，将沉积蚀刻步骤和沉积步骤中的密闭容器内的压力调整为40mTorr(5.32Pa)～300mTorr(3.99×10Pa)，因此能够通过适当的压力，确保掩模层的层厚，能够高效地对硅层进行蚀刻。

[0024] 根据第八方面记载的基板处理方法，因为氧化膜为SiO2膜，所以，在处理气体中添加SiCl4气体时，化学结构近似的沉积物容易堆积，能够抑制掩模层的磨损。

[0025] 根据第九方面记载的基板处理方法，因为氟类气体为NF3气体，溴类气体为HBr气体，所以能够利用这些气体，良好地实现硅层蚀刻作用。

附图说明

[0026] 图1为概略地表示实施本发明实施方式所涉及的基板处理方法的基板处理系统的结构的平面图。

[0027] 图2为沿着图1中的线II-II的截面图。

[0028] 图3为概略地表示在图1的基板处理系统中实施等离子处理的半导体晶片的结构的截面图。

[0029] 图4为表示本发明实施方式所涉及的基板处理方法的工序图。

[0030] 图5为表示本发明实施方式所涉及的基板处理方法的工序图。

[0031] 符号说明

[0032] 10：基板处理系统；25：处理模块(processing module)；61、71：硅(silicon)层；62、72：SiO2层；64、74：开口部；65、75：沉积物(deposition、堆积物)；66：槽(DT)；76：槽(trench)；77：槽(DT)

具体实施方式

[0033] 下面，参照附图对本发明的实施方式进行详细说明。

[0034] 首先，对实施本发明实施方式所涉及的基板处理方法的基板处理系统进行说明。该基板处理系统具有多个处理模块，该处理模块构成为对作为基板的半导体晶片(以下简称为“晶片”)实施利用等离子体的蚀刻处理、灰化处理。

[0035] 图1为概略地表示实施本发明的实施方式所涉及的基板处理方法的基板处理系统的结构的平面图。

[0036] 在图1中，基板处理系统10包括：对作为被处理基板的晶片W实施RIE处理的作为基板处理装置的两个处理舟(process ship)11；和分别连接这两个处理舟11的呈矩形状的作为公共搬送室的大气搬送室(以下称为“负载模块(load module)”)13。

[0037] 负载模块13除上述处理舟11以外，还与三个晶片传送盒(FOUP(Front Opening Unified Pod、前端开启式统一规格盒))载置台15、定位器(校准器、orient)16和后处理室(After Treatment Chamber)17连接，其中，上述3个晶片传送盒载置台15分别用于载置收容有例如25个晶片W的作为基板收容容器的晶片传送盒(FOUP(Front OpeningUnified Pod、前端开启式统一规格盒))14，定位器16对从晶片传送盒14搬出的晶片W的位置进行预校准，后处理室17对已实施RIE处理的晶片W进行后处理。

[0038] 两个处理舟11被配置成与负载模块13的长度方向上的侧壁连接并且夹着(隔着)负载模块13而与三个晶片传送盒载置台15相对，定位器16被配置在负载模块13的长度方向的一端，后处理腔室17被配置在负载模块13的长度方向的另一端。

[0039] 负载模块13包括：配置在内部、作为搬送晶片W的基板搬送单元的标量(scalar、スカラ)型双重臂类型(dual arm type、デユアルア一ムタイプ)的搬送臂机构19；和以与各晶片传送盒载置台15对应的方式配置在侧壁上的作为晶片W的投入口即3个晶片传送盒连接口的负载端口(load port)20。在负载端口20上分别设置有开闭门。搬送臂机构19经过负载端口20从载置在晶片传送盒载置台15上的晶片传送盒14中取出晶片W，将该取出的晶片W搬入搬出处理舟11、定位器16、后处理室17。

[0040] 处理舟11包括：对晶片W实施RIE处理的作为真空处理室的处理模块25；和内置有向该处理模块25转移晶片W的连杆(link、リンク)型单拾取器类型(single pick type、シングルピツクタイプ)的搬送臂26的负载锁定模块27。

[0041] 处理模块25具有圆筒状的处理室容器(以下称为“腔室”)和在该腔室内配置的上部电极以及下部电极，该上部电极与下部电极之间的距离被设定为用于对晶片W实施RIE处理的适当间隔。另外，下部电极在其顶部具有利用库仑力等夹住(保持住)晶片W的ESC。

[0042] 在处理模块25中，向腔室内部导入处理气体，例如氟类气体、溴类气体等，使上部电极与下部电极之间产生电场，由此将导入的处理气体等离子化，产生离子和自由基，利用该离子和自由基对晶片W实施RIE处理，对晶片W上的例如多晶硅(poly silicon)层进行蚀刻。

[0043] 在处理舟11中，负载模块13的内部压力被维持为大气压，另一方面，处理模块25的内部压力被维持为真空。因此，负载锁定模块27在与处理模块25的连接部具有真空门阀29，并且在与负载模块13的连接部具有大气门阀30，因此构成为能够调节内部压力的真空预备搬送室。

[0044] 在负载锁定模块27的内部，在大约中央部设置有搬送臂26，在比该搬送臂26更靠近处理模块25侧设置有第一缓冲器31，在比该搬送臂26更靠近负载模块13侧设置有第二缓冲器32。第一缓冲器31和第二缓冲器32被配置在使配置于搬送臂26的前端部的支撑晶片W的支撑部(拾取器)33移动的轨道上，使已实施RIE处理的晶片W暂时地在支持部33的轨道上方待避，由此能够顺利地在处理模块25中进行RIE未处理的晶片W和RIE处理完的晶片W的交换。

[0045] 另外，基板处理系统10包括：控制处理舟11、负载模块13、定位器16和后处理室17(以下，总称为“各构成要素”)的动作的系统控制器(未图示)；和配置在负载模块13的长度方向的一端上的操作控制器40。

[0046] 系统控制器根据作为与RIE处理、晶片W的搬送处理对应的工序的方案，控制各构成单元的动作，操作控制器40具有例如由LCD(Liquid Crystal Display)构成的状态显示部，该状态显示部用于显示各构成要素的动作状况。

[0047] 图2为沿图1中的线II-II的截面图。

[0048] 在图2中，处理模块25包括：腔室42；配置在该腔室42内的晶片W的载置台43；在腔室42的上方，以与载置台43相对的方式配置的喷淋头44；排出腔室42内的气体等的TMP(涡轮分子泵、TurboMolecular Pump)45；和配置在腔室42与TMP45之间，控制腔室42内的压力的作为可变式蝶形阀的APC(Adaptive Pressure Control(适配压力控制))阀
46。

[0049] 载置台43分别通过第一匹配器(Matcher)48和第二匹配器(Matcher)56与第一高频电源47和第二高频电源55连接，第一高频电源47向载置台43施加较高频率例如40MHz的高频电力作为激发用电力，第二高频电源55向载置台43施加较低频率例如3.2MHz的高频电力作为偏置电力。由此，载置台43作为向载置台43和喷淋头44之间的处理空间S施加高频电力的下部电极而发挥功能。匹配器48和匹配器56降低来自于载置台
43的高频电力的反射而使高频电力向载置台43的供给效率为最大。

[0050] 喷淋头44由圆板状的气体供给部50构成，气体供给部50具有缓冲室52。缓冲室52通过气体通孔54与腔室42内连通。

[0051] 缓冲室52与氟类气体、溴类气体和氧气等的各气体供给系统(未图示)连接。氟类气体供给系统向缓冲室42供给NF3气体，溴类气体供给系统向缓冲室42供给HBr气体。另外，氧气供给系统向缓冲室42供给O2气体。供给的NF3气体、HBr气体和O2气体通过气体通孔54被供给到腔室42内。

[0052] 在处理模块25的腔室42内，如上所述，通过载置台43向处理空间S施加高频电力，由此使从喷淋头44供给到处理空间S的处理气体成为高密度的等离子体，生成离子、自由基，利用该离子、自由基对硅层实施蚀刻处理。

[0053] 图3为概略地表示在图1的基板处理系统中实施等离子处理的半导体晶片的结构的截面图。

[0054] 在图3中，晶片W主要由硅基材61和在该硅基材61上依次形成的SiO2层62以及抗蚀剂层63构成。在抗蚀剂层63上，利用光刻技术工序图案形成孔或槽形状。在该构成的晶片W上，预先以抗蚀刻层63作为掩模通过对SiO2层62进行蚀刻处理而在其上图案形成抗蚀剂层63的孔形状等图案，此后，除去抗蚀刻层63。由此，SiO2层62成为用于对硅(Si)层61进行蚀刻的掩模层。

[0055] 使用由规定的氟类气体、溴类气体和氧气组成的处理气体，对由图案形成有抗蚀剂层63的孔图案的SiO2层62和硅层61构成的晶片W实施蚀刻处理，在硅层61上形成纵横比大的DT。

[0056] 然而，为了满足半导体器件的小型化要求，在作为处理对象层的硅层61上有必要稳定地形成开口形状稳定且纵横比大的DT，在提高硅层61的蚀刻速率(以下，称为“ER”)时，作为掩模层的SiO2层62的ER也提高，导致使硅层61的蚀刻选择比提高变得困难。

[0057] 本发明人为了得到在上述硅层蚀刻中使选择比提高以获得蚀刻深度，从而稳定地形成开口形状稳定的高纵横比的DT的方法而进行了各种实验，作为处理气体，除使用氟类气体、溴类气体、氧气以外，还添加了SiCl4气体，利用由这些混合气体生成的等离子体实施蚀刻，由此能够在作为掩模层的SiO2层62的表面堆积沉积物，确保掩模层的层厚，并对硅层61进行蚀刻(沉积蚀刻步骤)，由此，发现能够使硅层蚀刻中的ER和选择比提高，并形成纵横比大的DT，从而实现本发明。

[0058] 以下，对本发明的实施方式所涉及的基板处理方法进行详细说明。

[0059] 该基板处理方法包括如下的沉积物蚀刻步骤：使基于等离子体处理的沉积物堆积而附着在作为掩模层的SiO2层62的上面，由此来抑制掩模层的磨损，确保掩模层的层厚，并且对作为处理对象膜的硅层61进行蚀刻，在该硅层61上形成DT。

[0060] 图4为表示本发明的实施方式所涉及的基板处理方法的工序图。

[0061] 在图4中，首先，准备在作为处理对象层的硅层61上叠层有作为掩模层的SiO2层62的晶片W(图4(A))。在SiO2膜62上预先设置开口部64，开口部64的开口宽度例如为80nm。SiO2层62的厚度例如为1000～1500nm。向图1的基板处理系统中的处理模块
25(参照图2)的腔室42内搬入该晶片W，并将其载置在载置台43上。

[0062] 其次，通过APC阀46等，将腔室42内的压力设定为例如170mTorr(2.26×10Pa)～-3250mTorr(3.33×10Pa)。在此，所谓1(mTorr)为10 ×101325/760(Pa)(以下，在说明书中都相同)。另外，将晶片W的温度例如设定为90℃。然后，从喷淋头44的气体供给部50向腔室42内供给作为氟类气体的NF3气体、作为溴类气体的HBr气体、O2气体和SiCl4气体的混合气体。此时，NF3气体的流量为120sccm，HBr气体的流量为700sccm，O2气体的流量为-6 3
163sccm，SiCl4气体的流量为10sccm。在此，1sccm为流量的单位，为10 /60/m/sec(秒)(以下，在本说明书中都相同)。

[0063] 然后，向载置台43施加500W的激发(激励)用电力、2500W的偏置电力(偏压电力)。此时，NF3气体、HBr气体、O2气体和SiCl4气体利用施加到处理空间S的高频电力而被激发，成为等离子体，产生离子、自由基(图4(B))。这些离子、自由基与SiO2膜62的表面发生碰撞而反应，磨损SiO2膜62，并在该部分堆积沉积物65，另外，与没有被SiO2层62覆盖的硅层61发生碰撞而对硅层61进行蚀刻，由此，确保SiO2膜62的膜厚，并且在硅层61上形成DT66(图4(C))。

[0064] 此时，沉积物65在SiO2层62的表面堆积，保护作为掩模层的SiO2层62，另一方面，利用生成的等离子体，硅层61同时被蚀刻，因此SiO2层62和沉积物65的合计厚度构成为掩模层的厚度，并逐渐变薄，处理开始9分钟后的掩模层的层厚例如为620nm。此时，在硅层61上形成上部开口直径为105nm、下部开口直径为67nm、硅的深度(Si·depth)为755nm(纵横比＝8.7)的DT66。

[0065] 接着，将形成DT66的晶片W导入在基板处理系统中另外设置的湿式蚀刻装置中，使用药液，同时除去作为掩模层的SiO2层62以及堆积在其上面的沉积物65，结束本处理。

[0066] 根据本实施方式，使用NF3气体、HBr气体、O2气体和SiCl4气体的混合气体作为处理气体，所以在作为掩模层的SiO2层62上堆积由反应生成物构成的沉积物65，由此能够抑制SiO2层62的磨损，确保掩模层的剩余(层厚)，并且对硅层61进行蚀刻。另外，能够提高开口部的形状控制性，形成开口部形状稳定的DT66。另外，因为使选择比提高，并且使硅层的蚀刻速率(ER)提高，所以能够形成纵横比大的DT66。

[0067] 在本实施方式中，优选使沉积蚀刻步骤中的SiCl4气体流量相对总气体流量为0.5～3％。由此，能够适当地调整堆积在作为掩模层的SiO2层62上的沉积物65的堆积量。

[0068] 表1表示本实施方式中的Si·depth(硅的深度)和掩模层的层厚(掩模剩余)的SiCl4气体流量依存性。

[0069] 【表1】

[0070]实施例1 实施例2 实施例3 实施例4 比较例1 比较例2
压力 250 250 210 250 170 170
HF 500 500 500 500 900 900
LF 2500 2500 2500 2500 1950 1950
NF3气体 120 120 120 120 120 120
O2气体 163 163 163 163 163 163
SiCl4气体 5(0.5％) 10 20 30(3％) 50 0
HBr气体 700 700 700 700 700 700
Si·depth 846 755 692 680 590 794
掩模R 470 620 943 1050 1500 0

[0071] 其中，压力表示腔室内压力(mTorr)，HF和LF分别表示向载置台施加的激发用电力(W)和偏压用电力(W)。另外，NF3、O2、SiCl4、HBr分别表示气体流量(sccm)。SiCl4气体中的括号内的数字表示SiCl4气体相对于总气体量的比例。另外，Si·depth表示DT的深度(nm)，掩模R表示掩模层的层厚(掩模剩余量)(nm)。

[0072] 在表1中，因为实施例1～4中的SiCl4气体流量分别为5、10、20、30sccm，各自的SiCl4气体流量相对于总处理气体流量的比例分别包含在0.5～3％的范围内，满足本发明的要求，所以能够确保良好的层厚的掩模层，并且能够对硅层进行蚀刻形成纵横比高的DT66。

[0073] 与此相对，比较例1和比较例2的SiCl4气体的添加量不满足本发明的范围，在比较例1中，SiO2层62上的沉积物堆积量过多，由此，开口部的开口面积变得过窄，不能对硅层61进行蚀刻。另一方面，在比较例2中，在SiO2层62上不能堆积沉积物，因此，不能确保掩模层，不能对硅层61进行蚀刻。

[0074] 另外，由实施例2和比较例2可知，通过在处理气体中添加10sccm的SiCl4气体而使掩模层的层厚增大。在实施例2中，与比较例2相比，能够合适地确保掩模层的层厚，能够蚀刻更深的DT66。

[0075] 在本实施方式中，虽然通过在处理气体中添加SiCl4气体而能够保持掩模层的层厚，能够蚀刻更深的槽的理由未必明朗，但是，在将NF3气体、HBr气体和O2气体的混合气体作为处理气体的、硅层的蚀刻步骤中，化学蚀刻反应中的副产物为SiO类，例如SiO2或SiO2+卤素。因此，可以认为，在向该反应系统添加SiCl4气体时，SiCl4气体的Cl与O发生取代，生成与作为掩模层的SiO2的化学式近似的SiClO，该SiClO容易在SiO2膜上堆积，能够减轻掩模层的磨损，由此使掩模层的层厚增大，能够进行更深的DT的蚀刻。

[0076] 另外，此时，通过在添加SiCl4气体的同时进一步添加O2气体，而能够使堆积在SiO2层62上的沉积物量增大。可以认为通过添加O2气体，能够促进SiCl4气体的分解和SiClO的生产，使沉积物生成量增大。优选O2气体的添加量为总气体流量的例如1～3％程度，为与SiCl4气体流量大致相同的量。由此，能够促进在SiO2层62上堆积沉积物65，增大掩模层的层厚，加大硅深度。但是，当氧气的追加添加量超过总气体流量的3％时，因沉积物65的增大，孔开口部的开口面积过小，不能对硅层61进行蚀刻。另外，当O2气体的追加添加量不足总气体流量的1％时，不能得到足够的沉积物量增大的效果。

[0077] 在本实施方式中，作为使开口部的形状稳定性提高的原因，考虑如下，即：在沉积蚀刻步骤中，因为不只单单进行硅层61的蚀刻，一边在作为掩模层的SiO2层62上堆积沉积物65一边进行蚀刻，所以越改变硅层61的开口部形状越不能迅速进行蚀刻，在维持开口部形状的状态下，缓慢地进行蚀刻。

[0078] 在 本 实 施 方 式 中，优 选 腔 室 内 压 力 为 40mTorr(5.32Pa) ～300mTorr(3.99×10Pa)，更 优 选 为150mTorr(2.0×10Pa) ～ 250mTorr(3.33×10Pa)。
当腔室内压力低于40mTorr(5.32Pa)时，SiO2的选择比下降，当腔室内压力超过
300mTorr(3.99×10Pa)时，孔被反应生成物所填埋。因此，在本实施方式中，腔室内压力为
40mTorr(5.32Pa)～300mTorr(3.99×10Pa)。

[0079] 在本实施方式中，对处理气体的流量、处理时间和处理压力等进行种种变化，如果能够适当维持堆积在SiO2层62上的沉积物65的量，则即使是上述以外的条件，也可以考虑为适用。

[0080] 在本实施方式中，也可以使用SiBr4气体代替SiCl4气体。这是因为可以认为SiBr4气体与SiCl4气体同样能够促进沉积物的堆积。

[0081] 接着，对本发明的第二实施方式进行说明。

[0082] 图5为表示本发明的第二实施方式的基板处理方法的工序图。该实施方式包括：利用由蚀刻用的处理气体生成的等离子体，对硅层进行蚀刻的蚀刻步骤；和利用由沉积用的处理气体生成的等离子体，在掩模层表面堆积沉积物的沉积步骤，交替地反复进行蚀刻步骤和沉积步骤。

[0083] 在图5中，首先，准备在作为处理对象层的硅层71上堆积有作为掩模层的SiO2层72的晶片W(图5(A))。在SiO2层72上设置有开口部74，开口部74的开口宽度例如为
80nm。SiO2层72的厚度例如为1000～1500nm。将该晶片W搬入处理模块25(参照图2)的腔室42内，并将其载置在载置台43上。

[0084] 接着，利用APC阀46等，将腔室42内的压力设定为例如170mTorr(2.26×10Pa)～250mTorr(3.33×10Pa)。另外，将晶片W的温度设定为例如90℃。然后，从喷淋头44的气体供给部50向腔室42内供给作为氟类气体的NF3气体、作为溴类气体的HBr气体和O2气体的混合气体。此时，例如NF3气体的流量为120sccm，HBr气体的流量为700sccm，O2气体的流量为163sccm。

[0085] 然后，向载置台43施加500W的激发用电力、2500W的偏置电力。此时，NF3气体、HBr气体和O2气体通过施加到处理空间S的高频电力而被激发，生成等离子体，产生离子、自由基(图5(B))。这些离子、自由基与SiO2膜72的表面碰撞而发生反应，将该部分蚀刻，使SiO2层72磨损，并且与没有被SiO2层72覆盖的硅层71发生碰撞而将硅层71蚀刻，在该硅层71上形成槽76(蚀刻步骤)(图5(C))。此时，槽76的Si深度为300～500nm。

[0086] 接着，通过等离子处理，SiO2层72存在某种程度的磨损，并且对在硅层71上形成有槽76的晶片W实施沉积步骤。

[0087] 即，利用APC阀46等，将收容有已结束蚀刻步骤的晶片W的处理模块25的腔室42压力设定为300mTorr(3.99×10Pa)，从喷淋头44的气体供给部50向腔室42内供给作为溴类气体的HBr气体、O2气体和SiCl4气体的混合气体。此时，例如HBr气体的流量为
300sccm，O2气体的流量为30sccm，SiCl4气体的流量为15sccm。此时根据需要也可以添加Ar气体。

[0088] 然后，向载置台43施加500W的激发用电力、0W的偏置电力。此时，HBr气体、O2气体和SiCl4气体通过施加到处理空间S的高频电力而被激发，生成等离子体，产生离子、自由基(图5(D))。这些离子、自由基与SiO2膜72的表面进行碰撞而发生反应，在该部分堆积作为反应生成物的沉积物75，由此增大包含SiO2层72在内的作为掩模层的外观上的厚度(沉积步骤)(图5(E))。

[0089] 接着，在与上述的蚀刻步骤(图5(B))同样的条件下，产生同样的等离子体(图5(F))，同样实施蚀刻步骤。以下，依次反复进行使用NF3气体、HBr气体和O2气体的蚀刻步骤和使用HBr气体、O2气体和SiCl4气体的沉积步骤，确保SiO2层72的层厚，并且对硅层
71进行蚀刻，在硅层71上形成DT77(图5(G))。DT77的硅深度为300～500nm。此后，与上述第一实施方式相同，通过湿式蚀刻，除去SiO2层72，结束本处理(图5(H))。

[0090] 根据本实施方式，包括：通过由蚀刻用的处理气体生成的等离子体，对硅层71进行蚀刻的蚀刻步骤；和通过由沉积用的处理气体生成的等离子体，在作为掩模层的SiO2层72的表面堆积沉积物75的沉积步骤，交替反复进行蚀刻步骤和沉积步骤，其结果，能够提高硅层蚀刻的选择比，能够确保掩模层的层厚，并对硅层71进行蚀刻。因此，在硅层71上能够形成纵横比大的DT77。

[0091] 在本实施方式中，腔室内压力为40mTorr(5.32Pa)～300mTorr(3.99×10Pa)，优选为150mTorr(2.0×10Pa)～300mTorr(3.99×10Pa)。腔室内压力低于40mTorr(5.32Pa)时，SiO2的选择比下降，腔室内压力高于300mTorr(3.99×10Pa)时，孔被反应生成物所填埋。

[0092] 在本实施方式中，沉积步骤中的O2气体流量优选例如为10～50sccm，即O2气体流量相对于总气体流量大约为1.5～7.5％左右。如果O2气体流量不在上述范围内，则沉积物75的量就会增多，导致开口部被堵塞，由此不能进行硅层71的蚀刻，或者沉积物75的量过少，导致不能形成SiO2层72，由此存在不能进行硅层71的蚀刻的危险。

[0093] 在本实施方式中，优选沉积步骤中的SiCl4气体的流量例如为5～30sccm，即SiCl4气体流量相对总气体流量大约为0.8～4.5％左右。如果SiCl4气体流量不在上述范围，则沉积物量就会增多，导致开口部被堵塞，由此不能进行硅层71的蚀刻，沉积物75的量过少，不能形成SiO2层72，由此存在不能进行硅层71的蚀刻的危险。

[0094] 表2为表示本实施方式的沉积步骤中掩模层的层厚增加量与处理时间的依存性。

[0095] 【表2】

[0096]实施例5 实施例6 实施例7 实施例8
压力 300 300 300 300
HF 500 500 500 500
HBr气体 300 300 300 300
O2气体 30 30 30 30
Ar气体 300 300 300 300
SiCl4气体 5.0(0.8) 7.5(1.2) 15(2.3) 30(4.5)
掩模层压增(15sec) 10 18 30 60
掩模层压增(30sec) 20 35 70 120
掩模层压增(60sec) 40 80 130 123

[0097] 在此，压力表示腔室内压力(mTorr)，HF表示向载置台施加的激发用电力(W)。另外，HBr、O2、和SiCl4分别表示气体流量(sccm)。SiCl4气体中括号内的数字表示SiCl4气体相对总气体流量的比例。另外，掩模层压增表示掩模层相对从沉积步骤开始所经过的时间的增加量(nm)。

[0098] 在表2中，SiCl4气体的流量在5～30sccm的范围内，与SiCl4气体流量的增大对应，此外在处理时间为60sec附近，沉积物75的量随着处理时间的增加而增加，但是，如果处理时间超过60sec，则沉积物量的增加就会达到界限(实施例8)。因此，优选沉积步骤的处理时间为15～60sec(秒)。

[0099] 另外，SiCl4气体的流量在5～30sccm的范围内，发现良好的沉积物增大作用，该流量优选相对于总气体流量大约为0.8～4.5％。

[0100] 在本实施方式中，蚀刻步骤中的蚀刻速率(ER)能够提高到900A/min。但是，如果ER高于该值，则会堵塞开口部，存在不能进行此后的蚀刻的危险。

[0101] 在上述实施方式中，实施等离子处理的基板不限于半导体装置用的晶片，也可以是包括LCD(Liquid Crystal Display(液晶显示器))的FPD(Flat Panel Display(平板显示器))等所使用的各种基板、光掩模、CD基板和印刷基板等。

[0102] 另外，本发明的目的也可以通过以下方式实现：向系统或装置供给存储有实现上述各实施方式功能的软件的程序代码的存储介质，该系统或装置的计算机(或者CPU和MPU等)读取并执行存储在存储介质中的程序代码。

[0103] 在该情况下，从存储介质读取的程序代码本身实现上述各实施方式的功能，存储该程序代码和该程序代码的存储介质构成本发明。

[0104] 另外，用于供给程序代码的存储介质例如可以使用软盘(注册商标)、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘、磁带、非易失性存储卡、ROM等。或者，也可以通过互联网下载程序代码。

[0105] 另外，通过执行计算机读取的程序代码，使得不只实现上述各实施方式的功能，根据该程序代码的指示，在计算机上工作的OS(操作系统)等进行实际处理的一部分或者全部，也包括通过该处理实现上述各实施方式的功能的情况。

[0106] 再者，也包括如下的情况：将从存储介质读取的程序代码写入插入在计算机上的功能扩展板、与计算机连接的功能扩展单元所具有的存储器中，根据该程序代码的指示，对于其扩展功能，扩展板、扩展单元所具有的CPU等执行实际处理的一部分或者全部，通过该处理，实现上述各实施方式的功能。