半导体结构的形成方法

摘要

本发明提供一种半导体结构的形成方法，所述方法包括提供具有存储阵列区与周边区的衬底，且存储阵列区包括至少一栅极堆迭，依序形成第一氧化层与氮化层于栅极堆迭上，于周边区中形成低压阱及高压阱，以第一温度对衬底进行第一热处理以于低压阱及高压阱上形成栅极氧化层，且第一热处理大抵不使氮化层的上表面氧化，于栅极氧化层中导入扩散阻挡材料，以及以高于第一温度的第二温度对衬底进行第二热处理以于氮化层及栅极氧化层上形成第二氧化层。

权利要求

1.一种半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括：提供一衬底，所述衬底具有一存储阵列区与一周边区，且所述存储阵列区包括至少一栅极堆迭；

形成一第一氧化层于所述栅极堆迭上；

形成一氮化层于所述第一氧化层上；

对所述衬底注入以于所述周边区中形成一低压阱及一高压阱；

以一第一温度对所述衬底进行一第一热处理以于所述低压阱及所述高压阱上分别形成一第一栅极氧化层与一第二栅极氧化层，所述第一栅极氧化层的厚度小于所述第二栅极氧化层，且所述第一热处理不使所述氮化层的上表面氧化；

于所述第一栅极氧化层与所述第二栅极氧化层中导入一扩散阻挡材料，所述扩散阻挡材料用于避免形成于所述第一栅极氧化层及所述第二栅极氧化层上的栅极中的掺质扩散穿过所述第一栅极氧化层及所述第二栅极氧化层，进而到达所述低压阱或所述高压阱中而影响元件的运作；以及以一高于所述第一温度的第二温度对所述衬底进行一第二热处理以于所述氮化层、所述第一栅极氧化层、及所述第二栅极氧化层上形成一第二氧化层；

其中：在形成所述低压阱及所述高压阱后，所述方法更包括：于所述低压阱及所述高压阱上形成一初始栅极氧化层；于所述低压阱注入一氧化抑制杂质；以及移除所述低压阱上的所述初始栅极氧化层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，在对所述衬底注入以形成所述低压阱及所述高压阱的步骤前，所述方法更包括形成一第一遮蔽层于所述存储阵列区上而露出所述周边区。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述初始栅极氧化层之前，所述方法更包括移除所述第一遮蔽层。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，在注入所述氧化抑制杂质前，所述方法更包括形成一第二遮蔽层于所述存储阵列区及所述高压阱上的所述初始栅极氧化层上而露出所述低压阱上的所述初始栅极氧化层。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化抑制杂质包括氮。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一温度介于750℃至约950℃之间。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二温度介于950℃至约1100℃之间。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述扩散阻挡材料包括氮。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，在导入所述扩散阻挡材料后，所述方法更包括以一第三热处理将所述扩散阻挡材料活化。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第三热处理的温度介于约950℃至1050℃之间。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一热处理及所述第二热处理包括临场蒸汽氧化工艺。

说明书

半导体结构的形成方法

技术领域

[0001] 本发明有关于一种半导体结构的形成方法，且特别是有关于存储器元件的工艺技术。

背景技术

[0002] 随着先进的CMOS技术中，沟道长度的逐渐缩短，造成沟道区与源极与漏极的耗尽区重迭比例上升而使短沟道效应更为严重，为了抑制pMOSFET(p型金属氧化物半导体场效应晶体管)的短沟道效应(short-channel effect，SCE)，广泛地使用双多晶硅栅极与表面沟道金属氧化物半导体场效应晶体管。

[0003] 在p+多晶硅栅极工艺中，需掺杂够高的硼以提供适合的栅极导电率。然而，硼在高温工艺时具相对高的活性，会有部分的硼在多晶硅晶界中快速扩散。甚至部分的硼原子会穿越栅极介电层到达衬底，造成元件效能衰退，例如启始电压不稳定或次启始电流摆荡退化(subthreshold swing degradation)等。此现象即为硼穿透效应(B penetration effect)。随着元件尺寸的缩小化，硼穿透所引发元件效能与可靠度上的不良影响更为严重。

[0004] 为了抑制硼的穿透效应，已知技术常使用去耦合等离子氮化(decoupledplasma nitridation，DPN)法与氮化后退火(post nitridation anneal，PNA)法于栅极氧化层的上表面掺杂氮。栅极氧化层上的高浓度氮可挡住随后形成于其上的栅极中的硼原子，使其无法在工艺期间扩散进入栅极氧化层中及pMOSFET的沟道区。随后的氮化后退火可进一步增加薄膜的稳定性与电性。

[0005] 然而，对于快闪存储器技术而言，无法直接采用上述去耦合等离子氮化法与氮化后退火法来抑制硼穿透效应。这是因为对快闪存储器而言，其存储阵列区已形成有电荷阻绝层。电荷阻绝层的结构一般为氧化层-氮化层-氧化层的堆迭结构。若于此时对快闪存储器的周边区进行氮化工艺以挡住随后所形成的栅极(例如低电压栅极或高电压栅极)中的硼扩散，会连同将电荷阻绝层上层的氧化层氮化，造成存储器效能衰退，例如抹除速度或数据保存的效能衰退。虽然，亦可先行在衬底上形成栅极层(随后经图案化可作为控制栅极)将电荷阻绝层盖住，以避免氧化层受氮化。但此举同时亦会将周边区盖住，因而需多一道光刻及刻蚀工艺以将周边区上所形成的栅极层移除，才能继续接下来的工艺，造成制作成本的增加。

发明内容

[0006] 本发明提供一种半导体结构的形成方法，所述方法包括提供具有存储阵列区与周边区的衬底，且存储阵列区包括至少一栅极堆迭，形成第一氧化层于栅极堆迭上，形成氮化层于第一氧化层上，对衬底注入以于周边区中形成低压阱及高压阱，以第一温度对衬底进行第一热处理以于低压阱及高压阱上分别形成第一栅极氧化层与第二栅极氧化层，第一栅极氧化层的厚度小于第二栅极氧化层，且第一热处理大抵不使氮化层的上表面氧化，于第一栅极氧化层与第二栅极氧化层中导入扩散阻挡材料，以及以高于第一温度的第二温度对衬底进行第二热处理以于氮化层、第一栅极氧化层、及第二栅极氧化层上形成第二氧化层。

[0007] 本发明提供的技术方案具有以下优点：由于选择热处理的方式，使氮化层上大抵不形成氧化层，不会存在现有技术中电荷阻绝层的上氧化层受氮化的问题发生。此外，使用本发明提供的方法不需额外的光刻及刻蚀工艺，便可于栅极氧化层中注入扩散阻挡材料。

附图说明

[0008] 图1至图7显示本发明一实施例的制作半导体结构的一系列工艺剖面图。

[0009] 附图标号

[0010] 1～存储阵列区；2～周边区；100～衬底；3～浅沟槽绝缘区；102～栅极堆迭；104～第一氧化层；106～氮化层；108～第一遮蔽层；110～低压阱；112～高压阱；113～牺牲氧化层；114～初始栅极氧化层；116～第二遮蔽层；118、118a～第一栅极氧化层；
120、120a～第二栅极氧化层；122～第二氧化层；124～扩散阻挡材料；126～控制栅极；
128～低压栅极；130～高压栅极。

具体实施方式

[0011] 为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：

[0012] 图1至图7显示本发明实施例的一系列工艺剖面图。如图1所示，首先提供具有存储阵列区1与周边区2的衬底100。存储阵列区1中至少包括一栅极堆迭102，而图1所显示的实施例除了存储阵列区1包括栅极堆迭102外，周边区2亦包括栅极堆迭102。此外，亦可视情况于衬底100中形成用以隔离元件的浅槽绝缘区3。衬底100可包括半导体材料，例如硅、锗、硅锗、化合物半导体材料、或其他适合的半导体材料。栅极堆迭102包括多晶硅栅极及栅极介电层。浅沟槽绝缘区3例如可以高密度等离子沉积法将绝缘材料填入沟槽中而形成。

[0013] 存储阵列区1将用以形成存储器元件，而周边区2将用以形成低压元件与高压元件。在一实施例中，将于存储阵列区1形成快闪存储器。快闪存储器一般包括电荷阻绝层于栅极堆迭102上，通常电荷阻绝层包括由氧化层-氮化层-氧化层(ONO)所组成的迭层。

[0014] 请接着参照图1，于栅极堆迭102上形成第一氧化层104，并接着于第一氧化层104上形成氮化层106。本发明实施例有别于已知技术一次依序形成氧化层-氮化层-氧化层的电荷阻绝层，是采分次形成电荷阻绝层的方式。先只依序形成氧化层与氮化层，可避免最上层的氧化层受到氮化而影响存储器的效能。在一实施例中，可使用热氧化法形成第一氧化层104。接着，可以化学汽相沉积法形成氮化层106。

[0015] 接着，对衬底100注入以于周边区2形成低压阱与高压阱。如图2所示，可先形成第一遮蔽层108于存储阵列区1上以露出周边区2。第一遮蔽层108可例如为图案化光刻胶层。接着，以第一遮蔽层108为罩幕将周边区2上的栅极堆迭102、第一氧化层104、及氮化层106移除，并于周边区2掺杂适合浓度的掺质(dopant)以分别形成低压阱110与高压阱112。低压阱110与高压阱112的注入较佳以离子注入的方式进行，为避免离子注入的能量过高而伤害衬底100，较佳于刻蚀移除周边区2上的栅极堆迭102、第一氧化层104、及氮化层106时，刻意保留栅极堆迭102下的一牺牲氧化层113以减缓离子注入时对衬底100的冲击。牺牲氧化层113可为衬底的原生氧化层或如图1所示在形成浅沟槽绝缘区3时于栅极堆迭120下方所形成的氧化层。在形成低压阱110与高压阱112后，可如图3所示将牺牲氧化层113移除而露出其下的低压阱110与高压阱112的表面。

[0016] 请接着参照图4，在一实施例中，可先将第一遮蔽层108移除，并接着例如以热氧化法于周边区2上形成初始栅极氧化层114。接着，形成第二遮蔽层116于存储阵列区1与周边区2中的高压阱112上，并露出低压阱110上的初始栅极氧化层114。第二遮蔽层116可例如为图案化光刻胶层。

[0017] 在一实施例中，可以第二遮蔽层116为罩幕，对低压阱110进行启始电压掺杂，此技艺人士可视情况掺杂适合种类与浓度的掺质。由于低压阱110用以形成低压元件，一般需要较薄的栅极氧化层，因此在一实施例中，较佳更包括于低压阱110注入氧化抑制杂质，例如可掺杂氮。接着，将低压阱110上的初始栅极氧化层114移除。在移除低压阱110上的初始栅极氧化层114后，将第二遮蔽层116移除。

[0018] 接着，进行本发明实施例的一关键步骤，如图5所示，以第一温度对衬底100进行第一热处理以于低压阱110及高压阱112上分别形成第一栅极氧化层118与第二栅极氧化层120，其中第一栅极氧化层118的厚度小于第二栅极氧化层120。这是因为在一实施例中，第二栅极氧化层120是由如图4所示的初始栅极氧化层114与第一热处理所生成的氧化层共同组成，因而具有高压元件所需的较厚栅极氧化层。此外，在一实施例中，更包括先于低压阱110上注入氧化抑制杂质，例如氮，因此在第一热处理下，低压阱110上的栅极氧化层的成长速度较慢，而具有低压元件所需的较薄栅极氧化层。此外，虽然第二栅极氧化层120在上述实施例中，是由初始栅极氧化层114与第一热处理所成长的氧化层共同形成，然初始栅极氧化层的形成并非必须。在其他实施例中，可省略初始栅极氧化层的形成步骤而仅于低压阱110上注入氧化抑制杂质，如此仍能于第一热处理进行的过程中，于低压阱110上形成较薄的栅极氧化层，而于高压阱112上形成较厚的栅极氧化层以符合各元件的需求。

[0019] 第一热处理的第一温度为刻意选择的温度，以使栅极氧化层仅于低压阱110与高压阱112上形成，而大抵不使存储阵列区1上的氮化层106上表面氧化。在一实施例中，第一温度介于约750℃至约950℃之间，较佳介于约850℃至约900℃之间，以使周边区2上栅极氧化层成长期间，大抵不于氮化层106上形成氧化层。这是因为在相对低温的热处理下，氧化层不易于氮化层上生成。在一实施例中，第一热处理是在纯氧气或氧气氢气混合的气氛下，以第一温度热处理约数分钟至数十分钟。在一实施例中，例如可采用临场蒸汽氧化(in-situ steam generation，ISSG)工艺来进行第一热处理。

[0020] 接着，于第一栅极氧化层118与第二栅极氧化层120中导入扩散阻挡材料124。栅极氧化层中所导入的扩散阻挡材料可于后续工艺中，避免形成于其上的栅极(例如多晶硅栅极)中的掺质(如硼)扩散穿过栅极氧化层，进而到达低压阱110或高压阱112中而影响元件的运作。在一实施例中，扩散阻挡材料124例如包括氮，可使用例如去耦合等离子氮化(DPN)法将氮导入栅极氧化层中。在另一实施例中，可更包括进行热处理(例如氮化后退火法)而将扩散阻挡材料活化，进一步增进稳定性与电性。氮化后退火的热处理温度可介于约950℃至约1050℃之间。

[0021] 请接着参照图6，以高于第一温度的第二温度对衬底100进行第二热处理以于氮化层106上形成第二氧化层122。存储阵列区1中的第一氧化层104、氮化层106、与第二氧化层122的迭层将共同组成电荷阻绝层。于此同时，第二热处理亦会于第一栅极氧化层118与第二栅极氧化层120上形成氧化层，因此第一栅极氧化层118与第二栅极氧化层120将分别增厚为第一栅极氧化层118a与第二栅极氧化层120a。第二热处理具有较高温的第二温度，因此即使于氮化层106上仍可形成第二氧化层122。且周边区2的栅极氧化层已注入有氮，不再需要对衬底进行氮的注入，可确保第二氧化层122不受氮化，确保电荷阻绝层的效能。在一实施例中，第二热处理可为临场蒸汽氧化(ISSG)工艺，第二热处理温度可介于约950℃至约1100℃之间，较佳介于约1000℃至约1050℃之间。第二热处理可在氧气及氢气混合的气氛下，以第二温度热处理约数分钟。

[0022] 此外，如图4至图6所示，第一栅极氧化层118a与第二栅极氧化层120a可能包括初始栅极氧化层、第一热处理所生成的氧化层、与第二热处理的氧化层。其中，第二热处理所产生的氧化层的厚度受限于所需第二氧化层122的厚度，不易作调整。然所属领域的技术人员当可明了，仍可通过对初始栅极氧化层与第一热处理所产生的氧化层的厚度控制(例如通过调整热处理温度与方式)，来获得所需的最终第一栅极氧化层118a与第二栅极氧化层120a，以符合个别元件的需求。

[0023] 在一实施例中，可接着如图7所示，以已知方法(例如多晶硅层的沉积、材料层的图案化、与源极/漏极区的注入等)于栅极堆迭102的电荷阻绝层上形成控制栅极126，并于低压阱110与高压阱112的第一栅极氧化层118a与第二栅极氧化层120a上分别形成低压栅极128与高压栅极130以形成存储器元件。由于第一栅极氧化层118a与第二栅极氧化层120a中已注入有扩散阻挡材料(例如氮)，因此低压栅极或高压栅极中的较小离子(例如硼)将难以穿过栅极氧化层到达阱，可确保低压元件与高压元件的运作。此外，存储阵列区1的第二氧化层122是在扩散阻挡材料(例如氮)注入之后才形成，因而大抵不包括硼，不会有已知技术中，存储器效能因上层氧化层氮化而衰退的问题。

[0024] 本发明实施例具有许多优点。由于刻意选择热处理的方式，使氮化层106上大抵不形成氧化层。因此，不会有已知技术中电荷阻绝层的上氧化层受氮化的问题发生。此外，使用本发明实施例的方法不需额外的光刻及刻蚀工艺，便可于栅极氧化层中注入扩散阻挡材料。

[0025] 虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当以权利要求所界定范围为准。