电子设备

摘要

本发明提供一种能够抑制由频带内寄生信号导致的接收性能劣化的电子设备，该频带内寄生信号起因于时钟频率之整数倍频率的高次谐波。将本振信号的频率设为fLO，将N设为整数，将接收信号的下限频率设为fD1，将接收信号的上限频率设为fD2时，使式子(1)即fLO＝N×fclk、式子(2)即(N-1)×fclk＜fD1＜N×fclk＜fD2＜(N+1)×fclk成立。因此，频率为上述时钟频率fclk之整数倍的高次谐波成分即使作为寄生成分而混入到接收信号的接收通路中，也不会存在于混频器电路进行频率转换后的期望波频域内。因此，能够抑制、因时钟频率之整数倍频率的高次谐波而出现的频带内寄生信号所导致的接收性能劣化。

权利要求

1.一种电子设备，具备直接转换式接收器和时钟同步电路，上述直接转换式接收器含有频率转换电路和直流偏移消除电路，其中，该频率转换电路对接收信号和本振信号进行混合并转换频率，以转换成基带信号，该直流偏移消除电路用以去除经上述频率转换电路进行频率转换后的信号中含有的直流偏移；

上述时钟同步电路与时钟频率为fclk的时钟信号进行同步而动作，该电子设备的特征在于：

将上述本振信号的频率设为fLO，N设为整数，上述接收信号的下限频率设为fD1，上述接收信号的上限频率设为fD2时，式子(1)即fLO＝N×fclk、以及式子(2)即(N-1)×fclk＜fD1＜N×fclk＜fD2＜(N+1)×fclk成立，在改变上述(N-1)×fclk、上述N×fclk、及上述(N+1)×fclk时，选择上述时钟频率fclk。

2.根据权利要求1所述的电子设备，其特征在于：N＝1。

3.根据权利要求1所述的电子设备，其特征在于：上述时钟同步电路是数字电路。

4.根据权利要求1所述的电子设备，其特征在于：上述时钟同步电路是开关电容电路。

5.根据权利要求1所述的电子设备，其特征在于：上述时钟同步电路含有数字电路和开关电容电路。

6.根据权利要求1所述的电子设备，其特征在于：在变更上述本振信号的频率fLO时，选择上述时钟频率fclk使得满足上述式子(1)以及上述式子(2)。

7.根据权利要求1所述的电子设备，其特征在于，进一步具备：振荡器，输出频率为fLO的上述本振信号；

分频器，对上述本振信号进行N分频，并输出时钟频率为fclk的时钟信号。

8.根据权利要求1所述的电子设备，其特征在于：上述频率转换电路和上述时钟同步电路被形成于一个集成电路中。

9.根据权利要求1所述的电子设备，其特征在于：上述频率转换电路和上述时钟同步电路被形成于一个封装中。

10.根据权利要求1所述的电子设备，其特征在于：上述频率转换电路和上述时钟同步电路被配置于一个印刷基板上。

11.根据权利要求1所述的电子设备，其特征在于：上述接收信号是进行了数字调制后的信号；

与时钟信号进行同步而动作的电路是对数字调制后的上述信号进行解调的解调电路。

12.根据权利要求1所述的电子设备，其特征在于：上述频率转换电路以及与上述时钟频率fclk的时钟信号进行同步而动作的时钟同步电路被用于实现与上述直接转换式接收器不同的其他功能。

13.根据权利要求1所述的电子设备，其特征在于：包括与上述时钟频率fclk的时钟信号进行同步而动作的数字电路，上述频率转换电路以及与上述时钟频率fclk的时钟信号进行同步而动作的数字电路被用于实现单一的功能。

14.根据权利要求1所述的电子设备，其特征在于：上述频率转换电路被用于实现接收功能。

15.一种电子设备，具备超外差式接收器和时钟同步电路，上述超外差式接收器含有频率转换电路，其中，该频率转换电路对接收信号和本振信号进行混合并转换频率，以转换成中频信号；

上述时钟同步电路与时钟频率为fclk的时钟信号进行同步而动作，该电子设备的特征在于：

将上述本振信号的频率设为fLO，N和K设为整数，上述接收信号的下限频率设为fD1，上述接收信号的上限频率设为fD2时，式子(3)即fLO＝N×fclk、以及式子(4)即{N+(K-1)}×fclk＜fD1＜fD2＜(N+K)×fclk成立，在改变上述{N+(K-1)}×fclk、及上述(N+K)×fclk时，选择上述时钟频率fclk。

16.根据权利要求15所述的电子设备，其特征在于：N＝1。

17.根据权利要求15所述的电子设备，其特征在于；

在变更上述本振信号的频率fLO时，选择上述时钟频率fclk使得满足上述式子(3)以及上述式子(4)。

18.根据权利要求15所述的电子设备，其特征在于，进一步具备：振荡器，输出频率为fLO的上述本振信号；

分频器，对上述本振信号进行N分频，并输出时钟频率为fclk的时钟信号。

19.根据权利要求15所述的电子设备，其特征在于：上述接收信号是进行了数字调制后的信号；

与时钟信号进行同步而动作的电路是对数字调制后的上述信号进行解调的解调电路。

20.根据权利要求15所述的电子设备，其特征在于：上述频率转换电路以及与上述时钟频率fclk的时钟信号进行同步而动作的时钟同步电路被用于实现与上述超外差式接收器不同的其他功能。

说明书

电子设备

技术领域

[0001] 本发明涉及无线通信等中所使用的电子设备，特别是涉及去除时钟寄生信号或消除时钟寄生信号影响的、其中具备了频率转换电路以及与时钟信号同步而动作的电路的电子设备。

背景技术

[0002] 关于近年的电子设备，特别是在无线通信设备以及有线通信设备中，广泛地运用了数字电路或开关式电容电路等这些与时钟信号同步而动作的电路。在该些电路中，当与时钟信号同步时会有瞬时电流流动，因此，时钟信号的频率以及时钟信号的高次谐波频率上会发生电平较大的噪音。该噪音混入信号后会导致信号的S/N比(信噪比)发生劣化。这一现象特别是在通信接收设备中常出现的问题。

[0003] 图8是表示现有一例电子设备100的框图，电子设备100具备了直接转换式接收器110和时钟同步电路106。天线101所接收的RF信号被放大器102所放大。接着，混频器103对放大后的信号以及频率为fLO的本振信号进行混频并转换频率，转换成基带信号。然后，通过低通滤波器104，从混频器103所输出的基带信号中衰减去除期望信号频带之外的成分，其后，信号被放大器105放大，并经由输出端子OUT输出。

[0004] DC偏移消除器107向混频器的输出进行反馈，通过该反馈来消除放大器105的输出中所含有的DC偏移(DC offset)。关于时钟同步电路106，其承担直接转换式接收器的一部分功能，或为了实现与直接转换式接收器不同的其他功能而被使用。无论是以上哪种情况，都是与时钟信号(时钟频率为fclk)进行同步来实现动作的。因此，频率为时钟频率fclk的整数倍的高次谐波成分会混入天线101所接收的信号的接收通路中。关于混入的例子，例如，会通过电源导线而混入，或介由共通的基板而混入，或通过电场或磁场的耦合而混入，或介由电磁波而混入。

[0005] 图9例示了图8所示接收器的RF信号输入点A上的信号频谱。在图9中表示有：被调制后而拥有一定频域的期望信号；混入至RF信号输入点A的、时钟频率为fclk的时钟信号；时钟信号(时钟频率为fclk)的高次谐波。

[0006] 该些信号在图8所示的混频器103中与频率为fLO的本振信号混合，并被转换成具有图10所示信号频谱的基带信号。

[0007] 图10中，假定各频率的关系为(N-1)×fclk＜fLO＜N×fclk。可以看出，频率为N×fclk的N次谐波与频率为fLO的本振信号被混频后，发生了频率为(N-1)×fclk-fLo的频带内寄生信号。

[0008] 图11例示了现有电子设备120的框图，电子设备120具备了外差式接收器130和时钟同步电路126。关于图11所示接收器130的RF信号输入点A上的期望信号的信号频谱以及混入至RF信号输入点A的、时钟信号(时钟频率为fclk)的高次谐波的信号频谱，与图9所示的相同。

[0009] 在电子设备130中，天线121所接收的RF信号被放大器122所放大，然后由混频器123来对放大后的RF信号以及频率为fLO的本振信号进行混频并进行转换，转换成中频信号。此外，在带通滤波器124中，从混频器123输出的中频信号中衰减去除期望信号频带之外的成分，其后，信号被放大器125所放大，并经由输出端子OUT输出。

[0010] 关于时钟同步电路126，其承担超外差型接收器(超外差式接收器)的一部分功能，或为了实现与超外差型接收器130不同的其他功能而被使用。无论以上哪种情况，都是与时钟信号(时钟频率为fclk)进行同步来实现动作的。因此，频率为时钟频率fclk的整数倍的高次谐波成分会混入天线121所接收的信号的接收通路中。关于混入的例子，例如，会通过电源导线而混入，或介由共通的基板而混入，或通过电场或磁场的耦合而混入，或介由电磁波而混入。

[0011] 该些信号在图11所示的混频器113中与频率为fLO的本振信号混合，并被转换成具有图12所示信号频谱的基带信号。

[0012] 图12中，假定各频率的关系为(N-2)×fclk＜fLO＜(N-1)×fclk。可以看出，频率为N×fclk的N次谐波与频率为fLO的本振信号被混频后，发生了频率为N×fclk-fLo的频带内寄生信号。

[0013] 为了解决上述的这些问题，常使用去除寄生信号的方法。即，设置可把陷波频率调成高次谐波寄生信号频率的陷波滤波器。

[0014] 专利文献1揭示了一种在OFDM(正交频分复用：Orthogonal FrequencyDivision Multiplexing)接收装置中去除寄生信号的方法。在该方法中，通过FFT(高速傅立叶转换：Fast Fourier Transform)电路，把频率转换电路所转换的接收信号转换成频域内的信号，并检测其中所混入的寄生信号的频率，然后对可变式陷波滤波器的陷波频率进行控制，以使陷波频率与寄生信号的频率相一致，从而去除干扰寄生信号。

[0015] 专利文献2揭示了以下的技术。即，关于利用了微型计算机的设备，在接收时钟信号而发生动作的结构中，会发生时钟信号的高次谐波成分等这些不要的信号，这些不要的信号会干扰设备原来所要处理的信号。为了改善这类干扰的影响，通过时间性地改变时钟信号的频率，以离散高次谐波的能量，由此来降低噪音电平。

[0016] 专利文献1：日本国专利申请公开特开2006-174218号公报(公开日：2006年6月29日)。

[0017] 专利文献2：日本国专利申请公开特开平11-143572号公报(公开日：1999年5月28日)。

发明内容

[0018] 然而，在专利文献1的OFDM接收装置中，需要增设干扰检测电路或可变式陷波滤波器，因此会导致功耗增加或电路规模增大。

[0019] 另外，专利文献2中的时钟生成方式中，无法使进入到信号频域中的噪音变为零，因此不能实现充分的效果。

[0020] 本发明是鉴于上述的问题所开发的，其目的在于提供一种能够抑制由频带内寄生信号导致的接收性能劣化的电子设备，该频带内寄生信号起因于时钟频率之整数倍频率的高次谐波。

[0021] 为解决上述的问题，本发明的电子设备具备直接转换式接收器和时钟同步电路，上述直接转换式接收器含有频率转换电路和直流偏移消除电路，其中，该频率转换电路对接收信号和本振信号进行混合并转换频率，将上述接收信号转换成基带信号，该直流偏移消除电路用以去除经上述频率转换电路进行频率转换后的信号中含有的直流偏移；上述时钟同步电路与时钟频率为fclk的时钟信号进行同步而动作，该电子设备的特征在于：将上述本振信号的频率设为fLO，N设为整数，上述接收信号的下限频率设为fD1，上述接收信号的上限频率设为fD2时，使式子(1)即fLO＝N×fclk、式子(2)即(N-1)×fclk＜fD1＜N×fclk＜fD2＜(N+1)×fclk成立。

[0022] 根据上述结构，上述时钟同步电路与上述时钟频率fclk的上述时钟信号进行同步而动作。因此，频率为上述时钟频率fclk之整数倍的高次谐波成分将作为寄生成分而进入上述接收信号的接收通路中。

[0023] 通过上述频率转换电路所进行的频率转换，频率为N×fclk的上述寄生成分与本振信号进行混频，并被转换成直流成分，然后，该直流成分由直流偏移消除电路所去除。

[0024] 由于本振信号的频率为N×fclk，所以频率为N×fclk以外的其他高次谐波寄生成分的频率会被转换成时钟频率fclk的整数倍频率。上述频率转换电路进行了频率转换后的频率即、从上述接收信号的上限频率fD2中减去上述本振信号频率fLO后的频率大于0且小于时钟频率fclk。因此，频率为N×fclk以外的高次谐波寄生成分不会存在于、上述频率转换电路进行了频率转换后的期望波的频带内。

[0025] 因此，能够提供可抑制、因时钟频率fclk之整数倍频率的高次谐波而出现的频带内寄生信号所导致的接收性能劣化的电子设备。

[0026] 另外，为解决上述的问题，本发明的电子设备具备超外差式接收器和时钟同步电路，上述超外差式接收器含有频率转换电路，其中，该频率转换电路对接收信号和本振信号进行混合并转换频率，将上述接收信号转换成中频信号；上述时钟同步电路与时钟频率为fclk的时钟信号进行同步而动作，该电子设备的特征在于：将上述本振信号的频率设为fLO，N、K设为整数，上述接收信号的下限频率设为fD1，上述接收信号的上限频率设为fD2时，使式子(3)即fLO＝N×fclk、式子(4)即{N+(K-1)}×fclk＜fD1＜fD2＜(N+K)×fclk成立。

[0027] 根据上述结构，上述时钟同步电路与上述时钟频率fclk的上述时钟信号进行同步而动作。因此，频率为上述时钟频率fclk之整数倍的高次谐波成分将作为寄生成分而进入上述接收信号的接收通路中。

[0028] 由于上述本振信号的频率为N×fclk，所以，上述频率转换电路进行了频率转换后的频率即、从上述接收信号的下限频率fD1中减去本振信号的频率fLO后的频率大于(K-1)×fclk。同样，从上述接收信号的上限频率fD2中减去上述本振信号频率fLO后的信号频率小于K×fclk。因此，上述高次谐波寄生成分不会存在于、上述频率转换电路进行了频率转换后的期望波的频域内。

[0029] 因此，能够提供可抑制、因时钟频率fclk之整数倍频率高次谐波而出现的频带内寄生信号所导致的接收性能劣化的电子设备。

[0030] 如以上所述，在本发明的电子设备中，将本振信号的频率设为fLO，将N设为整数，将接收信号的下限频率设为fD1，将接收信号的上限频率设为fD2时，使式子(1)即fLO＝N×fclk、式子(2)即(N-1)×fclk＜fD1＜N×fclk＜fD2＜(N+1)×fclk成立。

[0031] 另外，在本发明的电子设备中，将本振信号的频率设为fLO，将N、K设为整数，将接收信号的下限频率设为fD1，将接收信号的上限频率设为fD2时，使式子(3)即fLO＝N×fclk、式子(4)即{N+(K-1)}×fclk＜fD1＜fD2＜(N+K)×fclk成立。

[0032] 因此，能够提供抑制由频带内寄生信号导致的接收性能劣化的电子设备，该频带内寄生信号起因于时钟频率之整数倍频率的高次谐波。

附图说明

[0033] 图1是本发明实施方式中具备有直接转换式接收器和时钟同步电路的电子设备的框图。

[0034] 图2是，使频率为fclk的时钟信号的N次谐波频率以及本振信号频率一致成为N×fclk时的、高次谐波寄生成分与期望信号之间频率关系的信号频谱图。

[0035] 图3是，通过直接转换式接收器的混频器来对图2的信号频谱所示的RF信号进行频率转换后的信号频谱图。

[0036] 图4是，具备有外差式接收器和时钟同步电路的、本发明其他实施方式的电子设备的框图。

[0037] 图5是，超外差式接收器中的本振信号频率、与时钟信号进行同步而动作的电路的动作时钟频率、以及整数K这三者间频率关系的频率频谱图。

[0038] 图6是，通过超外差式接收器的混频器来对图5的信号频谱所示的RF信号进行频率转换后的信号频谱图。

[0039] 图7是，在图4所示的电子设备中设置了振荡器以及分频器的电子设备23的框图。

[0040] 图8是具备有直接转换式接收器和时钟同步电路的现有电子设备的框图。

[0041] 图9是，图8和图11所示接收器的RF信号输入点上的信号频谱图。

[0042] 图10是，在图8所示的电子设备中把图9所示频域的信号变频至基带信号后的信号频谱图。

[0043] 图11是具备有外差式接收器和时钟同步电路的现有电子设备的框图。

[0044] 图12是，在图11所示的电子设备中把图9所示频域的信号变频至基带信号后的信号频谱图。

[0045] (标号说明)

[0046] 1、11、23 电子设备

[0047] 2、12 天线

[0048] 3、13 放大器

[0049] 4、14 混频器(频率转换电路)

[0050] 5 低通滤波器

[0051] 6、16 放大器

[0052] 7 DC偏移消除器(直流偏移消除电路)

[0053] 8、17 时钟同步电路

[0054] 10 接收器

[0055] 15 带通滤波器

[0056] 20 超外差型接收器

[0057] 21 振荡器

[0058] 22 分频器

[0059] A RF信号输入点

[0060] K、N 整数

[0061] OUT 输出端子

[0062] fLO 本振信号频率

[0063] fclk 时钟频率

具体实施方式

[0064] <实施方式1>

[0065] 以下，根据图1至图3来说明本发明的一实施方式。

[0066] 图1是具备了直接转换式接收器10和时钟同步电路8的、本实施方式1的电子设备1的框图。电子设备1具备天线2、放大器3、混频器4、低通滤波器5、放大器6、DC(直流：direct current)偏移消除器7、时钟同步电路8。另外，天线2、放大器3、混频器4、低通滤波器5、放大器6、DC偏移消除器7构成了直接转换式接收器10。

[0067] 在电子设备1中，由天线2所接收的RF信号被放大器3所放大。接着，混频器4对放大后的信号以及频率为fLO的本振信号进行混频并转换频率，转换成基带信号。此外，通过低通滤波器5，从混频器4输出的基带信号中衰减去除期望信号频带之外的成分，其后，低通滤波器5所输出的信号由放大器6进行放大，然后经由输出端子OUT输出。

[0068] DC偏移消除器7向混频器4的输出进行反馈，通过该反馈来消除放大器6的输出中所含有的DC偏移。关于时钟同步电路8，其承担直接转换式接收器10的一部分功能，或为了实现与直接转换式接收器10不同的其他功能而被使用。无论以上哪种情况，都是与时钟信号(时钟频率为fclk)进行同步来实现动作的。因此，频率为时钟频率fclk的整数倍的高次谐波成分会作为寄生信号而混入天线2所接收的信号的接收通路中。关于混入的例子，例如，通过电源导线而混入，或介由共通的基板而混入，或通过电场或磁场的耦合而混入，或介由电磁波而混入。

[0069] 在直接转换式接收器10中，混频器4对接收信号、以及与接收信号呈相同频率的本振信号进行混频。此时，会发生自混频现象。自混频是指，在本振信号与由本机泄漏的本振信号泄漏信号之间发生混频。

[0070] 在混频器4所输出的信号中，含有因自混频或器件不均一而导致的DC偏移成分。因此，在与混频器4后级相连接的电路中会出现信号饱和或S/N比(信噪比：signal to noise ratio)劣化等问题。

[0071] 由于以上理由，直接转换式接收器(无线接收器)10中一般会设置有DC偏移消除器(直流偏移消除器)7，以去除混频器4变频后的信号中所含的DC偏移成分。

[0072] DC偏移消除器7具有滤波器功能，以去除包括DC成分的低频域信号。因此，即使不去除自混频所导致的DC偏移成分，也可以去除混频器4的输出中所存在的、DC成分或频率接近于DC的信号成分。

[0073] 因此，当混频器4的输入中存在有与本振信号呈相同频率的寄生信号成分时，该寄生信号成分会与本振信号混合，并被转换成DC偏移(DC成分)，然后由DC偏移消除器7来去除该DC偏移。

[0074] 对此，关于和频率为fclk的时钟信号进行同步而动作的电路(图1的时钟同步电路8)，对该电路的动作时钟信号的频率(fclk)进行设定，使得该动作时钟信号的高次谐波的频率与本振信号的频率(fLO)呈相同。如此，便能够通过DC偏移消除器7来去除从时钟同步电路8混入的信号(时钟信号寄生成分)。另外，时钟同步电路8是直接转换式接收器10中所必然具备的结构。

[0075] 图2是，使频率为fclk的时钟信号的N次谐波频率以及本振信号频率一致成为N×fclk时的、高次谐波寄生成分与期望信号之间的频率关系的信号频谱图。图3是，通过直接转换式接收器10的混频器4来对图2的信号频谱所示的RF信号进行频率转换后的信号频谱图。

[0076] 本振信号的频率为N×fclk，因此，频率为N×fclk的寄生成分会被图1的混频器4转换成DC成分，然后被DC偏移消除器7去除。

[0077] 另外，频率为(N-1)×fclk的寄生成分、以及频率为(N+1)×fclk的寄生成分会被混频器4转换成与时钟频率fclk的寄生成分。

[0078] 在此，如图2所示，对时钟信号的频率fclk进行选择，以使得频率为(N-1)×fclk的寄生成分以及频率为(N+1)×fclk的寄生成分处于期望信号的频域之外。如此，在混频器4所转换后的基带信号中，能够使期望信号的频带中不出现寄生成分。

[0079] 在本实施方式1中，在选择时钟频率fclk时，如图2所示，对应整数N来满足以下式子(1)以及式子(2)所示的频率关系。在此，fD1表示了期望信号(接收信号)的下限频率，fD2表示了期望信号的上限频率。

[0080] fLO＝N×fclk (1)

[0081] (N-1)×fclk＜fD1＜N×fclk＜fD2＜(N+1)×fclk (2)

[0082] 通过混频器4所进行的频率转换，频率为N×fclk的寄生成分与本振信号进行混频，并被转换成直流成分，其后，被DC偏移消除器7去除。

[0083] 由于本振信号的频率为N×fclk，所以，频率处于N×fclk以外的高次谐波寄生成分的频率会被转换成时钟频率fclk的整数倍频率。混频器4进行了频率转换后的频率即、从上述接收信号的上限频率fD2中减去本振信号频率fLO后的频率大于0且小于时钟频率fclk。因此，除频率为N×fclk以外的高次谐波寄生成分不会存在于、由混频器4进行了频率转换后的期望波的频带内。

[0084] 另外，关于与时钟信号进行同步而动作的电路，例如有数字电路或开关电容电路等，该电路被用于实现接收器10的一部分功能，或被用于实现不同于接收器10之功能的其他功能。

[0085] 关于为实现接收器10的一部分功能而使用的数字电路，例如有，对数字调制后的信号进行解调的解调电路。关于为实现不同于接收器10之功能的其他功能而使用的数字电路，例如有，装载有接收器10的个人计算机的CPU等。

[0086] 关于为实现接收器10的一部分功能而使用的开关电容电路，例如可通过开关电容电路来实现图1中的低通滤波器5。关于为实现不同于接收器10之功能的其他功能而使用的开关电容电路，例如，通过开关电容电路来实现将便携式电话所装载的图像传感器的输入信号转换成数字信号的AD转换器。

[0087] 无论上述的哪种情况，若在选择时钟频率fclk时，使时钟频率fclk、以及输入至接收器10的本振信号的频率fLO满足上述的式子(1)及式子(2)时，便能够防止数字电路(时钟同步电路8)的时钟频率fclk的高次谐波寄生成分成为接收器10的频域内寄生成分。因此，能够提供一种可抑制因时钟频率fclk之整数倍频率的高次谐波而出现的频带内寄生信号所导致的接收性能劣化的电子设备。

[0088] 另外，也可以使本实施方式1的时钟同步电路8的时钟频率fclk(动作时钟频率)与本振信号的频率fLO相同，即，相当于使式子(1)中的N＝1。此时，能够把本振信号的频率fLO作为时钟同步电路8的时钟频率fclk来使用，因此可以减小电路规模。

[0089] <实施方式2>

[0090] 以下，根据图4至图6来说明本发明的其他实施方式。

[0091] 图4是，具备有超外差型接收器20和时钟同步电路17的、本实施方式2的电子设备11的框图。电子设备11具备天线12、放大器13、混频器14、带通滤波器15、放大器16、以及时钟同步电路17。另外，天线12、放大器13、混频器14、带通滤波器15、放大器16构成了超外差型接收器20。

[0092] 在电子设备11中，天线12所接收的RF信号被放大器13所放大，然后由混频器14来对放大后的RF信号以及频率为fLO的本振信号进行混频，以实现频率转换，并转换出中频信号。此外，在带通滤波器15中，从混频器14输出的中频信号中衰减去除期望信号频带之外的成分，其后，信号被放大器16所放大，并经由输出端子OUT输出。

[0093] 关于时钟同步电路17，其承担超外差型接收器20的一部分功能，或为了实现与超外差型接收器20不同的其他功能而被使用。无论以上哪种情况，都是与时钟频率为fclk的时钟信号进行同步来实现动作的。因此，频率为时钟频率fclk的整数倍的高次谐波成分会作为寄生成分而混入天线121所接收的信号的接收通路中。关于混入的例子，例如，会通过电源导线而混入，或介由共通的基板而混入，或通过电场或磁场的耦合而混入，或介由电磁波而混入。

[0094] 在超外差型接收器中，满足以下条件地选择时钟频率fclk，所述条件为：如图5所示，对应于整数N，使本振信号的频率fLO以及同步于时钟信号而动作的电路的时钟频率fclk满足fLO＝N×fclk这一频率关系；如图5所示，使期望信号的频域处于{N+(K-1)}×fclk与(N+K)×fclk之间，其中，{N+(K-1)}×fclk与(N+K)×fclk是时钟频率fclk的高次谐波的频率。此时，如图6所示，通过混频器14所进行的频率转换，时钟频率fclk的高次谐波的频率被转换到期望信号的频域之外。

[0095] 输入至超外差型接收器20的混频器14中的各寄生成分的频率为：……、N×fclk、(N+1)×fclk、(N+2)×fclk、……、{N+(K-2)}×fclk、{N+(K-1)}×fclk、(N+K)×fclk、{N+(K+1)}×fclk、……。

[0096] 在本实施方式2中，在选择时钟频率fclk时，如图5所示，对应整数N以及整数K，满足以下式子(3)以及式子(4)所示的频率关系。在此，fD1表示了期望信号(接收信号)的下限频率，fD2表示了期望信号的上限频率。

[0097] fLO＝N×fclk (3)

[0098] {N+(K-1)}×fclk＜fD1＜fD2＜(N+K)×fclk (4)

[0099] 由于本振信号的频率为N×fclk，所以，混频器14进行了频率转换后的频率即、从上述接收信号的下限频率fD1中减去本振信号的频率fLO后的频率大于(K-1)×fclk。同样，从上述接收信号的上限频率fD2中减去本振信号的频率fLO后的信号频率小于K×fclk。

[0100] 像这样，通过混频器14所进行的频率转换，具有时钟频率fclk之整数倍频率的高次谐波寄生成分被再次转换成时钟频率fclk的高次谐波频率，且上述高次谐波寄生成分不存在于混频器14进行频率转换后的期望信号频域内。图6是，通过超外差型接收器的混频器来对图5的信号频谱所示的RF信号进行频率转换后的信号频谱图。

[0101] 另外，关于与时钟信号进行同步而动作的电路，例如有数字电路或开关电容电路等，该电路被用于实现接收器20的一部分功能，或被用于实现不同于接收器20之功能的其他功能。

[0102] 关于为实现接收器20的一部分功能而使用的数字电路，例如有，对数字调制后的信号进行解调的解调电路。关于为实现不同于接收器20之功能的其他功能而使用的数字电路，例如有，装载有接收器20的个人计算机的CPU等。

[0103] 关于为实现接收器20的一部分功能而使用的开关电容电路，例如可通过开关电容电路来实现图4中的带通滤波器15。关于为实现不同于接收器20之功能的其他功能而使用的开关电容电路，例如，当接收器20构成了便携式电话的一部分结构时，可通过开关电容电路来实现将便携式电话所装载的图像传感器的输入信号转换成数字信号的AD转换器。

[0104] 无论上述的哪种情况，若在选择时钟频率fclk时，使时钟频率fclk、以及输入至接收器20的本振信号的频率fLO满足上述的式子(3)及式子(4)所示的关系时，便能够防止数字电路(时钟同步电路)的时钟频率fclk的高次谐波寄生成分成为接收器20的频域内寄生成分。因此，能够提供一种可抑制因时钟频率fclk之整数倍频率的高次谐波而出现的频带内寄生信号所导致的接收性能劣化的电子设备。

[0105] 另外，也可以使本实施方式2的时钟同步电路17的时钟频率fclk(动作时钟频率)与本振信号的频率fLO相同，即，相当于使式子(3)中的N＝1。此时，能够将本振信号的频率fLO作为时钟同步电路17的时钟频率fclk来使用，因此可以减小电路规模。

[0106] <实施方式3>

[0107] 以下根据图7来说明本发明的另一实施方式。

[0108] 与实施方式1中的式子(1)、实施方式2中的式子(3)所示的情况相同，在选择时钟频率fclk时，使本振信号fLO与时钟频率fclk满足fLO＝N×fclk这一关系。

[0109] 满足上述关系的时钟频率fclk的时钟信号能够通过以下的方法来适宜地生成。即，使用分频器22，对振荡器21所生成的本振信号的频率fLO进行N分频后得到本振信号频率fLO的N分之一的频率。图7是，在图4所示的电子设备11中设置了振荡器21以及分频器22的、电子设备23的框图。通过该结构，与使用其他振荡器来生成时钟信号时的情况相比，使用本振信号的振荡器来生成时钟信号时，能够减小电路规模、降低功耗。

[0110] <实施方式4>

[0111] 当实施方式1的接收器10或实施方式2的超外差型接收器20具有如电视视频接收器或广播接收器那样的、从多个接收信号中选择性地接收期望信号的功能时，优选与所选择的接收信号的频域对应地，变更时钟频率fclk。

[0112] 若是实施方式1的电子设备1，变更本振信号的频率fLO时，选择上述时钟频率fclk使得满足上述式子(1)以及式子(2)。

[0113] 如上述那样地选择时钟频率fclk，所以，满足式子(2)的条件。另外，由于fLO处于(N-1)/N×fLO和(N+1)/N×fLO之间，若使fclk＝fLO/N，便可实现图2所示的情况，所以式子(1)成立。

[0114] 另外，作为上述时钟同步电路的动作频率，若所选择出的时钟频率fclk过高，可适当地增大整数N，降低时钟频率fclk，使得满足式子(1)以及式子(2)的条件。

[0115] 此外，也可以通过变更上述本振信号的频率fLO来变更时钟频率fclk。因此，当电子设备内部存在有容易受某特定频率的寄生成分之影响的电路时，能够防止在变更上述本振信号频率fLO后所出现的fclk之整数倍高次谐波的频率与上述特定频率发生频率重合。

[0116] 例如，设fLO＝500MHz、N＝25、fclk＝20MHz。此时，fclk的3倍高次谐波的频率为60MHz。当存在有容易受60MHz寄生成分之影响的电路时，可以使fLO＝505MHz、N＝25、fclk＝20.2MHz。这样，fclk的3倍高次谐波的频率便成为60.6MHz，因此能够降低寄生成分所带来的影响。

[0117] 关于实施方式2的电子设备11也是同样的，即，在变更本振信号的频率fLO时，选择上述时钟频率fclk使得满足上述式子(3)以及式子(4)。

[0118] 如上述那样地选择时钟频率fclk，所以，满足式子(4)的条件。另外，由于fLO处于{N+(K-1)}/N×fLO与(N+K)/N×fLO的区间之外，若使fclk＝fLO/N，便可实现图5所示的情况，所以式子(3)成立。

[0119] 另外，作为上述时钟同步电路的动作频率，若所选择出的时钟频率fclk过高，适当地增大整数N，降低时钟频率fclk，使得满足式子(3)以及式子(4)的条件。

[0120] 此外，也可以通过变更上述本振信号的频率fLO来变更时钟频率fclk。因此，当电子设备内部存在有容易受某特定频率寄生成分之影响的电路时，能够防止在变更上述本振信号频率fLO后所出现的fclk之整数倍的高次谐波的频率与上述特定频率发生频率重合。

[0121] 在此例举一个示例。若接收器是实施方式1中所述的直接转换式接收器，可以在满足式子(1)以及式子(2)的条件下来选择时钟频率fclk。例如，若所选择的接收信号的频域为100MHz至110MHz、本振信号的频率fLO为105MHz，那么，当N＝5时，便可把时钟频率fclk选为21MHz，由此，式子(1)以及式子(2)成立。

[0122] 此外，若所选择的接收信号的频域为110MHz至120MHz、本振信号的频率fLO为115MHz，那么，当N＝5时，便可把时钟频率fclk选为23MHz，由此，式子(1)以及式子(2)成立。

[0123] 再之，若所选择的接收信号的频域为120MHz至130MHz、本振信号的频率fLO为125MHz，那么，当N＝5时，便可把时钟频率fclk选为25MHz，由此，式子(1)以及式子(2)成立。

[0124] 此时，作为时钟同步电路8的动作频率，若25MHz的时钟频率fclk过高，可以在式子(1)中把N＝5变更为N＝6，以使时钟频率fclk变为125MHz/6＝20.833MHz。这样，在N＝6时，式子(1)以及式子(2)成立。

[0125] 像这样，对应于所选择的接收信号的频域，在式子(1)以及式子(2)成立的条件下来选择适当的时钟频率fclk。另外，通过适当地选择整数N，能够把时钟频率fclk变更成适当的作为时钟同步电路8的动作频率。如此，能够防止时钟同步电路(数字电路)8的时钟频率fclk的高次谐波寄生成分成为接收器10的频带内寄生成分。

[0126] 在以上的说明中，虽然接收器是实施方式1中所述的直接转换式接收器，即使当接收器是实施方式2中所述的超外差型接收器时，也能够同样地与所选择的接收信号的频域对应地，选择适当的时钟频率fclk。

[0127] 在上述各实施方式的各电子设备中，时钟同步电路可以是数字电路。

[0128] 另外，在上述各实施方式的各电子设备中，时钟同步电路可以是开关电容电路。

[0129] 此外，在上述各实施方式的各电子设备中，时钟同步电路也可以含有数字电路和开关电容电路这两者。

[0130] 另外，在上述各实施方式的各电子设备中，上述频率转换电路以及上述时钟同步电路可以被形成于一个集成电路中。

[0131] 另外，在上述各实施方式的各电子设备中，上述频率转换电路以及上述时钟同步电路可以被形成于一个封装中。

[0132] 另外，在上述各实施方式的各电子设备中，上述频率转换电路以及上述时钟同步电路可以被配置于一个印刷基板上。

[0133] 另外，在上述各实施方式的各电子设备中，上述接收信号可以是数字调制后信号；与时钟信号进行同步而动作的电路可以是对该数字调制后信号进行解调的解调电路。

[0134] 另外，在实施方式1、3、4的各电子设备中，上述频率转换电路以及与上述时钟频率fclk的时钟信号进行同步而动作的数字电路也可以被用于实现与上述直接转换式接收器之功能不同的其他功能。

[0135] 另外，在实施方式2、3、4的各电子设备中，上述频率转换电路以及与上述时钟频率fclk的时钟信号进行同步而动作的数字电路也可以被用于实现与上述超外差式接收器之功能不同的其他功能。

[0136] 另外，在各实施方式的各电子设备中，上述频率转换电路以及与上述时钟频率fclk的时钟信号进行同步而动作的数字电路也可以被用于实现单一的功能。在此，关于“单一功能”，例如，通过频率转换电路和数字电路来实现镜像干扰抑制式频率转换器的功能。通过数字电路来校正混频器的偏差，以此来实现用以提高镜像干扰抑制率的电路。

[0137] 另外，在各实施方式的各电子设备中，上述频率转换电路也可以被用于实现接收功能。

[0138] 本发明并不限于上述各实施方式，可以根据权利要求所示的范围进行各种的变化，适当地组合不同实施方式记述的技术手段而得到的实施方式也包含于本发明的技术范围之内。

[0139] (工业上的利用可能性)

[0140] 本发明的电子设备能够抑制、因时钟频率之整数倍频率的高次谐波而出现的频带内寄生信号所导致的接收性能劣化，所以，能够较好地适用于具备有通信接收电路的电子设备。