存储器装置及其操作方法转让专利
申请号 : CN200910151882.0
文献号 : CN101789268A
文献日 : 2010-07-28
发明人 : 何文乔 , 张钦鸿 , 洪硕男 , 洪俊雄
申请人 : 旺宏电子股份有限公司
摘要 :
本发明公开了一种存储器装置及其操作方法。存储器装置的操作方法，包括下列步骤：根据一使用者数据产生一第一错误校正码；接着，将使用者数据写入至存储器装置；之后，读取存储器装置中的使用者数据，并根据读取到的使用者数据产生一第二错误校正码；此外，第一错误校正码与第二错误校正码将写入至存储器装置。
权利要求 :
1.一种存储器装置的操作方法，其特征在于，包括：根据一使用者数据产生一第一错误校正码；
将该使用者数据写入至该存储器装置；
读取该存储器装置中的该使用者数据，并根据所读取到的数据产生一第二错误校正码；以及将该第一错误校正码与该第二错误校正码写入至该存储器装置。
2.根据权利要求1所述的存储器装置的操作方法，其特征在于，将该使用者数据写入至该存储器装置的步骤包括：依据该使用者数据编程该存储器装置；
对该存储器装置进行一写入验证；
判别该存储器装置是否通过该写入验证；以及当该写入验证尚未通过时，重复上述三个步骤。
3.根据权利要求1所述的存储器装置的操作方法，其特征在于，该存储器装置为一多级存储单元闪存。
4.一种存储器装置的操作方法，其特征在于，该存储器装置储存有一第一错误校正码与一第二错误校正码，该存储器装置的操作方法包括：读取该存储器装置中的该第一错误校正码、该第二错误校正码以及一读取数据；
利用该第二错误校正码校正该读取数据，以获得一临时数据；以及利用该第一错误校正码校正该临时数据，以获得一使用者数据。
5.根据权利要求4所述的存储器装置的操作方法，其特征在于，更包括：将该读取数据储存至一缓存器；
以该临时数据更新储存在该缓存器中的该读取数据；
以该使用者数据更新储存在该缓存器中的该临时数据；以及输出该使用者数据。
6.根据权利要求4所述的存储器装置的操作方法，其特征在于，利用该第二错误校正码校正该读取数据，以获得该临时数据的步骤包括：利用该第二错误校正码与该读取数据，检测出该读取数据的错误位；以及对该读取数据的错误位进行校正，以获得该临时数据。
7.根据权利要求4所述的存储器装置的操作方法，其特征在于，利用该第一错误校正码校正该临时数据，以获得该使用者数据的步骤包括：利用该第一错误校正码与该临时数据，检测出该临时数据的错误位；以及对该临时数据的错误位进行校正，以获得该使用者数据。
8.根据权利要求4所述的存储器装置的操作方法，其特征在于，该存储器装置为一多级存储单元闪存。
9.一种存储器装置，其特征在于，包括：一存储器；
一错误校正电路，电性连接至该存储器；以及一操作电路，用以致使该错误校正电路根据尚未写入至该存储器的一使用者数据而产生一第一错误校正码，并用以致使该错误校正电路根据来自该存储器的一读取数据而产生一第二错误校正码。
10.根据权利要求9所述的存储器装置，其特征在于，在一读取操作模式下的该操作电路会致使该错误校正电路：读取来自该存储器的一数据；
利用该第二错误校正码校正从该存储器所读取到的该数据，以获得一临时数据；以及利用该第一错误校正码校正该临时数据，以获得该使用者数据。
说明书 :
技术领域
本发明是有关于一种存储器装置的操作方法，且特别是有关于一种闪存的操作方法。
背景技术
闪存具有可多次进行数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失等优点，故成为个人计算机、便携式计算机、以及数码相机等电子设备所广泛采用的一种非易失性存储器元件。然而，闪存在使用一段时间后，会有一些位发生错误，进而造成数据的存取错误。针对上述情况，现有技术一般会使用错误校正码(Error Correction Code)来进行错误校正。
图1A与图1B分别为现有技术利用错误校正码来编程与读取闪存的方法流程图。如图1A所示的，在编程闪存的过程中，现有技术在将所接收到的使用者数据存入缓存器之后(步骤S111与S112)，即依据使用者数据来产生错误校正码(步骤S113)，并将使用者数据与错误校正码同时写入闪存(步骤S114)。以此，如图1B所示，在读取闪存的过程中，现有技术在将所读取到的错误校正码以及读取数据存入缓存器之后(步骤S121与S122)，即可利用错误校正码来校正读取数据，并进而取得使用者数据(步骤S123)。接着，现有技术将可暂存并输出使用者数据(步骤S124与S125)。
值得注意的是，对于多级存储单元(Multi Level Cell，以下简称MLC)闪存而言，由于其是透过多个不同级别的阈值电压来记录位的信息，因此如图2所示，MLC闪存往往会因为阈值电压VT的重叠(overlap)分布210，而造成读取电平RD无法辨别位的信息。此外，存储单元的过度编程(over-program)以及电荷损失(charge loss)是导致阈值电压偏移的主因，且过度编程是发生在使用者数据写入至闪存的过程中，而电荷损失则是随着存储单元的循环操作而不断地累加。
对于现有技术而言，其只是利用在写入使用者数据之前所产生的单一错误校正码来进行错误校正。因此，对于使用者数据在写入的过程中因过度编程所产生的错误，或是使用者数据在写入后因电荷损失所产生的错误，现有技术必须不断地提高错误校正码的可更正位数才能完成错误校正。然而，随着错误校正码的可更正位数的提高，现有技术势必要增加硬件设施来支持复杂且庞大的错误校正码的演算。
图1A与图1B分别为现有技术利用错误校正码来编程与读取闪存的方法流程图。如图1A所示的，在编程闪存的过程中，现有技术在将所接收到的使用者数据存入缓存器之后(步骤S111与S112)，即依据使用者数据来产生错误校正码(步骤S113)，并将使用者数据与错误校正码同时写入闪存(步骤S114)。以此，如图1B所示，在读取闪存的过程中，现有技术在将所读取到的错误校正码以及读取数据存入缓存器之后(步骤S121与S122)，即可利用错误校正码来校正读取数据，并进而取得使用者数据(步骤S123)。接着，现有技术将可暂存并输出使用者数据(步骤S124与S125)。
值得注意的是，对于多级存储单元(Multi Level Cell，以下简称MLC)闪存而言，由于其是透过多个不同级别的阈值电压来记录位的信息，因此如图2所示，MLC闪存往往会因为阈值电压VT的重叠(overlap)分布210，而造成读取电平RD无法辨别位的信息。此外，存储单元的过度编程(over-program)以及电荷损失(charge loss)是导致阈值电压偏移的主因，且过度编程是发生在使用者数据写入至闪存的过程中，而电荷损失则是随着存储单元的循环操作而不断地累加。
对于现有技术而言，其只是利用在写入使用者数据之前所产生的单一错误校正码来进行错误校正。因此，对于使用者数据在写入的过程中因过度编程所产生的错误，或是使用者数据在写入后因电荷损失所产生的错误，现有技术必须不断地提高错误校正码的可更正位数才能完成错误校正。然而，随着错误校正码的可更正位数的提高，现有技术势必要增加硬件设施来支持复杂且庞大的错误校正码的演算。
发明内容
本发明提供一种存储器装置的操作方法，除了有助于存储器装置的更正能力的提升，更有助于降低存储器装置的硬件设施的复杂度。
本发明提供一种存储器装置的操作方法，可以提升存储器装置的更正能力。
本发明提供一种存储器装置，具有较佳的更正能力。
本发明提出一种存储器装置的操作方法，包括下列步骤。在控制存储器装置的过程中，根据一使用者数据产生一第一错误校正码。接着，将使用者数据写入至存储器装置。之后，将读取存储器装置中的使用者数据，并根据所读取到的使用者数据产生一第二错误校正码。最后，将第一错误校正码与第二错误校正码写入至存储器装置。
从另一角度来看，本发明另提出一种存储器装置的操作方法，其中所述存储器装置储存有一第一错误校正码与一第二错误校正码，且所述存储器装置的操作方法包括下列步骤：读取存储器装置中的第一错误校正码、第二错误校正码以及一读取数据；接着，利用第二错误校正码校正读取数据，以获得一临时数据；以及，利用第一错误校正码校正临时数据，以获得一使用者数据。
在本发明的一实施例中，上述的存储器装置的操作方法更包括：将读取数据储存至一缓存器；以临时数据更新储存在缓存器中的读取数据；以使用者数据更新储存在缓存器中的临时数据；以及，输出使用者数据。
本发明又提出一种存储器装置，包括一存储器、一错误校正电路以及一操作电路。错误校正电路电性连接至存储器。操作电路用以致使错误校正电路根据尚未写入至存储器的一使用者数据而产生一第一错误校正码，并用以致使错误校正电路根据来自存储器的一读取数据而产生一第二错误校正码。
基于上述，本发明是在使用者数据存入存储器装置之前与之后，分别产生第一错误校正码与第二错误校正码。以此，本发明将可利用第一错误校正码与第二错误校正码对使用者数据进行阶段式的校正，进而致使本发明可以利用较低可更正位数的第一错误校正码与第二错误校正码，即可达到良好的更正能力。换而言之，与现有技术相较之下，本发明将可降低硬件设施的复杂度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
本发明提供一种存储器装置的操作方法，可以提升存储器装置的更正能力。
本发明提供一种存储器装置，具有较佳的更正能力。
本发明提出一种存储器装置的操作方法，包括下列步骤。在控制存储器装置的过程中，根据一使用者数据产生一第一错误校正码。接着，将使用者数据写入至存储器装置。之后，将读取存储器装置中的使用者数据，并根据所读取到的使用者数据产生一第二错误校正码。最后，将第一错误校正码与第二错误校正码写入至存储器装置。
从另一角度来看，本发明另提出一种存储器装置的操作方法，其中所述存储器装置储存有一第一错误校正码与一第二错误校正码，且所述存储器装置的操作方法包括下列步骤：读取存储器装置中的第一错误校正码、第二错误校正码以及一读取数据；接着，利用第二错误校正码校正读取数据，以获得一临时数据；以及，利用第一错误校正码校正临时数据，以获得一使用者数据。
在本发明的一实施例中，上述的存储器装置的操作方法更包括：将读取数据储存至一缓存器；以临时数据更新储存在缓存器中的读取数据；以使用者数据更新储存在缓存器中的临时数据；以及，输出使用者数据。
本发明又提出一种存储器装置，包括一存储器、一错误校正电路以及一操作电路。错误校正电路电性连接至存储器。操作电路用以致使错误校正电路根据尚未写入至存储器的一使用者数据而产生一第一错误校正码，并用以致使错误校正电路根据来自存储器的一读取数据而产生一第二错误校正码。
基于上述，本发明是在使用者数据存入存储器装置之前与之后，分别产生第一错误校正码与第二错误校正码。以此，本发明将可利用第一错误校正码与第二错误校正码对使用者数据进行阶段式的校正，进而致使本发明可以利用较低可更正位数的第一错误校正码与第二错误校正码，即可达到良好的更正能力。换而言之，与现有技术相较之下，本发明将可降低硬件设施的复杂度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A为现有技术利用错误校正码编程闪存的方法流程图。
图1B为现有技术利用错误校正码读取闪存的方法流程图。
图2为MLC闪存的阈值电压的分布示意图。
图3绘示为依据本发明一实施例的存储器装置的操作方法流程图。
图4绘示为依据本发明另一实施例的存储器装置的操作方法流程图。
图5绘示为依据本发明一实施例的存储器装置的电路方块图。
【主要元件符号说明】
S111～S114：用以说明图1A的各步骤流程
S121～S125：用以说明图1B的各步骤流程
210：重叠分布
S310～S370、S341～S343：用以说明图3实施例的各步骤流程
S410～S470、S431、S432、S451、S452：用以说明图4实施例的各步骤流程
500：存储器装置
510：操作电路
520：错误校正电路
530：缓存器
540：存储器
图1B为现有技术利用错误校正码读取闪存的方法流程图。
图2为MLC闪存的阈值电压的分布示意图。
图3绘示为依据本发明一实施例的存储器装置的操作方法流程图。
图4绘示为依据本发明另一实施例的存储器装置的操作方法流程图。
图5绘示为依据本发明一实施例的存储器装置的电路方块图。
【主要元件符号说明】
S111～S114：用以说明图1A的各步骤流程
S121～S125：用以说明图1B的各步骤流程
210：重叠分布
S310～S370、S341～S343：用以说明图3实施例的各步骤流程
S410～S470、S431、S432、S451、S452：用以说明图4实施例的各步骤流程
500：存储器装置
510：操作电路
520：错误校正电路
530：缓存器
540：存储器
具体实施方式
图3绘示为依据本发明一实施例的存储器装置的操作方法流程图，图4绘示为依据本发明另一实施例的存储器装置的操作方法流程图，以下将以图3为主来说明编程存储器装置的流程，并以图4为主来说明读取存储器装置的流程。此外，图3与图4实施例所述的操作方法可应用在多级存储单元闪存中，但其并非用以限定本发明。
请参照图3，在编程存储器装置的过程中，本实施例会先如步骤S310所示的，接收一使用者数据，并于步骤S320，将所接收到的使用者数据储存在一缓存器中。接着，如步骤S330所示，根据使用者数据产生一第一错误校正码。
另一方面，于步骤S340中，将使用者数据写入至存储器装置中。此外，针对数据写入的细部流程来看，首先，于步骤S341，依据使用者数据来编程存储器装置。之后，将于步骤S342，对存储器装置进行一写入验证，以判别存储器装置中被编程的存储单元，其阈值电压的电平是否符合使用者数据的位信息。接着，于步骤S343，判别存储器装置是否通过写入验证。以此，当写入验证尚未通过时，则将重复上述步骤S341～S343。反之，当写入验证通过时，则将执行步骤S350。
在步骤S350中，将读取存储器装置中的使用者数据。值得注意的是，在写入使用者数据的过程中，使用者数据可能会因过度编程(over-program)而产生错误位。此外，在写入使用者数据之后，使用者数据也可能会因电荷损失(charge loss)而产生错误位。因此，于步骤S350中所读取到的使用者数据可能带有错误位，而被视为一笔读取数据。
请继续参照图3，当读取到存储器装置中的使用者数据之后，将于步骤S360，根据所读取到的数据产生一第二错误校正码。接着，将于步骤S370，将第一错误校正码与第二错误校正码写入至存储器装置。以此，使用者数据将可利用第一错误校正码与第二错误校正码进行阶段式的校正，进而致使本实施例可以利用较低可更正位数的第一错误校正码与第二错误校正码，即可达到良好的更正能力。
举例来说，如图4所示的，在读取存储器装置的过程中，首先，于步骤S410，依照原先使用者数据所存入的地址，读取存储器装置中的第一错误校正码、第二错误校正码以及一读取数据。值得注意的是，步骤S350与步骤S410所界定的读取数据，其实是在不同时间点从存储器装置中所读取到的使用者数据。由于读取时间点的不同，因此在步骤S350中所读取到的使用者数据(读取数据)，与在步骤S410中所读取到的使用者数据(读取数据)，会因受到不同程度的电荷损失而可能有所不同。
请继续参照图4，接着于步骤S420，将读取数据储存至一缓存器，并透过步骤S430，利用第二错误校正码校正读取数据，以获得一临时数据。在校正读取数据的过程中，首先，于步骤S431，利用第二错误校正码与读取数据，检测出读取数据的错误位。之后，更于步骤S432，对读取数据的错误位进行校正，以获得临时数据。换而言之，本实施例是利用第二错误校正码来对电荷损失所形成的部分位错误先进行第一阶段的校正。
接着，于步骤S440，以临时数据更新储存在缓存器中的读取数据，以致使临时数据储存在缓存器中。另一方面，如步骤S450所示，利用第一错误校正码校正临时数据，以获得使用者数据。在校正临时数据的过程中，首先，于步骤S451，利用第一错误校正码与临时数据，检测出临时数据的错误位。接着，于步骤S452，对临时数据的错误位进行校正，以获得使用者数据。
换而言之，本实施例是利用第一错误校正码来对过度编程以及电荷损失所形成的位错误进行第二阶段的校正。以此，本实施例将可透过步骤S460，利用使用者数据更新储存在缓存器中的临时数据，以致使用者数据储存在缓存器中，并透过步骤S470，来输出使用者数据。
图5绘示为依据本发明一实施例的存储器装置的电路方块图。参照图5，存储器装置500包括一操作电路510、一错误校正电路520、一缓存器530以及一存储器540。错误校正电路520与缓存器530电性连接至存储器540。操作电路510则电性连接至错误校正电路520与缓存器530。
当存储器装置500接收到使用者数据时，使用者数据会暂时地储存在缓存器530中，且操作电路510将致使错误校正电路520根据尚未写入至存储器540的使用者数据而产生一第一错误校正码。之后，使用者数据将写入至存储器540中。当存储器540通过写入验证后，储存在存储器540中的使用者数据将被读取。值得注意的是，所读取到的使用者数据可能会因过度编程或/与电荷损失而带有错误位，故被视为一笔读取数据。此时，操作电路510将致使错误校正电路520根据读取数据而产生一第二错误校正码。
在一读取操作模式下，错误校正电路520将再次读取储存在存储器540中的使用者数据。值得注意的是，从存储器装置中所读取到的使用者数据，其错误位可能会因不同程度的电荷损失而随着时间增加，故此时从存储器540中再次读取到的使用者数据将被视为另一笔读取数据。之后，操作电路510将利用第二错误校正码来校正另一读取数据，以获得一临时数据，并利用第一错误校正码来校正临时数据，以获得原始的使用者数据。其中，临时数据与读取数据可暂存在缓存器530中。至于存储器装置500的细部操作，已包含在上述各实施例中，故在此不予赘述。
综上所述，本发明是在使用者数据存入存储器装置之前与之后，分别进行编码以产生第一错误校正码与第二错误校正码。以此，本发明将可利用第一错误校正码与第二错误校正码对使用者数据进行阶段式的校正，进而致使本发明可以利用较低可更正位数的第一错误校正码与第二错误校正码，即可达到良好的更正能力。
举例来说，倘若第一错误校正码与第二错误校正码的可更正位数分别为N位与M位，且N与M为正整数时，倘若N大于M，则本发明只需带有N位更正能力的错误校正算法(error-correct-algorithm)，相对地，倘若M大于N，则本发明只需带有M位更正能力的错误校正算法。也就是说，本发明可以特别地针对硅的特性预先设定合适的数目，其中在硅的特性上，错误位主要是受控在通过写入验证或是后期的阶段中。然而，现有技术总是需要带有(N+M)位更正能力的错误校正算法，来提供校正数据。以此，与现有技术相较之下，本发明无需提高第一错误校正码与第二错误校正码的可更正位数就可以达到良好的更正能力。换而言之，本发明将可降低硬件设施的复杂度，并且有助于存储器的操作速度的提升。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的范围为准。
请参照图3，在编程存储器装置的过程中，本实施例会先如步骤S310所示的，接收一使用者数据，并于步骤S320，将所接收到的使用者数据储存在一缓存器中。接着，如步骤S330所示，根据使用者数据产生一第一错误校正码。
另一方面，于步骤S340中，将使用者数据写入至存储器装置中。此外，针对数据写入的细部流程来看，首先，于步骤S341，依据使用者数据来编程存储器装置。之后，将于步骤S342，对存储器装置进行一写入验证，以判别存储器装置中被编程的存储单元，其阈值电压的电平是否符合使用者数据的位信息。接着，于步骤S343，判别存储器装置是否通过写入验证。以此，当写入验证尚未通过时，则将重复上述步骤S341～S343。反之，当写入验证通过时，则将执行步骤S350。
在步骤S350中，将读取存储器装置中的使用者数据。值得注意的是，在写入使用者数据的过程中，使用者数据可能会因过度编程(over-program)而产生错误位。此外，在写入使用者数据之后，使用者数据也可能会因电荷损失(charge loss)而产生错误位。因此，于步骤S350中所读取到的使用者数据可能带有错误位，而被视为一笔读取数据。
请继续参照图3，当读取到存储器装置中的使用者数据之后，将于步骤S360，根据所读取到的数据产生一第二错误校正码。接着，将于步骤S370，将第一错误校正码与第二错误校正码写入至存储器装置。以此，使用者数据将可利用第一错误校正码与第二错误校正码进行阶段式的校正，进而致使本实施例可以利用较低可更正位数的第一错误校正码与第二错误校正码，即可达到良好的更正能力。
举例来说，如图4所示的，在读取存储器装置的过程中，首先，于步骤S410，依照原先使用者数据所存入的地址，读取存储器装置中的第一错误校正码、第二错误校正码以及一读取数据。值得注意的是，步骤S350与步骤S410所界定的读取数据，其实是在不同时间点从存储器装置中所读取到的使用者数据。由于读取时间点的不同，因此在步骤S350中所读取到的使用者数据(读取数据)，与在步骤S410中所读取到的使用者数据(读取数据)，会因受到不同程度的电荷损失而可能有所不同。
请继续参照图4，接着于步骤S420，将读取数据储存至一缓存器，并透过步骤S430，利用第二错误校正码校正读取数据，以获得一临时数据。在校正读取数据的过程中，首先，于步骤S431，利用第二错误校正码与读取数据，检测出读取数据的错误位。之后，更于步骤S432，对读取数据的错误位进行校正，以获得临时数据。换而言之，本实施例是利用第二错误校正码来对电荷损失所形成的部分位错误先进行第一阶段的校正。
接着，于步骤S440，以临时数据更新储存在缓存器中的读取数据，以致使临时数据储存在缓存器中。另一方面，如步骤S450所示，利用第一错误校正码校正临时数据，以获得使用者数据。在校正临时数据的过程中，首先，于步骤S451，利用第一错误校正码与临时数据，检测出临时数据的错误位。接着，于步骤S452，对临时数据的错误位进行校正，以获得使用者数据。
换而言之，本实施例是利用第一错误校正码来对过度编程以及电荷损失所形成的位错误进行第二阶段的校正。以此，本实施例将可透过步骤S460，利用使用者数据更新储存在缓存器中的临时数据，以致使用者数据储存在缓存器中，并透过步骤S470，来输出使用者数据。
图5绘示为依据本发明一实施例的存储器装置的电路方块图。参照图5，存储器装置500包括一操作电路510、一错误校正电路520、一缓存器530以及一存储器540。错误校正电路520与缓存器530电性连接至存储器540。操作电路510则电性连接至错误校正电路520与缓存器530。
当存储器装置500接收到使用者数据时，使用者数据会暂时地储存在缓存器530中，且操作电路510将致使错误校正电路520根据尚未写入至存储器540的使用者数据而产生一第一错误校正码。之后，使用者数据将写入至存储器540中。当存储器540通过写入验证后，储存在存储器540中的使用者数据将被读取。值得注意的是，所读取到的使用者数据可能会因过度编程或/与电荷损失而带有错误位，故被视为一笔读取数据。此时，操作电路510将致使错误校正电路520根据读取数据而产生一第二错误校正码。
在一读取操作模式下，错误校正电路520将再次读取储存在存储器540中的使用者数据。值得注意的是，从存储器装置中所读取到的使用者数据，其错误位可能会因不同程度的电荷损失而随着时间增加，故此时从存储器540中再次读取到的使用者数据将被视为另一笔读取数据。之后，操作电路510将利用第二错误校正码来校正另一读取数据，以获得一临时数据，并利用第一错误校正码来校正临时数据，以获得原始的使用者数据。其中，临时数据与读取数据可暂存在缓存器530中。至于存储器装置500的细部操作，已包含在上述各实施例中，故在此不予赘述。
综上所述，本发明是在使用者数据存入存储器装置之前与之后，分别进行编码以产生第一错误校正码与第二错误校正码。以此，本发明将可利用第一错误校正码与第二错误校正码对使用者数据进行阶段式的校正，进而致使本发明可以利用较低可更正位数的第一错误校正码与第二错误校正码，即可达到良好的更正能力。
举例来说，倘若第一错误校正码与第二错误校正码的可更正位数分别为N位与M位，且N与M为正整数时，倘若N大于M，则本发明只需带有N位更正能力的错误校正算法(error-correct-algorithm)，相对地，倘若M大于N，则本发明只需带有M位更正能力的错误校正算法。也就是说，本发明可以特别地针对硅的特性预先设定合适的数目，其中在硅的特性上，错误位主要是受控在通过写入验证或是后期的阶段中。然而，现有技术总是需要带有(N+M)位更正能力的错误校正算法，来提供校正数据。以此，与现有技术相较之下，本发明无需提高第一错误校正码与第二错误校正码的可更正位数就可以达到良好的更正能力。换而言之，本发明将可降低硬件设施的复杂度，并且有助于存储器的操作速度的提升。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的范围为准。