一种半导体器件的系统级封装结构及其制造方法转让专利
申请号 : CN201010104887.0
文献号 : CN101789420A
文献日 : 2010-07-28
发明人 : 吴晓纯 , 王洪辉 , 施建根 , 沈海军 , 朱海青 , 高国华 , 杨国继
申请人 : 南通富士通微电子股份有限公司
摘要 :
本发明涉及一种半导体器件的系统级封装结构，包括被动元件、基板、焊盘、第一芯片、第二芯片和塑封料，其中，所述的第一芯片的尺寸小于所述的第二芯片。本发明还涉及一种半导体器件的系统级封装的制造方法，将所述的第一芯片安装在基板上，并与基板上的焊盘通过第一焊线连接；将所述的第二芯片安装在被动元件上或在高导热材料制成的几何体上，并与基板上的焊盘通过第二焊线连接，使得所述的第二芯片悬空放置在第一芯片的正上方；所述的塑封料把第一芯片、第二芯片、被动元件、第一焊线和第二焊线包封。本发明具有封装尺寸小，封装密度高，并且频率响应好的优点，满足系统级封装的电气性能要求。
权利要求 :
1.一种半导体器件的系统级封装结构，包括被动元件(1)、基板(4)、焊盘(3)、第一芯片(5)、第二芯片(8)和塑封料(11)，其中，所述的第一芯片(5)的尺寸小于所述的第二芯片(8)，所述的被动元件(1)安装在所述的基板(4)上的焊盘(3)上，其特征在于，所述的第一芯片(5)安装在所述的基板(4)上，并与基板(4)上的焊盘(3)通过第一焊线(7)实现电气连接；所述的第一芯片(5)周围有所述的被动元件(1)；所述的第二芯片(8)悬空放置在所述的第一芯片(5)的正上方；所述的第二芯片(8)安装在所述的被动元件(1)上或在高导热材料制成的几何体上，并与基板(4)上的焊盘(3)通过第二焊线(10)实现电气连接；所述的塑封料(11)把所述的第一芯片(5)、第二芯片(8)、被动元件(1)、第一焊线(7)和第二焊线(10)包封，形成封装结构单元；所述的半导体器件的系统级封装结构由至少一个所述的封装结构单元组成；所述的基板(4)上的焊盘(3)通过与基板(4)中的铜布线(12)与基板(4)中的焊垫(13)连接。
2.根据权利要求1所述的半导体器件的系统级封装结构，其特征在于，所述的焊垫(13)上焊有焊球(14)。
3.根据权利要求1所述的半导体器件的系统级封装结构，其特征在于，所述的第二芯片(8)利用不导电粘结物安装在所述的被动元件(1)上或在高导热材料制成的几何体上；所述的第一芯片(5)利用不导电粘结物安装在所述的基板(4)上。
4.根据权利要求3所述的半导体器件的系统级封装结构，其特征在于，所述的不导电粘结物为绝缘胶或绝缘胶膜。
5.根据权利要求1所述的半导体器件的系统级封装结构，其特征在于，所述的被动元件(1)用焊膏(2)安装在所述的基板(4)上的焊盘(3)上。
6.根据权利要求1所述的半导体器件的系统级封装结构，其特征在于，所述的封装结构单元以矩阵形式排列。
7.一种半导体器件的系统级封装的制造方法，其特征在于，包括以下步骤：
(1)利用焊膏将被动元件安装在基板上的焊盘上，并使用回流焊的方式使得焊膏坚固；
(2)利用绝缘胶膜将第一芯片安装在基板上，在装配过程中或装配后通过加热方式固化绝缘胶膜，使得第一芯片与基板结合牢靠；
(3)通过第一焊线将第一芯片与基板上的焊盘实现电气连接；
(4)利用绝缘胶膜将第二芯片安装在被动元件上，在装配过程中或装配后通过加热方式固化绝缘胶膜，使得第二芯片与被动元件结合牢靠；其中，第一芯片的尺寸小于第二芯片；
(5)通过第二焊线将第二芯片与基板上的焊盘实现电气连接；
(6)利用塑封料把第一芯片、第二芯片、被动元件、焊线、绝缘胶膜以及焊膏包封，包封后实施塑封料的后固化封装工艺；
(7)把包含有矩阵排列系统级封装体的基板用切割或冲压的方式分割成单体。
8.根据权利要求6所述的半导体器件的系统级封装的制造方法，其特征在于，在所述的步骤(3)和步骤(5)中焊接焊线前后对第一芯片和第二芯片进行等离子清洗。
9.根据权利要求6所述的半导体器件的系统级封装的制造方法，其特征在于，在所述的步骤(6)和步骤(7)之间还包括植球封装工艺步骤。
说明书 :
技术领域
本发明涉及半导体封装技术领域中的一种半导体器件的系统级封装结构及其制造方法，特别是涉及一种应用于半导体器件系统级塑料封装时可以把大尺寸芯片悬空放置在小尺寸芯片正上方的技术。
背景技术
目前半导体集成电路和半导体器件是所有电子产品最重要的组成部分，其中数量最大的是采用塑料封装的集成电路和分立器件。为了使得塑料封装后的半导体器件具有更强大的功能，把多种功能芯片，包括如处理器、存储器等功能芯片甚至还可以是电容等被动元件集成在一个封装体内，从而实现一个基本完整的功能，通常称这种封装型式为系统级封装。
在系统级封装中，如果需要把不同尺寸的芯片和被动元件封装在一个封装体内，通常的封装方法是把不同尺寸的芯片并排装配在基板上，如图1。其塑料封装的主要流程如下：先把被动元件1用焊膏2安装在基板4上的焊盘3上，接着分别把第一芯片5用第一绝缘胶膜6装在基板4上，把第二芯片8用第二绝缘胶膜9装在基板4上，再把第一芯片5与第二芯片8分别用第一焊线7和第二焊线10与基板4上的对应焊盘3进行电气连接，最后用塑封料11把第一芯片5、第二芯片8、被动元件1、第一焊线7与第二焊线10、第一绝缘胶膜6与第二绝缘胶膜9以及焊膏2等全部器件和材料包封，其中，第一芯片5的尺寸小于第二芯片8。基板4中的焊盘3通过与基板4中的铜布线12与基板4中的焊垫13联接，从而实现被塑封料11包封的器件与外界的电气连接，其中，焊垫13可以直接作为整个系统级封装体的输入输出端子，如图1；也可以在焊垫13上再焊接焊球14，焊球14作为整个系统级封装体的输入输出端子，其封装形式如图2。这种半导体器件的系统级封装结构和制造方法的不足之处是封装体积大和封装密度低。
另外一种公知的方法如图3与图4所示。其塑封封装主要流程如下：先把被动元件1用焊膏2安装在基板4上的焊盘3上，接着把第二芯片8用第二绝缘胶膜9装在基板4上，再把第一芯片5用第一绝缘胶膜6装在第二芯片8上，然后先用第二焊线10把第二芯片8与基板4上对应的焊盘3连接，再用第一焊线7把第一芯片5与基板4上对应的焊盘3连接，最后用塑封料11把第一芯片5、第二芯片8、被动元件1、第一焊线7与第二焊线10、第一绝缘胶膜6与第二绝缘胶膜9以及焊膏2等全部器件和材料包封，其中，第一芯片5的尺寸小于第二芯片8。基板4中的焊盘3通过与基板4中的铜布线12与基板4中的焊垫13联接，从而实现被塑封料11包封的器件与外界的电气连接，其中焊垫13可以直接作为整个系统级封装体的输入输出端子，如图3；也可以在焊垫13上再焊接焊球14，焊球14作为整个系统级封装体的输入输出端子，其封装形式如图4。这种半导体器件的系统级封装结构和制造方法的不足之处是封装密度低，更大的不足是当第一芯片5是射频电路时，连接基板4上的焊盘3的第一焊线7太长会导致频率响应差，无法满足系统级封装的电气性能要求。
在系统级封装中，如果需要把不同尺寸的芯片和被动元件封装在一个封装体内，通常的封装方法是把不同尺寸的芯片并排装配在基板上，如图1。其塑料封装的主要流程如下：先把被动元件1用焊膏2安装在基板4上的焊盘3上，接着分别把第一芯片5用第一绝缘胶膜6装在基板4上，把第二芯片8用第二绝缘胶膜9装在基板4上，再把第一芯片5与第二芯片8分别用第一焊线7和第二焊线10与基板4上的对应焊盘3进行电气连接，最后用塑封料11把第一芯片5、第二芯片8、被动元件1、第一焊线7与第二焊线10、第一绝缘胶膜6与第二绝缘胶膜9以及焊膏2等全部器件和材料包封，其中，第一芯片5的尺寸小于第二芯片8。基板4中的焊盘3通过与基板4中的铜布线12与基板4中的焊垫13联接，从而实现被塑封料11包封的器件与外界的电气连接，其中，焊垫13可以直接作为整个系统级封装体的输入输出端子，如图1；也可以在焊垫13上再焊接焊球14，焊球14作为整个系统级封装体的输入输出端子，其封装形式如图2。这种半导体器件的系统级封装结构和制造方法的不足之处是封装体积大和封装密度低。
另外一种公知的方法如图3与图4所示。其塑封封装主要流程如下：先把被动元件1用焊膏2安装在基板4上的焊盘3上，接着把第二芯片8用第二绝缘胶膜9装在基板4上，再把第一芯片5用第一绝缘胶膜6装在第二芯片8上，然后先用第二焊线10把第二芯片8与基板4上对应的焊盘3连接，再用第一焊线7把第一芯片5与基板4上对应的焊盘3连接，最后用塑封料11把第一芯片5、第二芯片8、被动元件1、第一焊线7与第二焊线10、第一绝缘胶膜6与第二绝缘胶膜9以及焊膏2等全部器件和材料包封，其中，第一芯片5的尺寸小于第二芯片8。基板4中的焊盘3通过与基板4中的铜布线12与基板4中的焊垫13联接，从而实现被塑封料11包封的器件与外界的电气连接，其中焊垫13可以直接作为整个系统级封装体的输入输出端子，如图3；也可以在焊垫13上再焊接焊球14，焊球14作为整个系统级封装体的输入输出端子，其封装形式如图4。这种半导体器件的系统级封装结构和制造方法的不足之处是封装密度低，更大的不足是当第一芯片5是射频电路时，连接基板4上的焊盘3的第一焊线7太长会导致频率响应差，无法满足系统级封装的电气性能要求。
发明内容
本发明所要解决的技术问题是提供一种半导体器件的系统级封装结构，使得半导体器件的系统级封装结构封装尺寸小，封装密度高，并且频率响应好。
本发明解决其技术问题所采用的技术方案是：提供一种半导体器件的系统级封装结构，包括被动元件、基板、焊盘、第一芯片、第二芯片和塑封料，其中，所述的第一芯片的尺寸小于所述的第二芯片，所述的被动元件安装在所述的基板上的焊盘上，所述的第一芯片安装在所述的基板上，并与基板上的焊盘通过第一焊线实现电气连接；所述的第一芯片周围有所述的被动元件；所述的第二芯片悬空放置在所述的第一芯片的正上方；所述的第二芯片安装在所述的被动元件上或在高导热材料制成的几何体上，并与基板上的焊盘通过第二焊线实现电气连接；所述的塑封料把所述的第一芯片、第二芯片、被动元件、第一焊线和第二焊线包封，形成封装结构单元；所述的半导体器件的系统级封装结构由至少一个所述的封装结构单元组成；所述的基板上的焊盘通过与基板中的铜布线与基板中的焊垫连接。
所述的半导体器件的系统级封装结构的焊垫上焊有焊球。
所述的半导体器件的系统级封装结构的第二芯片利用不导电粘结物安装在所述的被动元件上或在高导热材料制成的几何体上；所述的第一芯片利用不导电粘结物安装在所述的基板上。
所述的半导体器件的系统级封装结构的不导电粘结物为绝缘胶或绝缘胶膜。
所述的半导体器件的系统级封装结构的被动元件用焊膏安装在所述的基板上的焊盘上。
所述的半导体器件的系统级封装结构的封装结构单元以矩阵形式排列。
本发明解决其技术问题所采用的技术方案是：还提供一种半导体器件的系统级封装的制造方法，包括以下步骤：
(1)利用焊膏将被动元件安装在基板上的焊盘上，并使用回流焊的方式使得焊膏坚固；
(2)利用绝缘胶膜将第一芯片安装在基板上，在装配过程中或装配后通过加热方式固化绝缘胶膜，使得第一芯片与基板结合牢靠；
(3)通过第一焊线将第一芯片与基板上的焊盘实现电气连接；
(4)利用绝缘胶膜将第二芯片安装在被动元件上，在装配过程中或装配后通过加热方式固化绝缘胶膜，使得第二芯片与被动元件结合牢靠；其中，第一芯片的尺寸小于第二芯片；
(5)通过第二焊线将第二芯片与基板上的焊盘实现电气连接；
(6)利用塑封料把第一芯片、第二芯片、被动元件、焊线、绝缘胶膜以及焊膏包封，包封后实施塑封料的后固化封装工艺；
(7)把包含有矩阵排列系统级封装体的基板用切割或冲压的方式分割成单体。
所述的半导体器件的系统级封装的制造方法在所述的步骤(3)和步骤(5)中焊接焊线前后对第一芯片和第二芯片进行等离子清洗。
所述的半导体器件的系统级封装的制造方法在所述的步骤(6)和步骤(7)之间还包括植球封装工艺步骤。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：第二芯片悬空放置在第一芯片的正上方，即大尺寸芯片悬空放置在小尺寸芯片的正上方，从而实现封装尺寸小的优点，而且降低系统成本。由于被动元件位于第一芯片的四周，使得封装结构更为紧凑，具有封装密度高的优点，简化高速总线设计。采用本发明的半导体器件的系统级封装结构的焊线长度适中，降低噪声，频率响应好，满足系统级封装的电气性能要求。
半导体器件的系统级封装制造方法在单一的封装体内实现多种功能，或者说将数种功能合并入单一模组中，是一种具备低成本、小体积、高效能的解決方案，为封装技术发展的重要发展方向。
本发明解决其技术问题所采用的技术方案是：提供一种半导体器件的系统级封装结构，包括被动元件、基板、焊盘、第一芯片、第二芯片和塑封料，其中，所述的第一芯片的尺寸小于所述的第二芯片，所述的被动元件安装在所述的基板上的焊盘上，所述的第一芯片安装在所述的基板上，并与基板上的焊盘通过第一焊线实现电气连接；所述的第一芯片周围有所述的被动元件；所述的第二芯片悬空放置在所述的第一芯片的正上方；所述的第二芯片安装在所述的被动元件上或在高导热材料制成的几何体上，并与基板上的焊盘通过第二焊线实现电气连接；所述的塑封料把所述的第一芯片、第二芯片、被动元件、第一焊线和第二焊线包封，形成封装结构单元；所述的半导体器件的系统级封装结构由至少一个所述的封装结构单元组成；所述的基板上的焊盘通过与基板中的铜布线与基板中的焊垫连接。
所述的半导体器件的系统级封装结构的焊垫上焊有焊球。
所述的半导体器件的系统级封装结构的第二芯片利用不导电粘结物安装在所述的被动元件上或在高导热材料制成的几何体上；所述的第一芯片利用不导电粘结物安装在所述的基板上。
所述的半导体器件的系统级封装结构的不导电粘结物为绝缘胶或绝缘胶膜。
所述的半导体器件的系统级封装结构的被动元件用焊膏安装在所述的基板上的焊盘上。
所述的半导体器件的系统级封装结构的封装结构单元以矩阵形式排列。
本发明解决其技术问题所采用的技术方案是：还提供一种半导体器件的系统级封装的制造方法，包括以下步骤：
(1)利用焊膏将被动元件安装在基板上的焊盘上，并使用回流焊的方式使得焊膏坚固；
(2)利用绝缘胶膜将第一芯片安装在基板上，在装配过程中或装配后通过加热方式固化绝缘胶膜，使得第一芯片与基板结合牢靠；
(3)通过第一焊线将第一芯片与基板上的焊盘实现电气连接；
(4)利用绝缘胶膜将第二芯片安装在被动元件上，在装配过程中或装配后通过加热方式固化绝缘胶膜，使得第二芯片与被动元件结合牢靠；其中，第一芯片的尺寸小于第二芯片；
(5)通过第二焊线将第二芯片与基板上的焊盘实现电气连接；
(6)利用塑封料把第一芯片、第二芯片、被动元件、焊线、绝缘胶膜以及焊膏包封，包封后实施塑封料的后固化封装工艺；
(7)把包含有矩阵排列系统级封装体的基板用切割或冲压的方式分割成单体。
所述的半导体器件的系统级封装的制造方法在所述的步骤(3)和步骤(5)中焊接焊线前后对第一芯片和第二芯片进行等离子清洗。
所述的半导体器件的系统级封装的制造方法在所述的步骤(6)和步骤(7)之间还包括植球封装工艺步骤。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：第二芯片悬空放置在第一芯片的正上方，即大尺寸芯片悬空放置在小尺寸芯片的正上方，从而实现封装尺寸小的优点，而且降低系统成本。由于被动元件位于第一芯片的四周，使得封装结构更为紧凑，具有封装密度高的优点，简化高速总线设计。采用本发明的半导体器件的系统级封装结构的焊线长度适中，降低噪声，频率响应好，满足系统级封装的电气性能要求。
半导体器件的系统级封装制造方法在单一的封装体内实现多种功能，或者说将数种功能合并入单一模组中，是一种具备低成本、小体积、高效能的解決方案，为封装技术发展的重要发展方向。
附图说明
图1是现有技术中把不同尺寸的芯片并排装配在基板上，基板焊垫直接作为系统级封装体输入输出端子的封装结构示意图；
图2是现有技术中把不同尺寸的芯片并排装配在基板上，在基板焊垫上焊接焊球作为系统级封装体输入输出端子的封装结构示意图；
图3是现有技术中把第一芯片直接叠放在第二芯片上，基板焊垫直接作为系统级封装体输入输出端子的封装结构示意图；
图4是现有技术中把第一芯片直接叠放在第二芯片上，在基板焊垫上焊接焊球作为系统级封装体输入输出端子的封装结构示意图；
图5是本发明的半导体器件的系统级封装结构，基板焊垫直接作为系统级封装体输入输出端子的封装结构示意图；
图6是本发明的半导体器件的系统级封装结构，在基板焊垫上焊接焊球作为系统级封装体输入输出端子的封装结构示意图；
图7是半导体器件的系统级封装制造方法实施第1步后系统级封装结构示意图；
图8是半导体器件的系统级封装制造方法实施第2步后系统级封装结构示意图；
图9是半导体器件的系统级封装制造方法实施第3步后系统级封装结构示意图；
图10是半导体器件的系统级封装制造方法实施第4步后系统级封装结构示意图；
图11是半导体器件的系统级封装制造方法实施第5步后系统级封装结构示意图；
图12半导体器件的系统级封装制造方法实施第7步前基板整体示意图；
图13半导体器件的系统级封装制造方法实施第7步后基板单体俯视示意图。
图2是现有技术中把不同尺寸的芯片并排装配在基板上，在基板焊垫上焊接焊球作为系统级封装体输入输出端子的封装结构示意图；
图3是现有技术中把第一芯片直接叠放在第二芯片上，基板焊垫直接作为系统级封装体输入输出端子的封装结构示意图；
图4是现有技术中把第一芯片直接叠放在第二芯片上，在基板焊垫上焊接焊球作为系统级封装体输入输出端子的封装结构示意图；
图5是本发明的半导体器件的系统级封装结构，基板焊垫直接作为系统级封装体输入输出端子的封装结构示意图；
图6是本发明的半导体器件的系统级封装结构，在基板焊垫上焊接焊球作为系统级封装体输入输出端子的封装结构示意图；
图7是半导体器件的系统级封装制造方法实施第1步后系统级封装结构示意图；
图8是半导体器件的系统级封装制造方法实施第2步后系统级封装结构示意图；
图9是半导体器件的系统级封装制造方法实施第3步后系统级封装结构示意图；
图10是半导体器件的系统级封装制造方法实施第4步后系统级封装结构示意图；
图11是半导体器件的系统级封装制造方法实施第5步后系统级封装结构示意图；
图12半导体器件的系统级封装制造方法实施第7步前基板整体示意图；
图13半导体器件的系统级封装制造方法实施第7步后基板单体俯视示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种半导体器件的系统级封装结构，如图5所示，包括被动元件1、基板4、焊盘3、第一芯片5、第二芯片8和塑封料11，其中，所述的第一芯片5的尺寸小于所述的第二芯片8，所述的被动元件1安装在所述的基板4上的焊盘3上，所述的第一芯片5安装在所述的基板4上，并与基板4上的焊盘3通过第一焊线7实现电气连接；所述的第一芯片5周围有所述的被动元件1；所述的第二芯片8悬空放置在所述的第一芯片5的正上方；所述的第二芯片8安装在所述的被动元件1(如电阻、电容等)上或在高导热材料制成的几何体(如块状立方体、圆柱体等)上，并与基板4上的焊盘3通过第二焊线10实现电气连接；所述的塑封料11把所述的第一芯片5、第二芯片8、被动元件1、第一焊线7和第二焊线10包封，形成封装结构单元；所述的半导体器件的系统级封装结构由至少一个所述的封装结构单元组成。所述的基板4上的焊盘3通过与基板4中的铜布线12与基板4中的焊垫13连接；所述的焊垫13作为整个系统级封装体的输入输出端子或在所述的焊垫13上焊有焊球14作为整个系统级封装体的输入输出端子，如图6所示。
所述的半导体器件的系统级封装结构的第二芯片8利用不导电粘结物安装在所述的被动元件1上或在高导热材料制成的几何体上；所述的第一芯片5利用不导电粘结物安装在所述的基板4上。其中，不导电粘结物可以是绝缘胶，也可以是绝缘胶膜。如图5和图6中，第一芯片5利用第一绝缘胶膜6安装在基板4上，第二芯片8利用第二绝缘胶膜9安装在被动元件1上。
所述的半导体器件的系统级封装结构的被动元件1用焊膏2安装在所述的基板4上的焊盘3上。
本发明可以是单体的封装结构，即只有一个封装结构单元组成的半导体器件的系统级封装结构，也可以是由多个以矩阵排列在基板上的封装结构单元组成的半导体器件的系统级封装结构。
不难发现，由于第二芯片悬空放置在第一芯片的正上方，即大尺寸芯片悬空放置在小尺寸芯片的正上方，从而实现封装尺寸小的优点。由于被动元件位于第一芯片的四周，使得封装结构更为紧凑，具有封装密度高的优点。采用本发明的结构使得焊线的长度适中，从而实现频率响应好，满足系统级封装的电气性能要求。
本发明的实施方式涉及一种半导体器件的系统级封装的制造方法，其具体步骤如下：
第1步，被动元件1用焊膏2安装在基板4上的焊盘3上，产品接着经过回流焊后使得焊膏2坚固。图7是半导体器件的系统级封装制造方法实施第1步后的产品示意图。
第2步，第一芯片5用第一绝缘胶膜6装在基板4上，装配过程中或装配后加热固化第一绝缘胶膜6，使得第一芯片5与基板4之间结合牢靠。图8是半导体器件的系统级封装制造方法实施第2步后的产品示意图。
第3步，第一芯片5与基板4上与第一芯片5对应的焊盘3通过第一焊线7实现电气连接。图9是半导体器件的系统级封装制造方法实施第3步后的产品示意图。在焊接焊线前后可对第一芯片5进行等离子清洗。
第4步，第二芯片8用第二绝缘胶膜9安装在被动元件1上，装配过程中或装配后加热固化第二绝缘胶膜9，使得第二芯片8与被动元件1之间结合牢靠。通过本步骤，可以实现第二芯片8悬空堆叠在第一芯片5上，其中，第一芯片5的尺寸小于第二芯片8。图10是半导体器件的系统级封装制造方法实施第4步后的产品示意图。
第5步，第二芯片8与基板4上与第二芯片8对应的焊盘3通过第二焊线10实现电气连接。图11是半导体器件的系统级封装制造方法实施第5步后的产品示意图。在焊接焊线前后可对第二芯片8进行等离子清洗。
第6步，塑封料11把第一芯片5、第二芯片8、被动元件1、第一焊线7与第二焊线10、第一绝缘胶膜6与第二绝缘胶膜9以及焊膏2等全部器件和材料包封，包封后实施塑封料的后固化这一工艺步骤。图5是半导体器件的系统级封装制造方法实施第6步后的产品示意图。
第7步，把包含着许多矩阵排列的产品15的基板4用切割或冲压的方式分割成单体15，其剖面图如图5。图12是半导体器件的系统级封装制造方法实施第7步之前基板俯视示意图，图13是半导体器件系统级封装制造方法实施第7步之后基板单体示意图，即是图5产品的俯视示意图。
在第6步与第7步之间增加一个植球封装工艺步骤，即在基板4上的焊垫13上焊接焊球14，用焊球14作为系统级封装体的输入输出端子。图6是半导体器件的系统级封装制造方法实施这一步骤后的产品剖面图。如果不增加植球封装工艺步骤，则由基板4上的焊垫13作为系统级封装体的输入输出端子。
由此可见，本发明的方法可在单一的封装体内实现多种功能，也就是说将数种功能合并入单一模组中，是一种具备低成本、小体积、高效能的解決方案，为封装技术发展的重要发展方向。
本发明的实施方式涉及一种半导体器件的系统级封装结构，如图5所示，包括被动元件1、基板4、焊盘3、第一芯片5、第二芯片8和塑封料11，其中，所述的第一芯片5的尺寸小于所述的第二芯片8，所述的被动元件1安装在所述的基板4上的焊盘3上，所述的第一芯片5安装在所述的基板4上，并与基板4上的焊盘3通过第一焊线7实现电气连接；所述的第一芯片5周围有所述的被动元件1；所述的第二芯片8悬空放置在所述的第一芯片5的正上方；所述的第二芯片8安装在所述的被动元件1(如电阻、电容等)上或在高导热材料制成的几何体(如块状立方体、圆柱体等)上，并与基板4上的焊盘3通过第二焊线10实现电气连接；所述的塑封料11把所述的第一芯片5、第二芯片8、被动元件1、第一焊线7和第二焊线10包封，形成封装结构单元；所述的半导体器件的系统级封装结构由至少一个所述的封装结构单元组成。所述的基板4上的焊盘3通过与基板4中的铜布线12与基板4中的焊垫13连接；所述的焊垫13作为整个系统级封装体的输入输出端子或在所述的焊垫13上焊有焊球14作为整个系统级封装体的输入输出端子，如图6所示。
所述的半导体器件的系统级封装结构的第二芯片8利用不导电粘结物安装在所述的被动元件1上或在高导热材料制成的几何体上；所述的第一芯片5利用不导电粘结物安装在所述的基板4上。其中，不导电粘结物可以是绝缘胶，也可以是绝缘胶膜。如图5和图6中，第一芯片5利用第一绝缘胶膜6安装在基板4上，第二芯片8利用第二绝缘胶膜9安装在被动元件1上。
所述的半导体器件的系统级封装结构的被动元件1用焊膏2安装在所述的基板4上的焊盘3上。
本发明可以是单体的封装结构，即只有一个封装结构单元组成的半导体器件的系统级封装结构，也可以是由多个以矩阵排列在基板上的封装结构单元组成的半导体器件的系统级封装结构。
不难发现，由于第二芯片悬空放置在第一芯片的正上方，即大尺寸芯片悬空放置在小尺寸芯片的正上方，从而实现封装尺寸小的优点。由于被动元件位于第一芯片的四周，使得封装结构更为紧凑，具有封装密度高的优点。采用本发明的结构使得焊线的长度适中，从而实现频率响应好，满足系统级封装的电气性能要求。
本发明的实施方式涉及一种半导体器件的系统级封装的制造方法，其具体步骤如下：
第1步，被动元件1用焊膏2安装在基板4上的焊盘3上，产品接着经过回流焊后使得焊膏2坚固。图7是半导体器件的系统级封装制造方法实施第1步后的产品示意图。
第2步，第一芯片5用第一绝缘胶膜6装在基板4上，装配过程中或装配后加热固化第一绝缘胶膜6，使得第一芯片5与基板4之间结合牢靠。图8是半导体器件的系统级封装制造方法实施第2步后的产品示意图。
第3步，第一芯片5与基板4上与第一芯片5对应的焊盘3通过第一焊线7实现电气连接。图9是半导体器件的系统级封装制造方法实施第3步后的产品示意图。在焊接焊线前后可对第一芯片5进行等离子清洗。
第4步，第二芯片8用第二绝缘胶膜9安装在被动元件1上，装配过程中或装配后加热固化第二绝缘胶膜9，使得第二芯片8与被动元件1之间结合牢靠。通过本步骤，可以实现第二芯片8悬空堆叠在第一芯片5上，其中，第一芯片5的尺寸小于第二芯片8。图10是半导体器件的系统级封装制造方法实施第4步后的产品示意图。
第5步，第二芯片8与基板4上与第二芯片8对应的焊盘3通过第二焊线10实现电气连接。图11是半导体器件的系统级封装制造方法实施第5步后的产品示意图。在焊接焊线前后可对第二芯片8进行等离子清洗。
第6步，塑封料11把第一芯片5、第二芯片8、被动元件1、第一焊线7与第二焊线10、第一绝缘胶膜6与第二绝缘胶膜9以及焊膏2等全部器件和材料包封，包封后实施塑封料的后固化这一工艺步骤。图5是半导体器件的系统级封装制造方法实施第6步后的产品示意图。
第7步，把包含着许多矩阵排列的产品15的基板4用切割或冲压的方式分割成单体15，其剖面图如图5。图12是半导体器件的系统级封装制造方法实施第7步之前基板俯视示意图，图13是半导体器件系统级封装制造方法实施第7步之后基板单体示意图，即是图5产品的俯视示意图。
在第6步与第7步之间增加一个植球封装工艺步骤，即在基板4上的焊垫13上焊接焊球14，用焊球14作为系统级封装体的输入输出端子。图6是半导体器件的系统级封装制造方法实施这一步骤后的产品剖面图。如果不增加植球封装工艺步骤，则由基板4上的焊垫13作为系统级封装体的输入输出端子。
由此可见，本发明的方法可在单一的封装体内实现多种功能，也就是说将数种功能合并入单一模组中，是一种具备低成本、小体积、高效能的解決方案，为封装技术发展的重要发展方向。