薄膜晶体管及制造富硅沟道层的方法转让专利
申请号 : CN201010106352.7
文献号 : CN101789450A
文献日 : 2010-07-28
发明人 : 卓恩宗 , 刘婉懿 , 陈佳楷 , 林武雄 , 陈俊雄 , 黄伟明
申请人 : 友达光电股份有限公司
摘要 :
本发明公开了一种薄膜晶体管，适于配置于基板上，此薄膜晶体管包括栅极、栅绝缘层、富硅沟道层、源极与漏极。栅极配置于基板上。栅绝缘层配置于基板上以覆盖栅极。富硅沟道层配置于栅极上方，其中富硅沟道层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且该富硅沟道层的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。源极与漏极分别与富硅沟道层连接。本发明实施例的薄膜晶体管具有较高的载流子迁移率与稳定性，此外，本发明实施例的薄膜晶体管可使用较低的工艺温度，具有广泛的应用范围。
权利要求 :
1.一种薄膜晶体管，其特征在于，所述的薄膜晶体管适于配置于一基板上，所述薄膜晶体管包括：一栅极，配置于所述基板上；
一栅绝缘层，配置于所述基板上以覆盖所述栅极；
一富硅沟道层，配置于所述栅极上方，其中所述富硅沟道层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且所述富硅沟道层中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间；以及一源极与一漏极，分别与所述富硅沟道层连接。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极的材质包括钼，其中所述栅绝缘层的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅，其中所述源极与所述漏极的材质包括钛/铝/钛复合金属层。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述源极与所述漏极配置于所述栅绝缘层的部分区域上，而所述富硅沟道层配置于所述源极、所述漏极以及部分未被所述源极与所述漏极覆盖的所述栅绝缘层上。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述富硅沟道层配置于所述栅绝缘层的部分区域上，而所述源极与所述漏极配置于富硅沟道层上。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述的薄膜晶体管还包括一欧姆接触层位于所述富硅沟道层以及所述源极之间，或是位于所述富硅沟道层以及所述漏极之间，其中所述欧姆接触层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群。
6.如权利要求1所述的薄膜晶体管，其特征在于，所述富硅沟道层的膜层深度在10纳米至170纳米中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。
7.一种薄膜晶体管，其特征在于，所述的薄膜晶体管适于配置于一基板上，所述薄膜晶体管包括：一源极与一漏极，配置于所述基板上；
一富硅沟道层，配置于所述基板上方以覆盖所述源极与所述漏极，其中所述富硅沟道层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且所述富硅沟道层中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间；
一栅绝缘层，配置于所述富硅沟道层上；以及
一栅极，配置于所述栅绝缘层上。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述栅极的材质包括钼，其中所述栅绝缘层的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅，其中所述源极与所述漏极的材质包括钛/铝/钛复合金属层，其中所述富硅沟道层的膜层深度在10纳米至170纳米中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。
9.一种制造富硅沟道层的方法，其特征在于，所述的制造富硅沟道层的方法包括：提供一非晶硅富硅材料层，其中所述非晶硅富硅材料层的材料选自于由非晶硅富硅氧化硅、非晶硅富硅氮化硅、非晶硅富硅氮氧化硅、非晶硅富硅碳化硅与非晶硅富硅碳氧化硅所组成的族群；以及对所述非晶硅富硅材料层执行一准分子激光退火工艺以形成一纳米结晶富硅沟道层，其中准分子激光退火工艺所使用的能量约为70mJ至200mJ之间。
10.一种制造富硅沟道层的方法，其特征在于，所述的制造富硅沟道层的方法包括：以一等离子体增强型化学气相沉积工艺形成一富硅沟道层，其中所述富硅沟道层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，其中所述等离子体增强型化学气相沉积工艺的执行温度约在170℃至370℃之间。
说明书 :
技术领域
本发明涉及一种薄膜晶体管，尤其涉及一种具有高载流子迁移率(carriermobility)、稳定性(reliability)良好且应用范围广泛的薄膜晶体管及制造富硅沟道层的方法。
背景技术
随着工艺技术的进步，各类型的显示器应用不断推陈出新。因应显示器应用的轻、薄、短、小以及可携式等需求，下一代的显示器应用朝向可卷曲与易携带的趋势发展。目前较为常见者，如可挠式显示器(flexible display)以及电子纸(electronic paper)等，其发展已受到业界的重视并投入研究。特别是，在显示器中被大量使用到的薄膜晶体管，其结构设计或是材料的选择更是会直接影响到产品的性能。
一般来说，薄膜晶体管至少具有栅极、源极、漏极以及沟道层等构件，其中可透过控制栅极的电压来改变沟道层的导电性，以使源极与漏极之间形成导通(开)或绝缘(关)的状态。此外，通常还会在沟道层上形成一具有N型掺杂或P型掺杂的欧姆接触层，以减少沟道层与源极、或沟道层与漏极间的接触电阻。而在现有的薄膜晶体管中，所使用的沟道层材质大多为非晶硅(amorphous silicon，a-Si)或多晶硅(poly-silicon，p-Si)。
然而，不论是以非晶硅或是以多晶硅作为沟道层的材料，其制作的薄膜晶体管均需要较高的工艺温度。举例来说，使用非晶硅作为沟道层的薄膜晶体管(以下简称为非晶硅薄膜晶体管)，其工艺温度必须大于280℃。因此，当非晶硅薄膜晶体管应用于可挠式显示器应用时，可挠式显示器所使用的可挠式基板，如塑胶基板，将会受到高温影响而产生劣化或变形。换言之，现有的薄膜晶体管并不适于使用在可挠式的显示器应用上。
另一方面，由于非晶硅薄膜晶体管的载流子迁移率(carrier mobility)较低，约小于1cm2/V-s，且信赖性(reliability)不佳，因此非晶硅薄膜晶体管的应用范围仍受到诸多限制。
一般来说，薄膜晶体管至少具有栅极、源极、漏极以及沟道层等构件，其中可透过控制栅极的电压来改变沟道层的导电性，以使源极与漏极之间形成导通(开)或绝缘(关)的状态。此外，通常还会在沟道层上形成一具有N型掺杂或P型掺杂的欧姆接触层，以减少沟道层与源极、或沟道层与漏极间的接触电阻。而在现有的薄膜晶体管中，所使用的沟道层材质大多为非晶硅(amorphous silicon，a-Si)或多晶硅(poly-silicon，p-Si)。
然而，不论是以非晶硅或是以多晶硅作为沟道层的材料，其制作的薄膜晶体管均需要较高的工艺温度。举例来说，使用非晶硅作为沟道层的薄膜晶体管(以下简称为非晶硅薄膜晶体管)，其工艺温度必须大于280℃。因此，当非晶硅薄膜晶体管应用于可挠式显示器应用时，可挠式显示器所使用的可挠式基板，如塑胶基板，将会受到高温影响而产生劣化或变形。换言之，现有的薄膜晶体管并不适于使用在可挠式的显示器应用上。
另一方面，由于非晶硅薄膜晶体管的载流子迁移率(carrier mobility)较低，约小于1cm2/V-s，且信赖性(reliability)不佳，因此非晶硅薄膜晶体管的应用范围仍受到诸多限制。
发明内容
本发明提供一种薄膜晶体管，其具有较高的载流子迁移率与稳定性。
本发明又提供一种薄膜晶体管，其具有广泛的应用范围。
本发明提出一种薄膜晶体管，适于配置于基板上，此薄膜晶体管包括栅极、栅绝缘层、富硅沟道层(silicon-rich channel layer)、以及源极与漏极。栅极配置于基板上。栅绝缘层配置于栅极上。富硅沟道层配置于栅极上方，其中富硅沟道层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且该富硅沟道层的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。源极与漏极分别与富硅沟道层连接。
在本发明的一实施例中，上述栅极的材质包括钼。
在本发明的一实施例中，上述栅绝缘层的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。
在本发明的一实施例中，上述源极与漏极的材质包括钛/铝/钛复合金属层。
在本发明的一实施例中，上述源极与漏极配置于栅绝缘层的部分区域上，而富硅沟道层配置于源极、漏极以及部分未被源极与漏极覆盖的栅绝缘层上。
在本发明的一实施例中，上述富硅沟道层配置于栅绝缘层的部分区域上，而源极与漏极配置于富硅沟道层上。
在本发明的一实施例中，上述薄膜晶体管更包括欧姆接触层位于富硅沟道层以及源极之间，或是位于富硅沟道层以及漏极之间，其中欧姆接触层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且该富硅沟道层的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。
本发明又提出一种薄膜晶体管，适于配置于基板上，此薄膜晶体管包括源极与漏极、富硅沟道层、栅绝缘层以及栅极。源极与漏极配置于基板上。富硅沟道层配置于基板上方以覆盖源极与漏极，其中富硅沟道层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且富硅沟道层的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。栅绝缘层配置于富硅沟道层上。栅极配置于栅绝缘层上。
基于上述，由于本发明的薄膜晶体管是使用硅含量介于1E23atoms/cm3至4E23atoms/cm3之间的富硅沟道层，因此本发明的薄膜晶体管可具有较高的载流子迁移率与稳定性。此外，本发明的薄膜晶体管可使用较低的工艺温度，因此可具有广泛的应用范围。
本发明又提供一种薄膜晶体管，其具有广泛的应用范围。
本发明提出一种薄膜晶体管，适于配置于基板上，此薄膜晶体管包括栅极、栅绝缘层、富硅沟道层(silicon-rich channel layer)、以及源极与漏极。栅极配置于基板上。栅绝缘层配置于栅极上。富硅沟道层配置于栅极上方，其中富硅沟道层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且该富硅沟道层的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。源极与漏极分别与富硅沟道层连接。
在本发明的一实施例中，上述栅极的材质包括钼。
在本发明的一实施例中，上述栅绝缘层的材质包括氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。
在本发明的一实施例中，上述源极与漏极的材质包括钛/铝/钛复合金属层。
在本发明的一实施例中，上述源极与漏极配置于栅绝缘层的部分区域上，而富硅沟道层配置于源极、漏极以及部分未被源极与漏极覆盖的栅绝缘层上。
在本发明的一实施例中，上述富硅沟道层配置于栅绝缘层的部分区域上，而源极与漏极配置于富硅沟道层上。
在本发明的一实施例中，上述薄膜晶体管更包括欧姆接触层位于富硅沟道层以及源极之间，或是位于富硅沟道层以及漏极之间，其中欧姆接触层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且该富硅沟道层的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。
本发明又提出一种薄膜晶体管，适于配置于基板上，此薄膜晶体管包括源极与漏极、富硅沟道层、栅绝缘层以及栅极。源极与漏极配置于基板上。富硅沟道层配置于基板上方以覆盖源极与漏极，其中富硅沟道层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且富硅沟道层的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。栅绝缘层配置于富硅沟道层上。栅极配置于栅绝缘层上。
基于上述，由于本发明的薄膜晶体管是使用硅含量介于1E23atoms/cm3至4E23atoms/cm3之间的富硅沟道层，因此本发明的薄膜晶体管可具有较高的载流子迁移率与稳定性。此外，本发明的薄膜晶体管可使用较低的工艺温度，因此可具有广泛的应用范围。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1为本发明一实施例的薄膜晶体管示意图；
图2为本发明另一实施例的薄膜晶体管示意图；
图3为本发明一实施例的薄膜晶体管示意图；
图4为本发明一实施例的薄膜晶体管示意图；
图5A～图5C各为本发明一实验例的薄膜晶体管，其富硅沟道层的元素成分分析结果；
图6为使用不同材质沟道层的薄膜晶体管，其栅极电压对漏极电流的测试结果；
图7为使用不同材质沟道层的薄膜晶体管，其电性操作稳定性的测试结果。
附图标号：
100、200、300：薄膜晶体管
101、301：基板
110、340：栅极
120、330：栅绝缘层
132、312：源极
134、314：漏极
140、320：富硅沟道层
150：欧姆接触层
PV：保护层
a-Si：沟道层为非晶硅的薄膜晶体管
SR：沟道层为富硅沟道层的薄膜晶体管
图1为本发明一实施例的薄膜晶体管示意图；
图2为本发明另一实施例的薄膜晶体管示意图；
图3为本发明一实施例的薄膜晶体管示意图；
图4为本发明一实施例的薄膜晶体管示意图；
图5A～图5C各为本发明一实验例的薄膜晶体管，其富硅沟道层的元素成分分析结果；
图6为使用不同材质沟道层的薄膜晶体管，其栅极电压对漏极电流的测试结果；
图7为使用不同材质沟道层的薄膜晶体管，其电性操作稳定性的测试结果。
附图标号：
100、200、300：薄膜晶体管
101、301：基板
110、340：栅极
120、330：栅绝缘层
132、312：源极
134、314：漏极
140、320：富硅沟道层
150：欧姆接触层
PV：保护层
a-Si：沟道层为非晶硅的薄膜晶体管
SR：沟道层为富硅沟道层的薄膜晶体管
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1为本发明一实施例的薄膜晶体管示意图。请参照图1，本实施例的薄膜晶体管100适于配置于基板101上，此薄膜晶体管100包括栅极110、栅绝缘层120、富硅沟道层140、源极132与漏极134。在本发明的一实施例中，基板101可以是硬质基板(rigid substrate)，如玻璃基板，或是可挠式基板(flexible substrate)，如塑胶基板等。
栅极110配置于基板101上，而栅绝缘层120配置于基板101上以覆盖栅极110，富硅沟道层140则配置于栅极110上方，其中富硅沟道层140的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且富硅沟道层140中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。源极132与漏极134分别与富硅沟道层140连接。此外，在本实施例中，薄膜晶体管100还具有配置于基板101上的保护层PV，以覆盖富硅沟道层140。
在本实施例中，源极132与漏极134配置于栅绝缘层120的部分区域上，而富硅沟道层140配置于源极132、漏极134以及部分未被源极132与漏极134覆盖的栅绝缘层120上。然而，本发明并不限制薄膜晶体管100为图1所示的膜层结构，在部分实施例中，薄膜晶体管100也可是如图2所示的膜层结构。
详言之，栅极110的材质例如为钼。栅绝缘层120的材质例如为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。源极132与漏极134的材质例如是钛/铝/钛复合金属层。
值得注意的是，在薄膜晶体管100中，富硅沟道层140的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量是介于1E23atoms/cm3至4E23atoms/cm3之间。此外，在一实施例中，富硅沟道层140的材料例如为富硅氧化硅，其中硅与氧的比值介于2到8之间。在另一实施例中，富硅沟道层140的材料例如为富硅氮化硅，其中硅与氮的比值介于2到8之间。在又一实施例中，富硅沟道层140的材料例如为富硅碳化硅，其中硅与碳的比值例如是介于2到8之间。
在部分实施例中，富硅沟道层140例如是使用准分子激光退火(excimerlaser annealing，ELA Laser Annealing)工艺所制得，其中准分子激光退火工艺所使用的能量约为70mJ至200mJ之间，在该实施例中，更提供一种制造如上述富硅沟道层140的方法，该方法包括(1)提供一非晶硅富硅材料层，其中非晶硅富硅材料层的材料选自于由非晶硅富硅氧化硅、非晶硅富硅氮化硅、非晶硅富硅氮氧化硅、非晶硅富硅碳化硅与非晶硅富硅碳氧化硅所组成的族群；以及(2)对该非晶硅富硅材料层执行一准分子激光退火工艺以形成一纳米结晶富硅沟道层(即为富硅沟道层140)，其中准分子激光退火工艺所使用的能量约为70mJ至200mJ之间。在此须特别注意的是，此处准分子激光退火工艺所使用的能量低于一般现有制造多晶硅沟道层方法时所使用的能量，故本实施例的方法能够更加的减少使用能量成本。
在其他实施例中，富硅沟道层140例如也可以是使用等离子体增强型化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)工艺所制得，其中等离子体增强型化学气相沉积工艺的执行温度约在170℃至370℃之间，在该实施例中，更提供一种制造富硅沟道层140的方法，该方法包括以一等离子体增强型化学气相沉积工艺形成一富硅沟道层，其中该富硅材料层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，其中该等离子体增强型化学气相沉积工艺的执行温度约在170℃至370℃之间。但此处仅为举例，本发明并不限制富硅沟道层140的制作方式。
相较于现有的非晶硅薄膜晶体管，具有上述硅含量的富硅沟道层140可具有较高的载流子迁移率与薄膜晶体管电性操作的稳定性，此部分在后面会有更为详细的说明。因此，薄膜晶体管100亦可应用在有机发光二极管的背板，或是其他的应用上。此外，由于富硅沟道层140的材料选自富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅或富硅碳氧化硅等富硅介电材料，因此富硅沟道层140例如可在170℃～370℃的温度范围内经由沉积而形成。如此一来，当薄膜晶体管100的基板101为可挠式基板，如塑胶基板时，基板101便不会发生在高温下产生劣化或变形的情况。也就是说，薄膜晶体管100可使用在可挠式显示应用上，如电子纸或可挠式显示器等。
图3为本发明一实施例的薄膜晶体管示意图。请参照图1、图2与图3，薄膜晶体管200具有上述薄膜晶体管100的大部分构件，其中相同的构件以相同的标号表示。
在薄膜晶体管200中，富硅沟道层140配置于栅绝缘层120的部分区域上，而源极132与漏极134配置于富硅沟道层140上。也就是说，薄膜晶体管100的富硅沟道层140是配置于源极132、漏极134上，而薄膜晶体管200的源极132与漏极134则是配置于富硅沟道层140上。
薄膜晶体管200更包括欧姆接触层150，此欧姆接触层150位于富硅沟道层140以及源极132之间，或是位于富硅沟道层140以及漏极134之间，其中欧姆接触层150的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且富硅沟道层140的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。
举例来说，欧姆接触层150可以是上述欧姆接触层150的材料的其中的一掺杂N型掺质(N-type dopant)，或是上述欧姆接触层150的材料的其中的一掺杂P型掺质(P-type dopant)。换言之，薄膜晶体管200的欧姆接触层150，其是在富硅沟道层140上掺杂N型掺质或P型掺质，藉以取代现有技术在非晶硅或多晶硅的沟道层上掺杂N型掺质或P型掺质。如此一来，薄膜晶体管200的欧姆接触层150可具有较高的载流子迁移率，意即，源极132与富硅沟道层140、或是漏极134与富硅沟道层140之间的接触电阻可被降低。
由上述可知，薄膜晶体管100、200是使用富硅沟道层140来取代现有技术的非晶硅沟道层，因此薄膜晶体管100、200可具有较高的载流子迁移率与薄膜晶体管电性操作稳定性。而在薄膜晶体管200中，欧姆接触层150亦可使用相同方式来降低富硅沟道层140与源极132或是富硅沟道层140与漏极134之间的接触电阻。另外，由于富硅沟道层140的材料为富硅介电材料，因此，富硅沟道层140可具有较低的工艺温度，基板101不会有受到高温而产生劣化或变形的问题。
上述的薄膜晶体管100、200均为底栅极(bottom gate)式的薄膜晶体管，然，本发明非限于此，以下将以其他实施例对此加以说明。
图4为本发明一实施例的薄膜晶体管示意图。请参照图4，薄膜晶体管300适于配置于基板301上，此薄膜晶体管300包括源极312与漏极314、富硅沟道层320、栅绝缘层330以及栅极340。基板301可以是硬质基板，如玻璃基板，或是可挠式基板，如塑胶基板等。
源极312与漏极314配置于基板301上。富硅沟道层320配置于基板301上方以覆盖源极312与漏极314，其中富硅沟道层320的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且富硅沟道层320的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。栅绝缘层330配置于富硅沟道层320上。栅极340配置于栅绝缘层330上。此外，在本实施例中，薄膜晶体管300还具有配置于栅绝缘层330上的保护层PV，以覆盖栅极340。简言之，薄膜晶体管300是一种顶栅极(top gate)式的薄膜晶体管。
栅极340的材质例如为钼。栅绝缘层330的材质例如为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。源极312与漏极314的材质例如是钛/铝/钛复合金属层。
基于与薄膜晶体管100、200相同的理由，薄膜晶体管300亦可具有较高的载流子迁移率以及广泛的应用范围。
以下，通过二次离子质谱仪(secondary ion mass spectrometry，SIMS)对数个实验例的富硅沟道层进行元素成分分析，从而说明富硅沟道层中的硅含量。在此，富硅沟道层的表面是深度为0的位置，而二次离子质谱仪可量测富硅沟道层中位于不同深度的元素浓度。另外，在以下各实验例中，富硅沟道层例如是具有氢离子掺杂的富硅氮氧化硅，其化学式为SiOxNy:Hm。并且，富硅沟道层例如是使用化学气相沉积法(Chemical Vapor Deposition，CVD)所形成。详细而言，富硅氮氧化硅例如可使用硅甲烷(SiH4)、氨与氧化氮(NH3/N2O)、磷化氢(PH3)以及氢气(H2)等气体作为工艺气体。其中，可视需要选择硅甲烷与氧化氮的比例、以及氢气与硅甲烷的比例，藉以调整富硅沟道层中硅芯片的尺寸大小。
图5A～图5C各为本发明一实验例的富硅沟道层的元素成分分析结果。要注意的是，图5A、图5B与图5C的富硅沟道层，分别是使用不同比例的工艺气体进行化学气相沉积所得到。在图5A的实验例中，硅甲烷与氧化氮的比例为2.5，且氢气与硅甲烷的比例为3.6。在图5B的实验例中，硅甲烷与氧化氮的比例为1.8。在图5C的实验例中，硅甲烷与氧化氮的比例为2.5。
如图5A所示，其中0.39＜x＜0.47，0.06＜y＜0.08，且1.05＜m＜1.41。
如图5B所示，其中0.29＜x＜1.67，0.09＜y＜0.18，且1.15＜m＜2.27。
如图5C所示，其中0.49＜x＜0.87，0.10＜y＜0.14，且1.69＜m＜1.98。
由图5A～图5C可知，在特定深度范围的富硅沟道层中，硅的含量至少会大于1E23atoms/cm3。
在本实验中所使用的富硅沟道层厚度举例约为165nm至2150nm。
图6为使用不同材质沟道层的薄膜晶体管，其栅极电压对漏极电流的测试结果。在图6中，a-Si代表使用现有非晶硅沟道层的薄膜晶体管，其源极的电压为10V。SR代表使用本发明富硅沟道层的薄膜晶体管，其源极的电压为10V。详言之，此处所使用的富硅沟道层例如是使用等离子体增强型化学气相沉积工艺所制得，而工艺温度为370℃。
如图6中虚线所围的区域所示，在栅极电压为25V时，沟道层为非晶硅的薄膜晶体管，其漏极电流约为1.6μA。另一方面，沟道层为上述富硅沟道层的薄膜晶体管，其漏极电流约为3.7μA。经由公式运算，沟道层为非晶硅的薄膜晶体管(a-Si)，其载流子迁移率为0.19cm2/Vs。而沟道层为富硅沟道层的薄膜晶体管(SR)，其载流子迁移率为0.64cm2/Vs。由此可知，本发明的富硅沟道层确实可具有较高的载流子迁移率。
图7为使用不同材质沟道层的薄膜晶体管，其电性操作稳定性的测试结果。在图7中，a-Si代表使用现有非晶硅沟道层的薄膜晶体管，其离子衰减率(Ion Degradation)与时间的关系图。SR代表使用本发明富硅沟道层的薄膜晶体管，其离子衰减率(Ion Degradation)与时间的关系图。在此要说明的是，薄膜晶体管的电性操作会直接受到沟道层中的载流子浓度所影响，而沟道层中的载流子浓度会随着薄膜晶体管的使用时间增加而衰减。简言之，沟道层中的离子衰减率可直接反映出薄膜晶体管的电性操作稳定性。
如图7所示，沟道层为非晶硅的薄膜晶体管(a-Si)，在经过12000秒的使用后，沟道层中的离子衰减率约为19％。另一方面，沟道层为上述富硅沟道层的薄膜晶体管(SR)，在经过12000秒的使用后，沟道层中的离子衰减率约为12％。换言之，使用本发明的富硅沟道层的薄膜晶体管可具有较低的离子衰减率，意即电性操作的稳定性较佳。
综上所述，由于本发明的薄膜晶体管是使用硅含量介于1E23atoms/cm3至4E23atoms/cm3之间的富硅沟道层，因此本发明的薄膜晶体管可具有较高的载流子迁移率与稳定性。此外，由于本发明的薄膜晶体管是使用富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅或富硅碳氧化硅等富硅介电材料来作为沟道层的材料，其工艺温度相对较低，因此本发明的薄膜晶体管可具有广泛的应用范围。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定者为准。
图1为本发明一实施例的薄膜晶体管示意图。请参照图1，本实施例的薄膜晶体管100适于配置于基板101上，此薄膜晶体管100包括栅极110、栅绝缘层120、富硅沟道层140、源极132与漏极134。在本发明的一实施例中，基板101可以是硬质基板(rigid substrate)，如玻璃基板，或是可挠式基板(flexible substrate)，如塑胶基板等。
栅极110配置于基板101上，而栅绝缘层120配置于基板101上以覆盖栅极110，富硅沟道层140则配置于栅极110上方，其中富硅沟道层140的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且富硅沟道层140中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。源极132与漏极134分别与富硅沟道层140连接。此外，在本实施例中，薄膜晶体管100还具有配置于基板101上的保护层PV，以覆盖富硅沟道层140。
在本实施例中，源极132与漏极134配置于栅绝缘层120的部分区域上，而富硅沟道层140配置于源极132、漏极134以及部分未被源极132与漏极134覆盖的栅绝缘层120上。然而，本发明并不限制薄膜晶体管100为图1所示的膜层结构，在部分实施例中，薄膜晶体管100也可是如图2所示的膜层结构。
详言之，栅极110的材质例如为钼。栅绝缘层120的材质例如为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。源极132与漏极134的材质例如是钛/铝/钛复合金属层。
值得注意的是，在薄膜晶体管100中，富硅沟道层140的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量是介于1E23atoms/cm3至4E23atoms/cm3之间。此外，在一实施例中，富硅沟道层140的材料例如为富硅氧化硅，其中硅与氧的比值介于2到8之间。在另一实施例中，富硅沟道层140的材料例如为富硅氮化硅，其中硅与氮的比值介于2到8之间。在又一实施例中，富硅沟道层140的材料例如为富硅碳化硅，其中硅与碳的比值例如是介于2到8之间。
在部分实施例中，富硅沟道层140例如是使用准分子激光退火(excimerlaser annealing，ELA Laser Annealing)工艺所制得，其中准分子激光退火工艺所使用的能量约为70mJ至200mJ之间，在该实施例中，更提供一种制造如上述富硅沟道层140的方法，该方法包括(1)提供一非晶硅富硅材料层，其中非晶硅富硅材料层的材料选自于由非晶硅富硅氧化硅、非晶硅富硅氮化硅、非晶硅富硅氮氧化硅、非晶硅富硅碳化硅与非晶硅富硅碳氧化硅所组成的族群；以及(2)对该非晶硅富硅材料层执行一准分子激光退火工艺以形成一纳米结晶富硅沟道层(即为富硅沟道层140)，其中准分子激光退火工艺所使用的能量约为70mJ至200mJ之间。在此须特别注意的是，此处准分子激光退火工艺所使用的能量低于一般现有制造多晶硅沟道层方法时所使用的能量，故本实施例的方法能够更加的减少使用能量成本。
在其他实施例中，富硅沟道层140例如也可以是使用等离子体增强型化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)工艺所制得，其中等离子体增强型化学气相沉积工艺的执行温度约在170℃至370℃之间，在该实施例中，更提供一种制造富硅沟道层140的方法，该方法包括以一等离子体增强型化学气相沉积工艺形成一富硅沟道层，其中该富硅材料层的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，其中该等离子体增强型化学气相沉积工艺的执行温度约在170℃至370℃之间。但此处仅为举例，本发明并不限制富硅沟道层140的制作方式。
相较于现有的非晶硅薄膜晶体管，具有上述硅含量的富硅沟道层140可具有较高的载流子迁移率与薄膜晶体管电性操作的稳定性，此部分在后面会有更为详细的说明。因此，薄膜晶体管100亦可应用在有机发光二极管的背板，或是其他的应用上。此外，由于富硅沟道层140的材料选自富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅或富硅碳氧化硅等富硅介电材料，因此富硅沟道层140例如可在170℃～370℃的温度范围内经由沉积而形成。如此一来，当薄膜晶体管100的基板101为可挠式基板，如塑胶基板时，基板101便不会发生在高温下产生劣化或变形的情况。也就是说，薄膜晶体管100可使用在可挠式显示应用上，如电子纸或可挠式显示器等。
图3为本发明一实施例的薄膜晶体管示意图。请参照图1、图2与图3，薄膜晶体管200具有上述薄膜晶体管100的大部分构件，其中相同的构件以相同的标号表示。
在薄膜晶体管200中，富硅沟道层140配置于栅绝缘层120的部分区域上，而源极132与漏极134配置于富硅沟道层140上。也就是说，薄膜晶体管100的富硅沟道层140是配置于源极132、漏极134上，而薄膜晶体管200的源极132与漏极134则是配置于富硅沟道层140上。
薄膜晶体管200更包括欧姆接触层150，此欧姆接触层150位于富硅沟道层140以及源极132之间，或是位于富硅沟道层140以及漏极134之间，其中欧姆接触层150的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且富硅沟道层140的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。
举例来说，欧姆接触层150可以是上述欧姆接触层150的材料的其中的一掺杂N型掺质(N-type dopant)，或是上述欧姆接触层150的材料的其中的一掺杂P型掺质(P-type dopant)。换言之，薄膜晶体管200的欧姆接触层150，其是在富硅沟道层140上掺杂N型掺质或P型掺质，藉以取代现有技术在非晶硅或多晶硅的沟道层上掺杂N型掺质或P型掺质。如此一来，薄膜晶体管200的欧姆接触层150可具有较高的载流子迁移率，意即，源极132与富硅沟道层140、或是漏极134与富硅沟道层140之间的接触电阻可被降低。
由上述可知，薄膜晶体管100、200是使用富硅沟道层140来取代现有技术的非晶硅沟道层，因此薄膜晶体管100、200可具有较高的载流子迁移率与薄膜晶体管电性操作稳定性。而在薄膜晶体管200中，欧姆接触层150亦可使用相同方式来降低富硅沟道层140与源极132或是富硅沟道层140与漏极134之间的接触电阻。另外，由于富硅沟道层140的材料为富硅介电材料，因此，富硅沟道层140可具有较低的工艺温度，基板101不会有受到高温而产生劣化或变形的问题。
上述的薄膜晶体管100、200均为底栅极(bottom gate)式的薄膜晶体管，然，本发明非限于此，以下将以其他实施例对此加以说明。
图4为本发明一实施例的薄膜晶体管示意图。请参照图4，薄膜晶体管300适于配置于基板301上，此薄膜晶体管300包括源极312与漏极314、富硅沟道层320、栅绝缘层330以及栅极340。基板301可以是硬质基板，如玻璃基板，或是可挠式基板，如塑胶基板等。
源极312与漏极314配置于基板301上。富硅沟道层320配置于基板301上方以覆盖源极312与漏极314，其中富硅沟道层320的材料选自于由富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅与富硅碳氧化硅所组成的族群，且富硅沟道层320的膜层深度在10纳米(nanometers，nm)至170nm中的硅含量介于1E23atoms/cm3至4E23atoms/cm3之间。栅绝缘层330配置于富硅沟道层320上。栅极340配置于栅绝缘层330上。此外，在本实施例中，薄膜晶体管300还具有配置于栅绝缘层330上的保护层PV，以覆盖栅极340。简言之，薄膜晶体管300是一种顶栅极(top gate)式的薄膜晶体管。
栅极340的材质例如为钼。栅绝缘层330的材质例如为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氧化硅。源极312与漏极314的材质例如是钛/铝/钛复合金属层。
基于与薄膜晶体管100、200相同的理由，薄膜晶体管300亦可具有较高的载流子迁移率以及广泛的应用范围。
以下，通过二次离子质谱仪(secondary ion mass spectrometry，SIMS)对数个实验例的富硅沟道层进行元素成分分析，从而说明富硅沟道层中的硅含量。在此，富硅沟道层的表面是深度为0的位置，而二次离子质谱仪可量测富硅沟道层中位于不同深度的元素浓度。另外，在以下各实验例中，富硅沟道层例如是具有氢离子掺杂的富硅氮氧化硅，其化学式为SiOxNy:Hm。并且，富硅沟道层例如是使用化学气相沉积法(Chemical Vapor Deposition，CVD)所形成。详细而言，富硅氮氧化硅例如可使用硅甲烷(SiH4)、氨与氧化氮(NH3/N2O)、磷化氢(PH3)以及氢气(H2)等气体作为工艺气体。其中，可视需要选择硅甲烷与氧化氮的比例、以及氢气与硅甲烷的比例，藉以调整富硅沟道层中硅芯片的尺寸大小。
图5A～图5C各为本发明一实验例的富硅沟道层的元素成分分析结果。要注意的是，图5A、图5B与图5C的富硅沟道层，分别是使用不同比例的工艺气体进行化学气相沉积所得到。在图5A的实验例中，硅甲烷与氧化氮的比例为2.5，且氢气与硅甲烷的比例为3.6。在图5B的实验例中，硅甲烷与氧化氮的比例为1.8。在图5C的实验例中，硅甲烷与氧化氮的比例为2.5。
如图5A所示，其中0.39＜x＜0.47，0.06＜y＜0.08，且1.05＜m＜1.41。
如图5B所示，其中0.29＜x＜1.67，0.09＜y＜0.18，且1.15＜m＜2.27。
如图5C所示，其中0.49＜x＜0.87，0.10＜y＜0.14，且1.69＜m＜1.98。
由图5A～图5C可知，在特定深度范围的富硅沟道层中，硅的含量至少会大于1E23atoms/cm3。
在本实验中所使用的富硅沟道层厚度举例约为165nm至2150nm。
图6为使用不同材质沟道层的薄膜晶体管，其栅极电压对漏极电流的测试结果。在图6中，a-Si代表使用现有非晶硅沟道层的薄膜晶体管，其源极的电压为10V。SR代表使用本发明富硅沟道层的薄膜晶体管，其源极的电压为10V。详言之，此处所使用的富硅沟道层例如是使用等离子体增强型化学气相沉积工艺所制得，而工艺温度为370℃。
如图6中虚线所围的区域所示，在栅极电压为25V时，沟道层为非晶硅的薄膜晶体管，其漏极电流约为1.6μA。另一方面，沟道层为上述富硅沟道层的薄膜晶体管，其漏极电流约为3.7μA。经由公式运算，沟道层为非晶硅的薄膜晶体管(a-Si)，其载流子迁移率为0.19cm2/Vs。而沟道层为富硅沟道层的薄膜晶体管(SR)，其载流子迁移率为0.64cm2/Vs。由此可知，本发明的富硅沟道层确实可具有较高的载流子迁移率。
图7为使用不同材质沟道层的薄膜晶体管，其电性操作稳定性的测试结果。在图7中，a-Si代表使用现有非晶硅沟道层的薄膜晶体管，其离子衰减率(Ion Degradation)与时间的关系图。SR代表使用本发明富硅沟道层的薄膜晶体管，其离子衰减率(Ion Degradation)与时间的关系图。在此要说明的是，薄膜晶体管的电性操作会直接受到沟道层中的载流子浓度所影响，而沟道层中的载流子浓度会随着薄膜晶体管的使用时间增加而衰减。简言之，沟道层中的离子衰减率可直接反映出薄膜晶体管的电性操作稳定性。
如图7所示，沟道层为非晶硅的薄膜晶体管(a-Si)，在经过12000秒的使用后，沟道层中的离子衰减率约为19％。另一方面，沟道层为上述富硅沟道层的薄膜晶体管(SR)，在经过12000秒的使用后，沟道层中的离子衰减率约为12％。换言之，使用本发明的富硅沟道层的薄膜晶体管可具有较低的离子衰减率，意即电性操作的稳定性较佳。
综上所述，由于本发明的薄膜晶体管是使用硅含量介于1E23atoms/cm3至4E23atoms/cm3之间的富硅沟道层，因此本发明的薄膜晶体管可具有较高的载流子迁移率与稳定性。此外，由于本发明的薄膜晶体管是使用富硅氧化硅、富硅氮化硅、富硅氮氧化硅、富硅碳化硅或富硅碳氧化硅等富硅介电材料来作为沟道层的材料，其工艺温度相对较低，因此本发明的薄膜晶体管可具有广泛的应用范围。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定者为准。