用于在每个周期的基础上调制周期信号的幅度、相位或者上述两者的装置和方法转让专利
申请号 : CN200880104745.5
文献号 : CN101790875A
文献日 : 2010-07-28
发明人 : R·J·法格
申请人 : 高通股份有限公司
摘要 :
公开了一种用于无线通信的装置，所述装置包括信号发生器(208)，其适于产生包括多个周期的大致周期信号；以及调制器(204，206)，其适于在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者。在一个方面中，所述调制器适于使用定义的调制信号来调制所述周期信号的幅度、相位或者幅度和相位两者。在另一个方面中，所述定义的调制信号包括大致根升余弦信号。在另一个方面中，所述定义的调制信号被配置来获得所述调制的周期信号的定义的频谱。
权利要求 :
1.一种用于无线通信的装置，包括：
信号发生器，其适于产生包括多个周期的大致周期信号；以及调制器，其适于在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者。
2.根据权利要求1所述的装置，其中，所述调制器适于使用定义的调制信号来调制所述周期信号的幅度、相位或者幅度和相位两者。
3.根据权利要求2所述的装置，其中，所述定义的调制信号包括大致根升余弦信号。
4.根据权利要求2所述的装置，其中，所述定义的调制信号被配置来获得所调制的周期信号的定义的频谱。
5.根据权利要求4所述的装置，其中，所调制的周期信号的所述定义的频谱定义了超宽带信道，所述超宽带信道具有大约20％或者更大的部分带宽、大约500MHz或者更大的带宽、或者大约20％或者更大的部分带宽和大约500MHz或者更大的带宽。
6.根据权利要求1所述的装置，其中，所述信号发生器包括压控振荡器(VCO)，其适于产生所述周期信号。
7.根据权利要求6所述的装置，其中，所述信号发生器还包括校准设备，其适于校准所述周期信号的频率。
8.根据权利要求1所述的装置，还包括定时模块，其适于向所述调制器提供定时信号，以在每个周期的基础上控制对所述周期信号的幅度、相位或者幅度和相位两者的调制。
9.根据权利要求8所述的装置，其中，所述定时模块适于从所述信号发生器接收定时源信号。
10.根据权利要求9所述的装置，其中，所述定时模块还包括时序逻辑，其适于响应于所述定时源信号来产生所述定时信号。
11.根据权利要求1所述的装置，还包括定时模块，其适于向所述信号发生器提供定时信号，以在每个周期的基础上控制所述周期信号的相位调制。
12.根据权利要求1所述的装置，其中，所述调制器包括：多个电容器；
适于充电所述电容器的电路；以及
适于选择性地将一个或多个被充电的所述电容器耦合到用于放大所述周期信号的放大器的开关网络。
13.根据权利要求12所述的装置，其中，所述放大器包括功率放大器。
14.一种用于无线通信的方法，包括：
产生包括多个周期的大致周期信号；以及
在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者。
15.根据权利要求14所述的方法，其中，调制所述周期信号的幅度、相位或者幅度和相位两者包括：使用定义的调制信号来调制所述周期信号。
16.根据权利要求15所述的方法，其中，所述定义的调制信号包括大致根升余弦信号。
17.根据权利要求15所述的方法，其中，所述定义的调制信号被配置来获得所调制的周期信号的定义的频谱。
18.根据权利要求17所述的方法，其中，所调制的周期信号的所述定义的频谱定义了超宽带信道，所述超宽带信道具有大约20％或者更大的部分带宽、大约500MHz或者更大的带宽、或者大约20％或者更大的部分带宽和大约500MHz或者更大的带宽。
19.根据权利要求14所述的方法，其中，产生所述周期信号包括：控制压控振荡器(VCO)来产生所述周期信号。
20.根据权利要求19所述的方法，还包括：校准所述周期信号的频率。
21.根据权利要求14所述的方法，还包括：产生定时信号以在每个周期的基础上控制对所述周期信号的幅度、相位或者幅度和相位两者的调制。
22.根据权利要求21所述的方法，其中，产生所述定时信号是基于所述周期信号的。
23.根据权利要求21所述的方法，其中，产生所述定时信号包括：使用响应于所述周期信号的时序逻辑以在每个周期的基础上控制对所述周期信号的调制。
24.根据权利要求14所述的方法，还包括：产生定时信号以控制所述周期信号的产生，以便在每个周期的基础上对所述周期信号进行相位调制。
25.根据权利要求14所述的方法，其中，调制所述周期信号的幅度包括：充电多个电容器；以及
选择性地将一个或多个被充电的所述电容器耦合到用于放大所述周期信号的放大器。
26.根据权利要求25所述的方法，其中，放大所述周期信号包括：使用功率放大器来放大所述周期信号。
27.一种用于无线通信的装置，包括：
信号产生模块，用于产生包括多个周期的大致周期信号；以及调制模块，用于在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者。
28.根据权利要求27所述的装置，其中，所述调制模块适于使用定义的调制信号来调制所述周期信号的幅度、相位或者幅度和相位两者。
29.根据权利要求28所述的装置，其中，所述定义的调制信号包括大致根升余弦信号。
30.根据权利要求28所述的装置，其中，所述定义的调制信号被配置来获得所调制的周期信号的定义的频谱。
31.根据权利要求30所述的装置，其中，所调制的周期信号的所述定义的频谱定义了超宽带信道，所述超宽带信道具有大约20％或者更大的部分带宽、大约500MHz或者更大的带宽、或者大约20％或者更大的部分带宽和大约500MHz或者更大的带宽。
32.根据权利要求27所述的装置，其中，所述信号产生模块包括压控振荡器(VCO)，其适于产生所述周期信号。
33.根据权利要求32所述的装置，其中，所述信号产生模块还包括用于校准所述周期信号的频率的模块。
34.根据权利要求27所述的装置，还包括定时信号产生模块，其用于产生定时信号以在每个周期的基础上控制对所述周期信号的幅度、相位或者幅度和相位两者的调制。
35.根据权利要求34所述的装置，其中，所述定时信号产生模块适于从所述信号产生模块接收定时源信号。
36.根据权利要求35所述的装置，其中，所述定时信号产生模块包括时序逻辑，其适于响应于所述定时源信号来产生所述定时信号。
37.根据权利要求27所述的装置，还包括：用于向所述信号产生模块提供定时信号以在每个周期的基础上控制所述周期信号的相位调制的模块。
38.根据权利要求27所述的装置，其中，所述调制模块包括：电荷存储模块，用于存储电荷；
充电模块，用于充电所述电荷存储模块；以及
耦合模块，用于选择性地将所述电荷存储模块耦合到用于放大所述周期信号的模块。
39.根据权利要求38所述的装置，其中，所述用于放大的模块包括功率放大器。
40.一种用于无线通信的计算机程序产品，包括：计算机可读介质，其包括可由至少一个处理器执行的代码，所述代码用于执行如下步骤：产生包括多个周期的大致周期信号；以及
在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者。
41.一种耳机，包括：
换能器，其适于产生音频数据；以及
发送器，其适于发送所述音频数据，其中，所述发送器包括：信号发生器，其适于产生包括多个周期的大致周期信号；以及调制器，其适于在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者。
42.一种手表，包括：
发送器，其适于经由无线通信信道发送数据，其中，所述发送器包括：信号发生器，其适于产生包括多个周期的大致周期信号；
调制器，其适于在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者；以及用户接口，其适于根据经由所述无线通信信道接收的数据来提供指示。
43.一种用于无线通信的感测设备，包括：
传感器，其适于产生感测的数据；以及
发送器，其适于发送所述感测的数据，其中，所述发送器包括：信号发生器，其适于产生包括多个周期的大致周期信号；以及调制器，其适于在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者。
说明书 :
技术领域
本公开整体上涉及通信系统，并且更具体地，涉及一种用于在每个周期的基础上调制大致周期信号(substantially periodic signal)的幅度、相位或者幅度和相位两者的装置和方法。
背景技术
在诸如电池之类的有限电源上工作的通信设备通常使用在消耗较小电量的情况下提供期望的功能的技术。一种已经获得普及的技术涉及使用脉冲调制技术来发送信号。这种技术一般包含：使用低占空比脉冲来发送信息，并且在不发送所述脉冲的时间期间在低功率模式下工作。因此，在这些设备中，其效率通常比连续地操作发射机的通信设备更好。
通常，这些低功率通信设备具有通常由政府机构指定的严格的发送规范要求。为了保证满足政府要求并且在通信设备之间更精确地发送和接收信号，应当准确地控制要发送的脉冲的频率分量或者频谱。每个所发送的脉冲可以包括诸如正弦信号之类的周期信号的多个周期。因此，为了控制所述脉冲的频率分量或者频谱，应当控制该周期信号的幅度和/或相位以满足所述要求。另外，因为每个脉冲可以仅仅包括周期信号的一些周期，因此所述信号的幅度和/或相位的控制应当具有较细的分辨率，例如在每个周期的基础上。
通常，这些低功率通信设备具有通常由政府机构指定的严格的发送规范要求。为了保证满足政府要求并且在通信设备之间更精确地发送和接收信号，应当准确地控制要发送的脉冲的频率分量或者频谱。每个所发送的脉冲可以包括诸如正弦信号之类的周期信号的多个周期。因此，为了控制所述脉冲的频率分量或者频谱，应当控制该周期信号的幅度和/或相位以满足所述要求。另外，因为每个脉冲可以仅仅包括周期信号的一些周期，因此所述信号的幅度和/或相位的控制应当具有较细的分辨率，例如在每个周期的基础上。
发明内容
本公开的一个方面涉及用于无线通信的装置，所述装置包括信号发生器，其适于产生包括多个周期的大致周期信号；以及调制器，其适于在每个周期的基础上调制所述周期信号的幅度、相位或者幅度和相位两者。在另一个方面，所述调制器适于使用定义的调制信号来调制所述周期信号的幅度、相位或者幅度和相位两者。在另一个方面，所述定义的调制信号包括大致根升余弦信号。在另一个方面，所述定义的调制信号被配置来获得所调制的周期信号的定义的频谱。
在另一个方面，所述信号发生器包括压控振荡器(VCO)，所述VCO适于产生所述周期信号。所述信号发生器还可以包括校准设备，其适于校准所述周期信号的频率。在另一个方面，所述装置还包括定时模块，其适于向所述调制器提供定时信号，以在每个周期的基础上控制对所述周期信号的调制。所述定时模块还可以适于从所述信号发生器接收定时源信号。所述定时模块还可以包括时序逻辑，其适于响应于所述定时源信号来产生所述定时信号。
在另一个方面，所述调制器包括多个电容器、适于充电所述电容器的电路和适于选择性地将一个或多个被充电的电容器耦合到用于放大所述周期信号的放大器。所述放大器可以包括功率放大器，所述功率放大器包括响应于由所述调制器产生的调制信号的增益。
通过结合附图来考虑下文的本公开详细说明，本公开的其它方面、优点和新颖特征将变得显而易见。
在另一个方面，所述信号发生器包括压控振荡器(VCO)，所述VCO适于产生所述周期信号。所述信号发生器还可以包括校准设备，其适于校准所述周期信号的频率。在另一个方面，所述装置还包括定时模块，其适于向所述调制器提供定时信号，以在每个周期的基础上控制对所述周期信号的调制。所述定时模块还可以适于从所述信号发生器接收定时源信号。所述定时模块还可以包括时序逻辑，其适于响应于所述定时源信号来产生所述定时信号。
在另一个方面，所述调制器包括多个电容器、适于充电所述电容器的电路和适于选择性地将一个或多个被充电的电容器耦合到用于放大所述周期信号的放大器。所述放大器可以包括功率放大器，所述功率放大器包括响应于由所述调制器产生的调制信号的增益。
通过结合附图来考虑下文的本公开详细说明，本公开的其它方面、优点和新颖特征将变得显而易见。
附图说明
图1A说明了根据本公开的一个方面的、用于在每个周期的基础上调制大致周期信号的示例性装置的框图。
图1B说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的幅度的示例性周期信号的图。
图1C说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的相位的示例性周期信号的图。
图1D说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的幅度和相位的示例性周期信号的图。
图2说明了根据本公开的另一个方面的、用于在每个周期的基础上调制大致周期信号的另一示例性装置的框图。
图3A说明了根据本公开的另一个方面的、用于在每个周期的基础上调制大致周期信号的另一示例性装置的示意图。
图3B说明了根据本公开的另一个方面的、在用于在每个周期的基础上调制大致周期信号的所述示例性装置中产生的各种信号的图。
图3C说明了根据本公开的另一个方面的、由用于在每个周期的基础上调制大致周期信号的所述示例性装置产生的一个示例性调制信号的示例性频谱的图。
图4说明了根据本公开的另一个方面的示例性通信设备的框图。
图5说明了根据本公开的另一个方面的另一种示例性通信设备的框图。
图6A-D说明了根据本公开的另一个方面的各种脉冲调制技术的时序图。
图7说明了根据本公开的另一个方面的、经由各个信道来彼此通信的各种通信设备的框图。
图1B说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的幅度的示例性周期信号的图。
图1C说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的相位的示例性周期信号的图。
图1D说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的幅度和相位的示例性周期信号的图。
图2说明了根据本公开的另一个方面的、用于在每个周期的基础上调制大致周期信号的另一示例性装置的框图。
图3A说明了根据本公开的另一个方面的、用于在每个周期的基础上调制大致周期信号的另一示例性装置的示意图。
图3B说明了根据本公开的另一个方面的、在用于在每个周期的基础上调制大致周期信号的所述示例性装置中产生的各种信号的图。
图3C说明了根据本公开的另一个方面的、由用于在每个周期的基础上调制大致周期信号的所述示例性装置产生的一个示例性调制信号的示例性频谱的图。
图4说明了根据本公开的另一个方面的示例性通信设备的框图。
图5说明了根据本公开的另一个方面的另一种示例性通信设备的框图。
图6A-D说明了根据本公开的另一个方面的各种脉冲调制技术的时序图。
图7说明了根据本公开的另一个方面的、经由各个信道来彼此通信的各种通信设备的框图。
具体实施方式
下面描述本公开的各个方面。显然，可以以许多种形式来体现本文的教导，并且本文公开的任何具体的特征、功能或者两者仅仅是代表性的。根据本文的教导，本领域内的技术人员应当明白，可以独立于任何其它方面来实现本文公开的一个方面，并且可以以各种方式来结合这些方面中的两个或者更多个方面。例如，可以使用本文介绍的任何数量的方面来实现装置或者实施方法。另外，可以使用补充或者替代本文介绍的一个或多个方面的其它结构、功能或者结构和功能来实现这样的装置或实施这样的方法。
作为一些上述概念的示例，在一些方面中，所述装置可以包括信号发生器，例如频率校准压控振荡器(VCO)，其适于产生具有多个周期的大致周期信号。所述装置还可以包括调制器，其适于在每个周期的基础上调制该周期信号的幅度、相位或者幅度和相位两者。所述调制可以基于定义的调制信号，例如大致根升余弦信号。所述定义的调制信号还可以被配置来实现调制后的周期信号的定义的频谱。所述装置可以被实现为分立元件、集成电路、和一个或多个分立元件和一个或多个集成电路的组合。所述装置还可以被处理器驱动，所述处理器执行软件来实现它的功能中的一个或多个功能。
图1A说明了根据本公开的一个方面的、用于在每个周期的基础上调制大致周期信号的示例性装置100的框图。装置100包括信号发生器102，其适于产生包括多个周期T的大致周期信号。装置100还包括调制器104，其适于在每个周期的基础上调制该周期信号的幅度、相位或者幅度和相位两者。
如下文更详细讨论的，通过在每个周期的基础上调制该周期信号的幅度、相位或者幅度和相位两者，装置100可以产生定义的信号，例如包括多个周期的脉冲，其具有针对该脉冲的每个周期的指定的幅度和/或相位。而且，通过适当地选择该周期信号的周期的幅度和/或相位的定义的模式，装置100可以产生信号，例如具有定义的频谱的脉冲。所述定义的频谱可以用于建立超宽带信道，所述超宽带信道具有大约20％或者更大的部分带宽(fractional bandwidth)、大约500MHz或者更大的带宽、或者大约20％或者更大的部分带宽和大约500MHz或者更大的带宽。
图1B说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的幅度的示例性周期信号的图。如图所示，装置100可以产生具有以特定模式调制的幅度的周期信号。在这个示例中，装置100产生信号，所述信号包括具有较高幅度的第一周期(0-T)、具有较低幅度的第二周期(T-2T)和具有更低幅度的第三周期(2T-3T)等，如图所示。通过在每个周期的基础上控制周期信号的幅度，装置100能够产生具有定义的频谱的定义的信号。
图1C说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的相位的示例性周期信号的图。如图所示，装置100可以产生具有以特定模式调制的相位的周期信号。在这个示例中，装置100产生信号，所述信号包括具有0度的相对相位的第一周期(0-T)、具有180度的相对相位的第二周期(T-2T)和具有180度的相对相位的第三周期(2T-3T)等，如图所示。虽然在这个示例中，周期信号的相位在两个值(0和180)之间变化，但是应当明白，所述相位可以是在0和360度之间的任何值。按照幅度调制，通过在每个周期的基础上控制周期信号的相位，装置100能够产生具有定义的频谱的定义的信号。
图1D说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的幅度和相位的示例性周期信号的图。如图所示，装置100可以产生具有以特定模式调制的幅度和相位的周期信号。在这个示例中，装置100产生信号，所述信号包括具有较大幅度和0度的相对相位的第一周期(0-T)、具有较低幅度和180度的相对相位的第二周期(T-2T)和具有更低幅度和180度的相对相位的第三周期(2T-3T)等，如图所示。按照如上所述的幅度和相位调制，通过在每个周期的基础上控制周期信号的幅度和相位，装置100能够产生具有定义的频谱的定义的信号。例如，如下文更详细讨论的，装置100可以调制相位和幅度两者以产生大致根升余弦信号，其具有如下的频谱，所述频谱具有大致以周期信号的频率为中心的较为平坦的高幅度部分，并且在所述中心频率上下的定义频率处具有在幅度上的较为陡峭的降低。
图2说明了根据本公开的一个方面的、用于调制大致周期信号的另一种示例性装置200的框图。在这个示例中，装置200能够调制周期信号的幅度、相位或者幅度和相位两者。更具体地，装置200包括每周期定时模块202、相位调制模块204、幅度调制模块206、频率校准压控振荡器(VCO)208和功率放大器(PA)210。
定时模块202根据从频率校准VCO 208接收的定时源信号来产生相位定时信号和幅度定时信号。这保证所述相位定时信号和幅度定时信号在每个周期的基础上与由VCO 208产生的周期信号是同步的。相位调制模块204产生在时间上基于其从定时模块202接收的相位定时信号的相位控制信号。所述相位控制信号调制由VCO 208产生的周期信号的相位。幅度调制模块206产生在时间上基于其从定时模块202接收的幅度定时信号的幅度控制信号。所述幅度控制信号控制功率放大器(PA)210的增益，并且从而调制由功率放大器(PA)210放大的周期信号的幅度。
频率校准VCO 208产生用于每周期定时模块202的定时源信号。所述定时源信号可以具有大致固定的幅度和大致固定的相位(例如，0度的相对相位)。VCO 208还产生具有由从相位调制模块204接收的相位控制信号调制的相位的信号。所述相位调制的信号与所述定时源信号在频率上大致同步。功率放大器(PA)210使用增益来放大所述相位调制的信号，该增益随着由幅度调制模块206产生的幅度控制信号而变化。因此，功率放大器(PA)210产生具有在每个周期的基础上调制的幅度和相位的信号。
在这个示例中，由定时模块202产生的相位定时信号指示何时(例如，在哪些周期)发生由装置200产生的信号的相位改变。由相位调制模块204产生的相位控制信号指示将信号的相对相位改变多少。由于相位控制信号是基于相位定时信号的，因此其也指示了在何时改变信号的相位。类似地，由定时模块202产生的幅度定时信号指示何时(例如，在哪些周期)发生由装置200产生的信号的幅度改变。由幅度调制模块206产生的幅度控制信号指示将信号的幅度改变多少。由于幅度控制信号是基于幅度定时信号的，因此其也指示了在何时改变信号的幅度。
图3A说明了根据本公开的另一个方面的、用于在每个周期的基础上调制大致周期信号的幅度和相位的另一种示例性装置300的示意图。示例性装置300可以是前述的装置100或者200的更详细的示例性方面。装置300包括定时模块302、幅度调制器320、相位调制器330、信号发生器340和放大器360。
定时模块302产生幅度和相位定时信号，用于控制由信号发生器340产生的大致周期信号的幅度和相位的调制。幅度调制器320响应于由定时模块302产生的幅度定时信号来控制放大器360的增益，以便在每个周期的基础上调制周期信号的幅度。相位调制器330控制由信号发生器340产生的周期信号的相位。信号发生器340产生大致周期信号，其具有由相位调制器330所产生的相位定时信号(VCO极性)调制或者控制的相位。所述信号发生器340还产生用于定时模块302的定时源信号(VCO源输入)，以产生定时信号。放大器360放大由信号发生器340产生的相位调制信号，并且还响应于由幅度调制器320产生的幅度调制信号来调制信号的幅度。
更具体地，定时模块302包括移位寄存器304，该移位寄存器304包括多个D触发器(DFF)304-1到304-8、与门306、延迟元件308和多个或门310-1到310-5。移位寄存器304被由信号发生器340产生的定时源信号(VCO源输入)时钟控制。与门306包括脉冲使能输入和VOC源输入。与门306包括与移位寄存器304的时钟输入耦接的输出。移位寄存器304也包括寄存器复位输入，所述寄存器复位输入适于经由延迟元件308接收功率放大器(PA)复位信号。第一DFF 304-1的输入适于接收脉冲启动输入。或门310-1包括与第一DFF 304-1的输出耦接的第一输入和与第七DFF304-7的输出耦接的第二输入。或门310-2包括与第二DFF 304-2的输出耦接的第一输入和与第六DFF 304-6的输出耦接的第二输入。或门310-3包括与第三DFF 304-3的输出耦接的第一输入和与第五DFF 304-5的输出耦接的第二输入。或门310-4包括与第四DFF 304-4的输出耦接的第一输入和与逻辑低电压Vss耦接的第二输入。或门310-5包括与逻辑低电压Vss耦接的第一输入和与第八DFF 304-9的输出耦接的第二输入。
幅度调制器320依次包括第一组驱动器322-1到322-4、第一组场效应晶体管(FET)324-1到324-4、第二组驱动器326-1到326-3、第二组FET 328-1到328-3和一组电容器C1到C3。第一组驱动器322-1到322-4的输入分别耦接到定时模块302的或门310-1到310-4的输出。第一组驱动器322-1到322-4的输出分别耦接到第一组FET 324-1到324-4的栅极。第二组驱动器326-1到326-3的输入适于接收电容器预充电使能脉冲。第二组驱动器326-1到326-3的输出分别耦接到第二组FET 328-1到328-3的栅极。第二组FET328-1到328-3的漏极适于接收偏压Vdd。第二组FET 328-1到328-3的源极分别耦接到电容器C1到C3，并且分别耦接到FET 322-1到322-3的漏极。FET 322-4的漏极适于接收偏压Vdd。
相位调制器330可以被配置为或门，所述或门具有与第一DFF 304-1的输出耦接的第一输入、与第七DFF 304-7的输出耦接的第二输入和适于产生相位控制信号(VCO极性)的输出。
信号发生器340依次包括压控振荡器(VCO)342和VCO校准单元344。VCO校准单元344响应于感测到由VCO 342产生的大致周期信号的频率来产生用于VCO 342的频率调谐信号。VCO 342还适于接收VCO使能信号，所述VCO使能信号用于使得VCO能够产生周期信号。这有益于低功率应用，其中，仅仅在信号(例如脉冲)正被发送的时间期间使能VCO。VCO342还适于响应于由相位调制器330产生的相位控制信号(VCO极性)而在0和180度之间改变周期信号的相对相位。另外，VCO 342适于产生用于定时模块302和用于放大器模块306的VCO源信号。在一个方面中，VCO源信号包括大致固定的幅度和大致0度的相对相位。在第二方面中，VCO源信号包括大致固定的幅度和大致180度的相对相位。
放大器360依次包括前置放大器362、功率放大器364、电容器C4和FET 366。前置放大器362耦接到VCO 342的输出，以便接收和放大相位调制的周期信号。功率放大器364的输入耦接到前置放大器362的输出，以进一步放大该相位调制的周期信号以及响应于由幅度调制器320产生的幅度控制信号对所述信号进行幅度调制。电容器C4耦接在功率放大器364的偏置端和地之间。FET 366的源极和漏极与电容器C4并联耦接。FET 366的栅极适于接收由定时模块302的或门310-5产生的PA复位信号。电容器C4适于接收由幅度调制器320产生的幅度控制信号。下面说明装置300在产生大致根升余弦脉冲中的操作。应当明白，装置300可以被配置来产生其它类型的信号。
图3B说明了根据本公开的另一个方面的、在用于在每个周期的基础上调制大致周期信号的所述示例性装置300中产生的各种信号的图。所述多个图的x轴或者水平轴表示时间，并且具体地，表示由VCO 342产生的周期信号的七个周期。顶部的图说明了由VCO 342产生的VCO定时源信号，其大致是正弦的，并且具有大致固定的幅度和大致0度的相对相位。第二图说明了由VCO 342响应于由相位调制器340产生的相位控制信号(VCO极性)而产生的相位调制信号。第三图示指示了幅度调制器320的哪个FET被启用。最后一个图说明了装置300的输出。
参见图3A和3B，在要产生信号(例如脉冲)之前的时间0之前，充电预充电使能脉冲分别经由驱动器326-1到326-3被应用到FET 328-1到328-3的栅极。这导通了FET 328-1到328-3，以便在电容器C1到C3上施加偏压Vdd，从而对它们预充电。电容器C1到C3被选择来产生用于由装置300产生的信号的特定幅度包络。在产生根升余弦信号的这个特定示例中，电容器C1到C3可以具有电容C4/10、C4/5和C4/2，其中C4是功率放大器364的偏置电容器。而且，在要产生信号之前的时间0之前，已经向FET 366的栅极施加了PA复位信号，以便将电容器C4接地并从其去除所有电荷，并且已经向移位寄存器304的寄存器复位输入施加了PA复位信号，以向寄存器加载逻辑低电平，所述逻辑低电平继而使得幅度调制器320的FET 324-1到324-4断开。
然后，在时间0，来自脉冲使能信号的逻辑高电平被施加到与门306的输入，与门306继而将VCO源输入传送到移位寄存器304的输入。移位寄存器继而响应于VCO源信号将在DFF 304-1的输入处的逻辑高电平(从脉冲启动输入接收的)传送到其输出并且传送到DFF 304-2和或门310-1的输入。或门310-1继而将所述逻辑高电平经由幅度调制器320的驱动器322-1传送到FET 324-1的栅极。响应于所述逻辑高电平，FET 324-1导通，并且将预充电的电容器C1与放大器360的电容器C4并联耦接。因此，在电容器C1上的电荷被传送到电容器C4，并且因此产生偏压，所述偏压使得功率放大器364放大由信号发生器340产生的信号。而且，在时间0，相位调制器330产生VCO极性信号，所述VCO极性信号使得VCO 342产生大致180度的相对相位。因此，如图3B所示，装置300在时间间隔0到T之间产生大致正弦信号的一个周期，所述周期具有大致180度的相对相位，并且具有与从电容器C1到C4传送的电荷相关的幅度。
在时间T，脉冲启动输入在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到DFF 304-2和或门310-1的输入。或门310-1继而将逻辑低电平经由驱动器322-1传送到FET 324-1的栅极。响应于逻辑低电平，FET324-1断开，并且使被放电的电容器C1与电容器C4不耦接。而且，在时间T，VCO源信号将在DFF 304-2的输入处的逻辑高电平时钟同步到DFF304-3和或门310-2的输入。或门310-2继而将所述逻辑高电平经由幅度调制器320的驱动器322-2传送到FET 324-2的栅极。响应于逻辑高电平，FET324-2导通，并且将预充电的电容器C2与放大器360的电容器C4并联耦接。因此，在电容器C2上的电荷被传送到电容器C4，并且因此产生更高的偏压，所述更高的偏压使得功率放大器364放大由信号发生器340产生的信号。而且，在时间T，相位调制器330产生VCO极性信号，所述VCO极性信号使得VCO 342产生大致0度的相对相位。因此，如图3B所示，装置300在时间T和2T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电容器C2到C4传送的电荷相关的幅度。
在时间2T，脉冲启动输入再一次在逻辑低电平。因此，VCO源信号将所述逻辑低电平时钟同步到DFF 304-2和或门310-1的输入。或门310-1继而将所述逻辑低电平经由驱动器322-1传送到FET 324-1的栅极，以将FET324-1保持在其断开状态，由此保持被放电的电容器C1与电容器C4的不相耦接。而且，在时间2T，VCO源信号将在DFF 304-2的输入处的逻辑低电平时钟同步到DFF 304-3和或门310-2的输入。或门310-2继而将所述逻辑低电平经由驱动器322-2传送到FET 324-2的栅极。响应于所述逻辑低电平，FET 324-2断开，并且使被放电的电容器C2与电容器C4不耦接。
另外，在时间2T，VCO源信号将在DFF 304-3的输入处的逻辑高电平时钟同步到DFF 304-4和或门310-3的输入。或门310-3继而经由幅度调制器320的驱动器322-2将所述逻辑高电平传送到FET 324-3的栅极。响应于所述逻辑高电平，FET 324-3导通，并且将预放电的电容器C3与放大器360的电容器C4并联耦接。因此，在电容器C3上的电荷被传送到电容器C4，因此产生用于功率放大器364的更高的偏压，以放大由信号发生器340产生的信号。而且，在时间2T，相位调制器330产生VCO极性信号，其使得VCO 342产生大致0度的相对相位。因此，如图3B所示，装置300在时间2T和3T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电容器C3向C4传送的电荷相关的幅度。
在时间3T，脉冲启动输入再一次在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到DFF 304-2和或门310-1的输入。或门310-1继而经由驱动器322-1将所述逻辑低电平传送到FET 324-1的栅极，以将FET 324-1保持在其断开状态，由此保持被放电的电容器C1与电容器C4的不相耦接。而且，在时间3T，VCO源信号将在DFF 310-2的输入处的逻辑低电平时钟同步到DFF 304-3和或门310-2的输入。或门310-2继而经由驱动器322-2将逻辑低电平传送到FET 324-2的栅极，以将FET 324-2保持在其断开状态，由此保持被放电的电容器C2与电容器C4的不相耦接。而且，在时间3T，VCO源信号将在DFF 310-3的输入处的逻辑低电平时钟同步到DFF 304-4和或门310-3的输入。或门310-3继而经由驱动器322-3将逻辑低电平传送到FET 324-3的栅极。响应于所述逻辑低电平，FET 324-3断开，并且使被放电的电容器C3与电容器C4不耦接。
另外，在时间3T，VCO源信号将在DFF 304-4的输入处的逻辑高电平时钟同步到DFF 304-5和或门310-4的输入。或门310-4继而经由幅度调制器320的驱动器322-4将所述逻辑高电平传送到FET 324-4的栅极。响应于所述逻辑高电平，FET 324-4导通，并且将电源电压Vdd耦接到放大器360的电容器C4。因此，电源电压Vdd完全地充电电容器C4，并且因此产生用于功率放大器364的更高的偏压，以放大由信号发生器340产生的信号。而且，在时间3T，相位调制器330产生VCO极性信号，其使得VCO 342产生大致0度的相对相位。因此，如图3B所示，装置300在时间3T和4T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电源电压Vdd向电容器C4传送的电荷相关的幅度。
在时间4T，脉冲启动输入再一次在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到或门310-1、310-2和310-4的输入。因此，如上所述，FET 324-1、324-2和324-4断开，由此使电容器C1、C2和电源电压Vdd与电容器C4不耦接。但是，在时间4T，VCO源信号将在DFF 304-5的输入处的逻辑高电平时钟同步到DFF 304-6和或门310-3的输入。或门310-3继而经由幅度调制器320的驱动器322-3将逻辑高电平传送到FET324-3的栅极。响应于所述逻辑高电平，FET 324-3导通，并且将被放电的电容器C3与放大器360的电容器C4并联耦接。在这种情况下，在电容器C4上的一些电荷传送到C3，由此减少了在电容器C4上的电荷。这产生了用于功率放大器364的更低的偏压，以放大由信号发生器340产生的信号。而且，在时间4T，相位调制器330产生VCO极性信号，其使得VCO 342产生大致0度的相对相位，因此，如图3B所示，装置300在时间4T和5T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电容器C4向电容器C3传送的电荷相关的幅度。
在时间5T，脉冲启动输入再一次在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到或门310-1、310-3和310-4的输入。因此，如上所述，FET 324-1、324-3和324-4断开，由此使电容器C1、C3和电源电压Vdd与电容器C4不耦接。但是，在时间5T，VCO源信号将在DFF 304-6的输入处的逻辑高电平时钟同步到DFF 304-7和或门310-2的输入。或门310-2继而经由幅度调制器320的驱动器322-2将逻辑高电平传送到FET324-2的栅极。响应于所述逻辑高电平，FET 324-2导通，并且将被放电的电容器C2与放大器360的电容器C4并联耦接。在这种情况下，在电容器C4上的一些电荷传送到C2，由此进一步减少了在电容器C4上的电荷。这产生了用于功率放大器364的更低的偏压，以放大由信号发生器340产生的信号。而且，在时间5T，相位调制器330产生VCO极性信号，其使得VCO 342产生大致0度的相对相位。因此，如图3B所示，装置300在时间5T和6T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电容器C4向电容器C2传送的电荷相关的幅度。
在时间6T，脉冲启动输入在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到或门310-2、310-3和310-4的输入。因此，如上所述，FET324-2、324-3和324-4断开，由此使电容器C2、C3和电源电压Vdd与电容器C4不耦接。但是，在时间6T，VCO源信号将在或门304-7的输入处的逻辑高电平时钟同步到DFF 304-8和或门310-1的输入。或门310-1继而经由幅度调制器320的驱动器322-1将逻辑高电平传送到FET 324-1的栅极。响应于所述逻辑高电平，FET 324-1导通，并且将被放电的电容器C1与放大器360的电容器C4并联耦接。在这种情况下，在电容器C4上的一些电荷传送到C1，由此进一步减少在电容器C4上的电荷。这产生了用于功率放大器364的更低的偏压，以放大由信号发生器340产生的信号。而且，在时间6T和7T之间，相位调制器330产生VCO极性信号，其使得VCO 342产生大致180度的相对相位，因此，如图3B所示，装置300在时间6T和7T之间产生大致正弦信号的一个周期，其具有大致180度的相对相位，并且具有与从电容器C4向电容器C1传送的电荷相关的幅度。
在时间7T之后，VCO源信号将逻辑低电平传送到或门310-1到310-4的输入。这有效地将电容器C1-3和电压Vdd从电容器C4断开。而且，此时，VCO源信号将逻辑高电平从DFF 304-8的输入传送到DFF 304-8的输出和或门310-5的输入。这使得或门310-5产生逻辑高电平PA复位信号。该PA复位信号继而使得FET 366导通，由此将电容器C4接地，并且从电容器C4去除基本上全部电荷。这将电容器C4复位以用于下一个信号产生过程。而且，在由延迟元件308指示的时间延迟之后，PA复位信号复位移位寄存器304，以便用所有的逻辑低信号加载该寄存器。
图3C说明了根据本公开的另一个方面的、由用于在每个周期的基础上调制大致周期信号的所述示例性装置300产生的一个示例性调制信号的示例性近似频谱的图。如上所述，装置300产生信号，例如脉冲，其包括具有定义的幅度和相位要求的多个周期。在这个示例中，所述信号的幅度从周期0到4T以定义的方式(例如，A/10、A/5、A/2、A)提高，并且从周期4T到7T以定义的方式(例如，A、A/2、A/5、A/10)降低。而且，在这个示例中，在间隔0-T和6T-7T的信号的相位与在间隔T-6T的信号的相位移相了大致180度。如此可以获得大致根升余弦信号。如图3C中所示，所述根升余弦信号产生定义的频谱，其具有在周期信号的频率f0上下的大致平坦幅度的区域，并且在平坦幅度区域的端部具有在幅度上的锐降。应当明白，可以配置装置300来产生具有定义的频谱的其它的定义的信号。
图4说明了根据本公开的另一个方面的、包括示例性收发机的示例性通信设备400的框图。通信设备400可以特别适用于向其它通信设备发送数据和从其它通信设备接收数据。通信设备400包括天线402、发送/接收分离设备404、前端接收机部分406、射频到基带接收机部分408、基带单元410、基带到射频发射机部分412、发射机414、数据接收器416和数据产生器418。发射机414可以包括诸如装置100、200和300之类的装置，用于产生诸如脉冲的定义的信号，其具有如上所述的在每个周期的基础上调制的幅度和/或相位。因此，发射机414能够发射具有定义的频谱的定义的信号。
在操作中，数据处理器416可以经由天线402、发送/接收分离设备404、前端接收机部分406、射频到基带接收机部分408和基带单元410从另一个通信设备接收数据，其中，天线402从所述通信设备获取RF信号，发送/接收分离设备404向前端接收机部分406发送所述信号，前端接收机部分406放大所接收的信号，射频到基带接收机部分408将RF信号转换为基带信号，基带单元410处理所述基带信号以确定所接收的数据。数据接收器416然后可以基于所接收的数据执行一个或多个定义的操作。该数据处理器416例如可以包括微处理器、微控制器、精简指令集计算机(RISC)处理器、显示器、音频设备(例如耳机，其包括例如扬声器的换能器)、医疗设备、集电靴(shoe)、手表、响应于数据的机器人或者机械设备、诸如显示器的用户界面、一个或多个发光二极管(LED)等。
而且，在操作中，数据产生器418可以产生发出的数据，所述发出的数据经由基带单元410、基带到射频发射机部分412、发射机414、发送/接收分离设备404和天线402发送到另一个通信设备，其中，基带单元410将所述发出的数据处理为基带信号以用于发送，基带到射频发射机部分412将基带信号转换为射频信号，发射机414调节所述射频信号以经由无线介质发送，发送/接收分离设备404将该射频信号路由到天线402并同时将输入分离到接收机前端406，天线402将射频信号发射到所述无线介质。数据产生器418可以是传感器或者其它类型的数据产生器。例如，数据产生器418可以包括微处理器、微控制器、RISC处理器、键盘、诸如鼠标或者跟踪球之类的指示设备、音频设备(例如耳机，其包括例如麦克风的换能器)、医疗设备、集电靴、手表、产生数据的机器人或者机械设备、诸如显示器的用户界面、一个或多个发光二极管(LED)等。
图5说明了根据本公开的另一个方面的、包括示例性收发机的示例性通信设备500的框图。通信设备500可以特别适合于向其它通信设备发送数据。通信设备500包括天线502、发射机504、基带到射频发射机部分506、基带单元508和数据产生器510。发射机504可以包括诸如装置100、200和300之类的装置，用于产生诸如脉冲的定义的信号，其具有如上所述的在每个周期的基础上调制的幅度和/或相位。因此，发射机414能够发射具有定义的频谱的定义的信号。
在操作中，数据产生器510可以产生发出的数据，所述发出的数据用于经由基带单元508、基带到射频发射机部分506、发射机504和天线502传送到另一个通信设备，其中，基带单元508将所述发出的数据处理为要发送的基带信号，基带到射频发射机部分506将所述基带信号转换为射频信号，发射机504调节所述射频信号以经由无线介质发送，天线502将所述射频信号发射到无线介质。数据产生器510可以是传感器或者其它类型的数据产生器。例如，数据产生器510可以包括微处理器、微控制器、RISC处理器、键盘、诸如鼠标或者跟踪球之类的指示设备、包括诸如麦克风之类的换能器的音频设备、医疗设备、集电靴、手表、产生数据的机器人或者机械设备、诸如显示器的用户界面、一个或多个发光二极管(LED)等。
图6A说明了作为PDMA调制的示例的、以不同的脉冲重复频率(PRF)定义的不同信道(信道1和2)。具体地，用于信道1的脉冲具有对应于脉冲到脉冲延迟周期602的脉冲重复频率(PRF)。相反，用于信道2的脉冲具有对应于脉冲到脉冲延迟周期604的脉冲重复频率(PRF)。这种技术因此可以用于定义伪正交信道，其具有在两个信道之间的脉冲冲突的较低可能性。特别地，可以通过使用脉冲的低占空比来实现脉冲冲突的低可能性。例如，通过适当地选择脉冲重复频率(PRF)，可以在与任何其它信道的脉冲不同的时间发送给定信道的基本所有脉冲。
对于给定信道定义的脉冲重复频率(PRF)可以取决于那个信道支持的一个或多个数据速率。例如，支持很低数据速率(例如，大约几千比特每秒或几个Kbps)的信道可以使用相应的低脉冲重复频率(PRF)。相反，支持较高数据速率(例如，大约几兆比特每秒或者几个Mbps)的信道可以使用相应的较高的脉冲重复频率(PRF)。
图6B说明了作为PDMA调制的示例的、以不同的脉冲位置或者偏移定义的不同信道(信道1和2)。在根据第一脉冲偏移(例如，相对于未示出的给定的时间点)的由线606表示的时间点产生用于信道1的脉冲。相反，在根据第二脉冲偏移的由线608表示的时间点产生用于信道2的脉冲。在给出脉冲之间的脉冲偏移差(由箭头610表示)的情况下，这种技术可以用于减少在两个信道之间的脉冲冲突的可能性。取决于为信道定义的任何其它信令参数(例如如本文所讨论的)和在设备之间的定时的精确性(例如相对时钟漂移)，可以使用不同的脉冲偏移来提供正交或者伪正交信道。
图6C说明了使用不同的定时跳变序列定义的不同信道(信道1和2)。例如，可以在根据一个时间跳变序列的时间产生用于信道1的脉冲612，而在根据另一个时间跳变序列的时间产生用于信道2的脉冲614。取决于所使用的具体序列和在所述设备之间的定时的精确性，这种技术可以用于提供正交或者伪正交信道。例如，所述时间跳变的脉冲位置可以不是周期性的，以降低与相邻信道的重复脉冲冲突的可能性。
图6D说明了作为PDM调制的示例的、使用不同的时隙定义的不同信道。在特定的时间实例产生用于信道L1的脉冲。类似地，在其它时间实例产生用于信道L2的脉冲。以相同的方式，在其它时间实例产生用于信道L3的脉冲。通常，属于不同的信道的时间实例不会重合，或者可以是正交的，以减少或者消除在不同信道之间的干扰。
应当明白，可以使用其它技术来根据脉冲调制方案定义信道。例如，可以根据不同的扩展伪随机数序列或者一个或多个其它适当参数来定义信道。而且，可以根据两个或者更多参数的组合来定义信道。
图7说明了根据本公开的另一个方面的、经由各个信道来彼此通信的各种超宽带(UWB)通信设备的框图。例如，UWB设备1702经由两个同时的UWB信道1和2来与UWB设备2704通信。UWB设备702经由单个信道3来与UWB设备3706通信。并且，UWB设备3706继而经由单个信道4来与UWB设备4708通信。其它配置是可能的。通信设备可以用于许多不同的应用，并且可以例如实现在耳机、麦克风、生物计量传感器、心率监控器、步程计、EKG设备、手表、集电靴、遥控器、开关、胎压监控器或者其它通信设备中。
可以在许多不同的设备中实现本公开的上述方面中的任何一个方面。例如，除了如上所述的医疗应用之外，本公开的方面可以被应用到健康和健身应用。另外，本公开的方面可以被实现在用于不同类型的应用的集电靴中。存在可以并入本文所述的公开的任何方面的其它多种应用。
上文已经描述了本公开的各个方面。应当清楚，可以以多种形式来体现本文的教导，并且本文公开的任何具体结构、功能或者两者仅仅是代表性的。根据本文的教导，本领域内的技术人员应当明白，可以独立于任何其它方面来实现本文公开的方面，并且可以以各种方式来组合这些方面中的两个或者更多个方面。例如，使用本文给出的任何数量的方面来实现装置或者实施方法。另外，可以使用补充或者替代本文给出的一个或多个方面的其它结构、功能或者结构和功能来实现这样的装置或者实施这样的方法。作为上述一些概念的实例，在一些方面中，可以根据脉冲重复频率来建立并发的信道。在一些方面中，可以根据脉冲位置或者偏移来建立并发的信道。在一些方面中，可以根据时间跳变序列来建立并发的信道。在一些方面中，可以根据脉冲重复频率、脉冲位置或者偏移和时间跳变序列来建立并发的信道。
本领域内的技术人员可以明白，可以使用多种不同的技术和方法中的任何一种来表示信息和信号。例如，可以通过电压、电流、电磁波、磁场或者磁性粒子、光场或者光粒子或者其任何组合来表示可以在整个上述说明中引用的数据、指令、命令、信息、信号、比特、码元和码片。
技术人员还可以明白，可以将结合本文公开的方面描述的各种说明性的逻辑块、模块、处理器、部件、电路和算法步骤实现为电子硬件(例如，数字实现方式、模拟实现方式或者两者的组合，可以使用源代码或者某种其它技术来设计它们)、包含指令的各种形式的程序或者设计代码(为了方便，本文可以将其称为“软件”或者“软件模块”)或者两者的组合。为了清楚地说明硬件和软件的这种可互换性，上文已经一般按照其功能描述了各种说明性的部件、框、模块、电路和步骤。这样的功能被实现为硬件还是软件取决于具体应用和在整个系统上施加的设计约束。技术人员可以针对每种特定应用以不同的方式来实现所述功能，但是这样的实现决策不应被解释为导致偏离了本公开的范围。
可以在集成电路(“IC”)、接入终端或者接入点中实现或者由集成电路(“IC”)、接入终端或者接入点执行结合本文公开的方面描述的各种说明性的逻辑框、模块和电路。所述IC可以包括被设计来执行本文所述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件部件、电子部件、光学部件、机械部件或者其任何组合，并且可以执行驻留在IC中、在所述IC外部或者内外皆有的代码或者指令。通用处理器可以是微处理器，但是作为替代，所述处理器可以是任何传统处理器、控制器、微控制器或者状态机。处理器也可以被实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器的组合、与DSP核心相结合的一个或多个微处理器的组合或者任何其它这样的配置。
可以明白，在任何公开的过程中的步骤的任何具体顺序或者层次是示例方式的实例。根据设计偏好，可以明白，可以在保持在本公开的范围中的情况下重新布置在过程中的步骤的具体顺序或者层次。所附方法权利要求以示例顺序提供了各种步骤的元素，并且不意味着限于所提供的具体顺序或者层次。
可以直接地以硬件、以由处理器执行的软件模块或者以两者的组合来体现结合本文公开的方面描述的方法或者算法的步骤。软件模块(例如包括可执行指令和相关数据)和其它数据可以驻留在数据存储器中，所述数据存储器例如RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域已知的任何其它形式的计算机可读存储介质。示例的存储介质可以耦合到机器，所述机器例如计算机/处理器(本文为了方便，可以将其称为“处理器”)，这样的处理器可以从存储介质读取信息(例如代码)或者向存储介质写入信息。示例的存储介质可以集成到处理器。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户装置中。作为替代，处理器和存储介质可以作为分立部件驻留在用户装置中。而且，在一些方面中，任何适当的计算机程序产品可以包括计算机可读介质，其包括与本公开的一个或多个方面相关的代码。在一些方面中，计算机程序产品可以包括封装材料。
虽然已经结合各个方面描述了本发明，但是可以明白，本发明能够进行进一步的修改。本申请意欲涵盖本发明的任何改变、使用或者适配，所述任何改变、使用或者适配一般遵照本发明的原理，并且包括来自本发明所属领域中的已知或者常规实践的与本公开的差别。
作为一些上述概念的示例，在一些方面中，所述装置可以包括信号发生器，例如频率校准压控振荡器(VCO)，其适于产生具有多个周期的大致周期信号。所述装置还可以包括调制器，其适于在每个周期的基础上调制该周期信号的幅度、相位或者幅度和相位两者。所述调制可以基于定义的调制信号，例如大致根升余弦信号。所述定义的调制信号还可以被配置来实现调制后的周期信号的定义的频谱。所述装置可以被实现为分立元件、集成电路、和一个或多个分立元件和一个或多个集成电路的组合。所述装置还可以被处理器驱动，所述处理器执行软件来实现它的功能中的一个或多个功能。
图1A说明了根据本公开的一个方面的、用于在每个周期的基础上调制大致周期信号的示例性装置100的框图。装置100包括信号发生器102，其适于产生包括多个周期T的大致周期信号。装置100还包括调制器104，其适于在每个周期的基础上调制该周期信号的幅度、相位或者幅度和相位两者。
如下文更详细讨论的，通过在每个周期的基础上调制该周期信号的幅度、相位或者幅度和相位两者，装置100可以产生定义的信号，例如包括多个周期的脉冲，其具有针对该脉冲的每个周期的指定的幅度和/或相位。而且，通过适当地选择该周期信号的周期的幅度和/或相位的定义的模式，装置100可以产生信号，例如具有定义的频谱的脉冲。所述定义的频谱可以用于建立超宽带信道，所述超宽带信道具有大约20％或者更大的部分带宽(fractional bandwidth)、大约500MHz或者更大的带宽、或者大约20％或者更大的部分带宽和大约500MHz或者更大的带宽。
图1B说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的幅度的示例性周期信号的图。如图所示，装置100可以产生具有以特定模式调制的幅度的周期信号。在这个示例中，装置100产生信号，所述信号包括具有较高幅度的第一周期(0-T)、具有较低幅度的第二周期(T-2T)和具有更低幅度的第三周期(2T-3T)等，如图所示。通过在每个周期的基础上控制周期信号的幅度，装置100能够产生具有定义的频谱的定义的信号。
图1C说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的相位的示例性周期信号的图。如图所示，装置100可以产生具有以特定模式调制的相位的周期信号。在这个示例中，装置100产生信号，所述信号包括具有0度的相对相位的第一周期(0-T)、具有180度的相对相位的第二周期(T-2T)和具有180度的相对相位的第三周期(2T-3T)等，如图所示。虽然在这个示例中，周期信号的相位在两个值(0和180)之间变化，但是应当明白，所述相位可以是在0和360度之间的任何值。按照幅度调制，通过在每个周期的基础上控制周期信号的相位，装置100能够产生具有定义的频谱的定义的信号。
图1D说明了根据本公开的另一个方面的、包括在每个周期的基础上调制的幅度和相位的示例性周期信号的图。如图所示，装置100可以产生具有以特定模式调制的幅度和相位的周期信号。在这个示例中，装置100产生信号，所述信号包括具有较大幅度和0度的相对相位的第一周期(0-T)、具有较低幅度和180度的相对相位的第二周期(T-2T)和具有更低幅度和180度的相对相位的第三周期(2T-3T)等，如图所示。按照如上所述的幅度和相位调制，通过在每个周期的基础上控制周期信号的幅度和相位，装置100能够产生具有定义的频谱的定义的信号。例如，如下文更详细讨论的，装置100可以调制相位和幅度两者以产生大致根升余弦信号，其具有如下的频谱，所述频谱具有大致以周期信号的频率为中心的较为平坦的高幅度部分，并且在所述中心频率上下的定义频率处具有在幅度上的较为陡峭的降低。
图2说明了根据本公开的一个方面的、用于调制大致周期信号的另一种示例性装置200的框图。在这个示例中，装置200能够调制周期信号的幅度、相位或者幅度和相位两者。更具体地，装置200包括每周期定时模块202、相位调制模块204、幅度调制模块206、频率校准压控振荡器(VCO)208和功率放大器(PA)210。
定时模块202根据从频率校准VCO 208接收的定时源信号来产生相位定时信号和幅度定时信号。这保证所述相位定时信号和幅度定时信号在每个周期的基础上与由VCO 208产生的周期信号是同步的。相位调制模块204产生在时间上基于其从定时模块202接收的相位定时信号的相位控制信号。所述相位控制信号调制由VCO 208产生的周期信号的相位。幅度调制模块206产生在时间上基于其从定时模块202接收的幅度定时信号的幅度控制信号。所述幅度控制信号控制功率放大器(PA)210的增益，并且从而调制由功率放大器(PA)210放大的周期信号的幅度。
频率校准VCO 208产生用于每周期定时模块202的定时源信号。所述定时源信号可以具有大致固定的幅度和大致固定的相位(例如，0度的相对相位)。VCO 208还产生具有由从相位调制模块204接收的相位控制信号调制的相位的信号。所述相位调制的信号与所述定时源信号在频率上大致同步。功率放大器(PA)210使用增益来放大所述相位调制的信号，该增益随着由幅度调制模块206产生的幅度控制信号而变化。因此，功率放大器(PA)210产生具有在每个周期的基础上调制的幅度和相位的信号。
在这个示例中，由定时模块202产生的相位定时信号指示何时(例如，在哪些周期)发生由装置200产生的信号的相位改变。由相位调制模块204产生的相位控制信号指示将信号的相对相位改变多少。由于相位控制信号是基于相位定时信号的，因此其也指示了在何时改变信号的相位。类似地，由定时模块202产生的幅度定时信号指示何时(例如，在哪些周期)发生由装置200产生的信号的幅度改变。由幅度调制模块206产生的幅度控制信号指示将信号的幅度改变多少。由于幅度控制信号是基于幅度定时信号的，因此其也指示了在何时改变信号的幅度。
图3A说明了根据本公开的另一个方面的、用于在每个周期的基础上调制大致周期信号的幅度和相位的另一种示例性装置300的示意图。示例性装置300可以是前述的装置100或者200的更详细的示例性方面。装置300包括定时模块302、幅度调制器320、相位调制器330、信号发生器340和放大器360。
定时模块302产生幅度和相位定时信号，用于控制由信号发生器340产生的大致周期信号的幅度和相位的调制。幅度调制器320响应于由定时模块302产生的幅度定时信号来控制放大器360的增益，以便在每个周期的基础上调制周期信号的幅度。相位调制器330控制由信号发生器340产生的周期信号的相位。信号发生器340产生大致周期信号，其具有由相位调制器330所产生的相位定时信号(VCO极性)调制或者控制的相位。所述信号发生器340还产生用于定时模块302的定时源信号(VCO源输入)，以产生定时信号。放大器360放大由信号发生器340产生的相位调制信号，并且还响应于由幅度调制器320产生的幅度调制信号来调制信号的幅度。
更具体地，定时模块302包括移位寄存器304，该移位寄存器304包括多个D触发器(DFF)304-1到304-8、与门306、延迟元件308和多个或门310-1到310-5。移位寄存器304被由信号发生器340产生的定时源信号(VCO源输入)时钟控制。与门306包括脉冲使能输入和VOC源输入。与门306包括与移位寄存器304的时钟输入耦接的输出。移位寄存器304也包括寄存器复位输入，所述寄存器复位输入适于经由延迟元件308接收功率放大器(PA)复位信号。第一DFF 304-1的输入适于接收脉冲启动输入。或门310-1包括与第一DFF 304-1的输出耦接的第一输入和与第七DFF304-7的输出耦接的第二输入。或门310-2包括与第二DFF 304-2的输出耦接的第一输入和与第六DFF 304-6的输出耦接的第二输入。或门310-3包括与第三DFF 304-3的输出耦接的第一输入和与第五DFF 304-5的输出耦接的第二输入。或门310-4包括与第四DFF 304-4的输出耦接的第一输入和与逻辑低电压Vss耦接的第二输入。或门310-5包括与逻辑低电压Vss耦接的第一输入和与第八DFF 304-9的输出耦接的第二输入。
幅度调制器320依次包括第一组驱动器322-1到322-4、第一组场效应晶体管(FET)324-1到324-4、第二组驱动器326-1到326-3、第二组FET 328-1到328-3和一组电容器C1到C3。第一组驱动器322-1到322-4的输入分别耦接到定时模块302的或门310-1到310-4的输出。第一组驱动器322-1到322-4的输出分别耦接到第一组FET 324-1到324-4的栅极。第二组驱动器326-1到326-3的输入适于接收电容器预充电使能脉冲。第二组驱动器326-1到326-3的输出分别耦接到第二组FET 328-1到328-3的栅极。第二组FET328-1到328-3的漏极适于接收偏压Vdd。第二组FET 328-1到328-3的源极分别耦接到电容器C1到C3，并且分别耦接到FET 322-1到322-3的漏极。FET 322-4的漏极适于接收偏压Vdd。
相位调制器330可以被配置为或门，所述或门具有与第一DFF 304-1的输出耦接的第一输入、与第七DFF 304-7的输出耦接的第二输入和适于产生相位控制信号(VCO极性)的输出。
信号发生器340依次包括压控振荡器(VCO)342和VCO校准单元344。VCO校准单元344响应于感测到由VCO 342产生的大致周期信号的频率来产生用于VCO 342的频率调谐信号。VCO 342还适于接收VCO使能信号，所述VCO使能信号用于使得VCO能够产生周期信号。这有益于低功率应用，其中，仅仅在信号(例如脉冲)正被发送的时间期间使能VCO。VCO342还适于响应于由相位调制器330产生的相位控制信号(VCO极性)而在0和180度之间改变周期信号的相对相位。另外，VCO 342适于产生用于定时模块302和用于放大器模块306的VCO源信号。在一个方面中，VCO源信号包括大致固定的幅度和大致0度的相对相位。在第二方面中，VCO源信号包括大致固定的幅度和大致180度的相对相位。
放大器360依次包括前置放大器362、功率放大器364、电容器C4和FET 366。前置放大器362耦接到VCO 342的输出，以便接收和放大相位调制的周期信号。功率放大器364的输入耦接到前置放大器362的输出，以进一步放大该相位调制的周期信号以及响应于由幅度调制器320产生的幅度控制信号对所述信号进行幅度调制。电容器C4耦接在功率放大器364的偏置端和地之间。FET 366的源极和漏极与电容器C4并联耦接。FET 366的栅极适于接收由定时模块302的或门310-5产生的PA复位信号。电容器C4适于接收由幅度调制器320产生的幅度控制信号。下面说明装置300在产生大致根升余弦脉冲中的操作。应当明白，装置300可以被配置来产生其它类型的信号。
图3B说明了根据本公开的另一个方面的、在用于在每个周期的基础上调制大致周期信号的所述示例性装置300中产生的各种信号的图。所述多个图的x轴或者水平轴表示时间，并且具体地，表示由VCO 342产生的周期信号的七个周期。顶部的图说明了由VCO 342产生的VCO定时源信号，其大致是正弦的，并且具有大致固定的幅度和大致0度的相对相位。第二图说明了由VCO 342响应于由相位调制器340产生的相位控制信号(VCO极性)而产生的相位调制信号。第三图示指示了幅度调制器320的哪个FET被启用。最后一个图说明了装置300的输出。
参见图3A和3B，在要产生信号(例如脉冲)之前的时间0之前，充电预充电使能脉冲分别经由驱动器326-1到326-3被应用到FET 328-1到328-3的栅极。这导通了FET 328-1到328-3，以便在电容器C1到C3上施加偏压Vdd，从而对它们预充电。电容器C1到C3被选择来产生用于由装置300产生的信号的特定幅度包络。在产生根升余弦信号的这个特定示例中，电容器C1到C3可以具有电容C4/10、C4/5和C4/2，其中C4是功率放大器364的偏置电容器。而且，在要产生信号之前的时间0之前，已经向FET 366的栅极施加了PA复位信号，以便将电容器C4接地并从其去除所有电荷，并且已经向移位寄存器304的寄存器复位输入施加了PA复位信号，以向寄存器加载逻辑低电平，所述逻辑低电平继而使得幅度调制器320的FET 324-1到324-4断开。
然后，在时间0，来自脉冲使能信号的逻辑高电平被施加到与门306的输入，与门306继而将VCO源输入传送到移位寄存器304的输入。移位寄存器继而响应于VCO源信号将在DFF 304-1的输入处的逻辑高电平(从脉冲启动输入接收的)传送到其输出并且传送到DFF 304-2和或门310-1的输入。或门310-1继而将所述逻辑高电平经由幅度调制器320的驱动器322-1传送到FET 324-1的栅极。响应于所述逻辑高电平，FET 324-1导通，并且将预充电的电容器C1与放大器360的电容器C4并联耦接。因此，在电容器C1上的电荷被传送到电容器C4，并且因此产生偏压，所述偏压使得功率放大器364放大由信号发生器340产生的信号。而且，在时间0，相位调制器330产生VCO极性信号，所述VCO极性信号使得VCO 342产生大致180度的相对相位。因此，如图3B所示，装置300在时间间隔0到T之间产生大致正弦信号的一个周期，所述周期具有大致180度的相对相位，并且具有与从电容器C1到C4传送的电荷相关的幅度。
在时间T，脉冲启动输入在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到DFF 304-2和或门310-1的输入。或门310-1继而将逻辑低电平经由驱动器322-1传送到FET 324-1的栅极。响应于逻辑低电平，FET324-1断开，并且使被放电的电容器C1与电容器C4不耦接。而且，在时间T，VCO源信号将在DFF 304-2的输入处的逻辑高电平时钟同步到DFF304-3和或门310-2的输入。或门310-2继而将所述逻辑高电平经由幅度调制器320的驱动器322-2传送到FET 324-2的栅极。响应于逻辑高电平，FET324-2导通，并且将预充电的电容器C2与放大器360的电容器C4并联耦接。因此，在电容器C2上的电荷被传送到电容器C4，并且因此产生更高的偏压，所述更高的偏压使得功率放大器364放大由信号发生器340产生的信号。而且，在时间T，相位调制器330产生VCO极性信号，所述VCO极性信号使得VCO 342产生大致0度的相对相位。因此，如图3B所示，装置300在时间T和2T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电容器C2到C4传送的电荷相关的幅度。
在时间2T，脉冲启动输入再一次在逻辑低电平。因此，VCO源信号将所述逻辑低电平时钟同步到DFF 304-2和或门310-1的输入。或门310-1继而将所述逻辑低电平经由驱动器322-1传送到FET 324-1的栅极，以将FET324-1保持在其断开状态，由此保持被放电的电容器C1与电容器C4的不相耦接。而且，在时间2T，VCO源信号将在DFF 304-2的输入处的逻辑低电平时钟同步到DFF 304-3和或门310-2的输入。或门310-2继而将所述逻辑低电平经由驱动器322-2传送到FET 324-2的栅极。响应于所述逻辑低电平，FET 324-2断开，并且使被放电的电容器C2与电容器C4不耦接。
另外，在时间2T，VCO源信号将在DFF 304-3的输入处的逻辑高电平时钟同步到DFF 304-4和或门310-3的输入。或门310-3继而经由幅度调制器320的驱动器322-2将所述逻辑高电平传送到FET 324-3的栅极。响应于所述逻辑高电平，FET 324-3导通，并且将预放电的电容器C3与放大器360的电容器C4并联耦接。因此，在电容器C3上的电荷被传送到电容器C4，因此产生用于功率放大器364的更高的偏压，以放大由信号发生器340产生的信号。而且，在时间2T，相位调制器330产生VCO极性信号，其使得VCO 342产生大致0度的相对相位。因此，如图3B所示，装置300在时间2T和3T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电容器C3向C4传送的电荷相关的幅度。
在时间3T，脉冲启动输入再一次在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到DFF 304-2和或门310-1的输入。或门310-1继而经由驱动器322-1将所述逻辑低电平传送到FET 324-1的栅极，以将FET 324-1保持在其断开状态，由此保持被放电的电容器C1与电容器C4的不相耦接。而且，在时间3T，VCO源信号将在DFF 310-2的输入处的逻辑低电平时钟同步到DFF 304-3和或门310-2的输入。或门310-2继而经由驱动器322-2将逻辑低电平传送到FET 324-2的栅极，以将FET 324-2保持在其断开状态，由此保持被放电的电容器C2与电容器C4的不相耦接。而且，在时间3T，VCO源信号将在DFF 310-3的输入处的逻辑低电平时钟同步到DFF 304-4和或门310-3的输入。或门310-3继而经由驱动器322-3将逻辑低电平传送到FET 324-3的栅极。响应于所述逻辑低电平，FET 324-3断开，并且使被放电的电容器C3与电容器C4不耦接。
另外，在时间3T，VCO源信号将在DFF 304-4的输入处的逻辑高电平时钟同步到DFF 304-5和或门310-4的输入。或门310-4继而经由幅度调制器320的驱动器322-4将所述逻辑高电平传送到FET 324-4的栅极。响应于所述逻辑高电平，FET 324-4导通，并且将电源电压Vdd耦接到放大器360的电容器C4。因此，电源电压Vdd完全地充电电容器C4，并且因此产生用于功率放大器364的更高的偏压，以放大由信号发生器340产生的信号。而且，在时间3T，相位调制器330产生VCO极性信号，其使得VCO 342产生大致0度的相对相位。因此，如图3B所示，装置300在时间3T和4T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电源电压Vdd向电容器C4传送的电荷相关的幅度。
在时间4T，脉冲启动输入再一次在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到或门310-1、310-2和310-4的输入。因此，如上所述，FET 324-1、324-2和324-4断开，由此使电容器C1、C2和电源电压Vdd与电容器C4不耦接。但是，在时间4T，VCO源信号将在DFF 304-5的输入处的逻辑高电平时钟同步到DFF 304-6和或门310-3的输入。或门310-3继而经由幅度调制器320的驱动器322-3将逻辑高电平传送到FET324-3的栅极。响应于所述逻辑高电平，FET 324-3导通，并且将被放电的电容器C3与放大器360的电容器C4并联耦接。在这种情况下，在电容器C4上的一些电荷传送到C3，由此减少了在电容器C4上的电荷。这产生了用于功率放大器364的更低的偏压，以放大由信号发生器340产生的信号。而且，在时间4T，相位调制器330产生VCO极性信号，其使得VCO 342产生大致0度的相对相位，因此，如图3B所示，装置300在时间4T和5T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电容器C4向电容器C3传送的电荷相关的幅度。
在时间5T，脉冲启动输入再一次在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到或门310-1、310-3和310-4的输入。因此，如上所述，FET 324-1、324-3和324-4断开，由此使电容器C1、C3和电源电压Vdd与电容器C4不耦接。但是，在时间5T，VCO源信号将在DFF 304-6的输入处的逻辑高电平时钟同步到DFF 304-7和或门310-2的输入。或门310-2继而经由幅度调制器320的驱动器322-2将逻辑高电平传送到FET324-2的栅极。响应于所述逻辑高电平，FET 324-2导通，并且将被放电的电容器C2与放大器360的电容器C4并联耦接。在这种情况下，在电容器C4上的一些电荷传送到C2，由此进一步减少了在电容器C4上的电荷。这产生了用于功率放大器364的更低的偏压，以放大由信号发生器340产生的信号。而且，在时间5T，相位调制器330产生VCO极性信号，其使得VCO 342产生大致0度的相对相位。因此，如图3B所示，装置300在时间5T和6T之间产生大致正弦信号的一个周期，其具有大致0度的相对相位，并且具有与从电容器C4向电容器C2传送的电荷相关的幅度。
在时间6T，脉冲启动输入在逻辑低电平。因此，VCO源信号将逻辑低电平时钟同步到或门310-2、310-3和310-4的输入。因此，如上所述，FET324-2、324-3和324-4断开，由此使电容器C2、C3和电源电压Vdd与电容器C4不耦接。但是，在时间6T，VCO源信号将在或门304-7的输入处的逻辑高电平时钟同步到DFF 304-8和或门310-1的输入。或门310-1继而经由幅度调制器320的驱动器322-1将逻辑高电平传送到FET 324-1的栅极。响应于所述逻辑高电平，FET 324-1导通，并且将被放电的电容器C1与放大器360的电容器C4并联耦接。在这种情况下，在电容器C4上的一些电荷传送到C1，由此进一步减少在电容器C4上的电荷。这产生了用于功率放大器364的更低的偏压，以放大由信号发生器340产生的信号。而且，在时间6T和7T之间，相位调制器330产生VCO极性信号，其使得VCO 342产生大致180度的相对相位，因此，如图3B所示，装置300在时间6T和7T之间产生大致正弦信号的一个周期，其具有大致180度的相对相位，并且具有与从电容器C4向电容器C1传送的电荷相关的幅度。
在时间7T之后，VCO源信号将逻辑低电平传送到或门310-1到310-4的输入。这有效地将电容器C1-3和电压Vdd从电容器C4断开。而且，此时，VCO源信号将逻辑高电平从DFF 304-8的输入传送到DFF 304-8的输出和或门310-5的输入。这使得或门310-5产生逻辑高电平PA复位信号。该PA复位信号继而使得FET 366导通，由此将电容器C4接地，并且从电容器C4去除基本上全部电荷。这将电容器C4复位以用于下一个信号产生过程。而且，在由延迟元件308指示的时间延迟之后，PA复位信号复位移位寄存器304，以便用所有的逻辑低信号加载该寄存器。
图3C说明了根据本公开的另一个方面的、由用于在每个周期的基础上调制大致周期信号的所述示例性装置300产生的一个示例性调制信号的示例性近似频谱的图。如上所述，装置300产生信号，例如脉冲，其包括具有定义的幅度和相位要求的多个周期。在这个示例中，所述信号的幅度从周期0到4T以定义的方式(例如，A/10、A/5、A/2、A)提高，并且从周期4T到7T以定义的方式(例如，A、A/2、A/5、A/10)降低。而且，在这个示例中，在间隔0-T和6T-7T的信号的相位与在间隔T-6T的信号的相位移相了大致180度。如此可以获得大致根升余弦信号。如图3C中所示，所述根升余弦信号产生定义的频谱，其具有在周期信号的频率f0上下的大致平坦幅度的区域，并且在平坦幅度区域的端部具有在幅度上的锐降。应当明白，可以配置装置300来产生具有定义的频谱的其它的定义的信号。
图4说明了根据本公开的另一个方面的、包括示例性收发机的示例性通信设备400的框图。通信设备400可以特别适用于向其它通信设备发送数据和从其它通信设备接收数据。通信设备400包括天线402、发送/接收分离设备404、前端接收机部分406、射频到基带接收机部分408、基带单元410、基带到射频发射机部分412、发射机414、数据接收器416和数据产生器418。发射机414可以包括诸如装置100、200和300之类的装置，用于产生诸如脉冲的定义的信号，其具有如上所述的在每个周期的基础上调制的幅度和/或相位。因此，发射机414能够发射具有定义的频谱的定义的信号。
在操作中，数据处理器416可以经由天线402、发送/接收分离设备404、前端接收机部分406、射频到基带接收机部分408和基带单元410从另一个通信设备接收数据，其中，天线402从所述通信设备获取RF信号，发送/接收分离设备404向前端接收机部分406发送所述信号，前端接收机部分406放大所接收的信号，射频到基带接收机部分408将RF信号转换为基带信号，基带单元410处理所述基带信号以确定所接收的数据。数据接收器416然后可以基于所接收的数据执行一个或多个定义的操作。该数据处理器416例如可以包括微处理器、微控制器、精简指令集计算机(RISC)处理器、显示器、音频设备(例如耳机，其包括例如扬声器的换能器)、医疗设备、集电靴(shoe)、手表、响应于数据的机器人或者机械设备、诸如显示器的用户界面、一个或多个发光二极管(LED)等。
而且，在操作中，数据产生器418可以产生发出的数据，所述发出的数据经由基带单元410、基带到射频发射机部分412、发射机414、发送/接收分离设备404和天线402发送到另一个通信设备，其中，基带单元410将所述发出的数据处理为基带信号以用于发送，基带到射频发射机部分412将基带信号转换为射频信号，发射机414调节所述射频信号以经由无线介质发送，发送/接收分离设备404将该射频信号路由到天线402并同时将输入分离到接收机前端406，天线402将射频信号发射到所述无线介质。数据产生器418可以是传感器或者其它类型的数据产生器。例如，数据产生器418可以包括微处理器、微控制器、RISC处理器、键盘、诸如鼠标或者跟踪球之类的指示设备、音频设备(例如耳机，其包括例如麦克风的换能器)、医疗设备、集电靴、手表、产生数据的机器人或者机械设备、诸如显示器的用户界面、一个或多个发光二极管(LED)等。
图5说明了根据本公开的另一个方面的、包括示例性收发机的示例性通信设备500的框图。通信设备500可以特别适合于向其它通信设备发送数据。通信设备500包括天线502、发射机504、基带到射频发射机部分506、基带单元508和数据产生器510。发射机504可以包括诸如装置100、200和300之类的装置，用于产生诸如脉冲的定义的信号，其具有如上所述的在每个周期的基础上调制的幅度和/或相位。因此，发射机414能够发射具有定义的频谱的定义的信号。
在操作中，数据产生器510可以产生发出的数据，所述发出的数据用于经由基带单元508、基带到射频发射机部分506、发射机504和天线502传送到另一个通信设备，其中，基带单元508将所述发出的数据处理为要发送的基带信号，基带到射频发射机部分506将所述基带信号转换为射频信号，发射机504调节所述射频信号以经由无线介质发送，天线502将所述射频信号发射到无线介质。数据产生器510可以是传感器或者其它类型的数据产生器。例如，数据产生器510可以包括微处理器、微控制器、RISC处理器、键盘、诸如鼠标或者跟踪球之类的指示设备、包括诸如麦克风之类的换能器的音频设备、医疗设备、集电靴、手表、产生数据的机器人或者机械设备、诸如显示器的用户界面、一个或多个发光二极管(LED)等。
图6A说明了作为PDMA调制的示例的、以不同的脉冲重复频率(PRF)定义的不同信道(信道1和2)。具体地，用于信道1的脉冲具有对应于脉冲到脉冲延迟周期602的脉冲重复频率(PRF)。相反，用于信道2的脉冲具有对应于脉冲到脉冲延迟周期604的脉冲重复频率(PRF)。这种技术因此可以用于定义伪正交信道，其具有在两个信道之间的脉冲冲突的较低可能性。特别地，可以通过使用脉冲的低占空比来实现脉冲冲突的低可能性。例如，通过适当地选择脉冲重复频率(PRF)，可以在与任何其它信道的脉冲不同的时间发送给定信道的基本所有脉冲。
对于给定信道定义的脉冲重复频率(PRF)可以取决于那个信道支持的一个或多个数据速率。例如，支持很低数据速率(例如，大约几千比特每秒或几个Kbps)的信道可以使用相应的低脉冲重复频率(PRF)。相反，支持较高数据速率(例如，大约几兆比特每秒或者几个Mbps)的信道可以使用相应的较高的脉冲重复频率(PRF)。
图6B说明了作为PDMA调制的示例的、以不同的脉冲位置或者偏移定义的不同信道(信道1和2)。在根据第一脉冲偏移(例如，相对于未示出的给定的时间点)的由线606表示的时间点产生用于信道1的脉冲。相反，在根据第二脉冲偏移的由线608表示的时间点产生用于信道2的脉冲。在给出脉冲之间的脉冲偏移差(由箭头610表示)的情况下，这种技术可以用于减少在两个信道之间的脉冲冲突的可能性。取决于为信道定义的任何其它信令参数(例如如本文所讨论的)和在设备之间的定时的精确性(例如相对时钟漂移)，可以使用不同的脉冲偏移来提供正交或者伪正交信道。
图6C说明了使用不同的定时跳变序列定义的不同信道(信道1和2)。例如，可以在根据一个时间跳变序列的时间产生用于信道1的脉冲612，而在根据另一个时间跳变序列的时间产生用于信道2的脉冲614。取决于所使用的具体序列和在所述设备之间的定时的精确性，这种技术可以用于提供正交或者伪正交信道。例如，所述时间跳变的脉冲位置可以不是周期性的，以降低与相邻信道的重复脉冲冲突的可能性。
图6D说明了作为PDM调制的示例的、使用不同的时隙定义的不同信道。在特定的时间实例产生用于信道L1的脉冲。类似地，在其它时间实例产生用于信道L2的脉冲。以相同的方式，在其它时间实例产生用于信道L3的脉冲。通常，属于不同的信道的时间实例不会重合，或者可以是正交的，以减少或者消除在不同信道之间的干扰。
应当明白，可以使用其它技术来根据脉冲调制方案定义信道。例如，可以根据不同的扩展伪随机数序列或者一个或多个其它适当参数来定义信道。而且，可以根据两个或者更多参数的组合来定义信道。
图7说明了根据本公开的另一个方面的、经由各个信道来彼此通信的各种超宽带(UWB)通信设备的框图。例如，UWB设备1702经由两个同时的UWB信道1和2来与UWB设备2704通信。UWB设备702经由单个信道3来与UWB设备3706通信。并且，UWB设备3706继而经由单个信道4来与UWB设备4708通信。其它配置是可能的。通信设备可以用于许多不同的应用，并且可以例如实现在耳机、麦克风、生物计量传感器、心率监控器、步程计、EKG设备、手表、集电靴、遥控器、开关、胎压监控器或者其它通信设备中。
可以在许多不同的设备中实现本公开的上述方面中的任何一个方面。例如，除了如上所述的医疗应用之外，本公开的方面可以被应用到健康和健身应用。另外，本公开的方面可以被实现在用于不同类型的应用的集电靴中。存在可以并入本文所述的公开的任何方面的其它多种应用。
上文已经描述了本公开的各个方面。应当清楚，可以以多种形式来体现本文的教导，并且本文公开的任何具体结构、功能或者两者仅仅是代表性的。根据本文的教导，本领域内的技术人员应当明白，可以独立于任何其它方面来实现本文公开的方面，并且可以以各种方式来组合这些方面中的两个或者更多个方面。例如，使用本文给出的任何数量的方面来实现装置或者实施方法。另外，可以使用补充或者替代本文给出的一个或多个方面的其它结构、功能或者结构和功能来实现这样的装置或者实施这样的方法。作为上述一些概念的实例，在一些方面中，可以根据脉冲重复频率来建立并发的信道。在一些方面中，可以根据脉冲位置或者偏移来建立并发的信道。在一些方面中，可以根据时间跳变序列来建立并发的信道。在一些方面中，可以根据脉冲重复频率、脉冲位置或者偏移和时间跳变序列来建立并发的信道。
本领域内的技术人员可以明白，可以使用多种不同的技术和方法中的任何一种来表示信息和信号。例如，可以通过电压、电流、电磁波、磁场或者磁性粒子、光场或者光粒子或者其任何组合来表示可以在整个上述说明中引用的数据、指令、命令、信息、信号、比特、码元和码片。
技术人员还可以明白，可以将结合本文公开的方面描述的各种说明性的逻辑块、模块、处理器、部件、电路和算法步骤实现为电子硬件(例如，数字实现方式、模拟实现方式或者两者的组合，可以使用源代码或者某种其它技术来设计它们)、包含指令的各种形式的程序或者设计代码(为了方便，本文可以将其称为“软件”或者“软件模块”)或者两者的组合。为了清楚地说明硬件和软件的这种可互换性，上文已经一般按照其功能描述了各种说明性的部件、框、模块、电路和步骤。这样的功能被实现为硬件还是软件取决于具体应用和在整个系统上施加的设计约束。技术人员可以针对每种特定应用以不同的方式来实现所述功能，但是这样的实现决策不应被解释为导致偏离了本公开的范围。
可以在集成电路(“IC”)、接入终端或者接入点中实现或者由集成电路(“IC”)、接入终端或者接入点执行结合本文公开的方面描述的各种说明性的逻辑框、模块和电路。所述IC可以包括被设计来执行本文所述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件部件、电子部件、光学部件、机械部件或者其任何组合，并且可以执行驻留在IC中、在所述IC外部或者内外皆有的代码或者指令。通用处理器可以是微处理器，但是作为替代，所述处理器可以是任何传统处理器、控制器、微控制器或者状态机。处理器也可以被实现为计算设备的组合，例如DSP和微处理器的组合、多个微处理器的组合、与DSP核心相结合的一个或多个微处理器的组合或者任何其它这样的配置。
可以明白，在任何公开的过程中的步骤的任何具体顺序或者层次是示例方式的实例。根据设计偏好，可以明白，可以在保持在本公开的范围中的情况下重新布置在过程中的步骤的具体顺序或者层次。所附方法权利要求以示例顺序提供了各种步骤的元素，并且不意味着限于所提供的具体顺序或者层次。
可以直接地以硬件、以由处理器执行的软件模块或者以两者的组合来体现结合本文公开的方面描述的方法或者算法的步骤。软件模块(例如包括可执行指令和相关数据)和其它数据可以驻留在数据存储器中，所述数据存储器例如RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域已知的任何其它形式的计算机可读存储介质。示例的存储介质可以耦合到机器，所述机器例如计算机/处理器(本文为了方便，可以将其称为“处理器”)，这样的处理器可以从存储介质读取信息(例如代码)或者向存储介质写入信息。示例的存储介质可以集成到处理器。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户装置中。作为替代，处理器和存储介质可以作为分立部件驻留在用户装置中。而且，在一些方面中，任何适当的计算机程序产品可以包括计算机可读介质，其包括与本公开的一个或多个方面相关的代码。在一些方面中，计算机程序产品可以包括封装材料。
虽然已经结合各个方面描述了本发明，但是可以明白，本发明能够进行进一步的修改。本申请意欲涵盖本发明的任何改变、使用或者适配，所述任何改变、使用或者适配一般遵照本发明的原理，并且包括来自本发明所属领域中的已知或者常规实践的与本公开的差别。