像素阵列

摘要

本发明公开一种像素阵列，其位于一基板上且包括多个像素组。每一像素组包括一第一扫描线，一第二扫描线，一数据线、一数据信号传输线、一第一像素单元以及一第二像素单元。数据线不平行于第一扫描线及第二扫描线设置。数据信号传输线平行于第一扫描线以及第二扫描线设置且与数据线电性连接。第一扫描线与第二扫描线之间的距离小于数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离。第一像素单元与第一扫描线以及数据线电性连接。第二像素单元与第二扫描线以及数据线电性连接。

权利要求

1.一种像素阵列，位于一基板上，其特征在于，该像素阵列包括多个像素组，每一像素组包括：一第一扫描线以及一第二扫描线；

一数据线，其不平行于该第一扫描线及该第二扫描线设置；

一数据信号传输线，其平行于该第一扫描线以及该第二扫描线设置且与该数据线电性连接，其中该第一扫描线与该第二扫描线之间的距离小于该数据信号传输线与该第一扫描线及该第二扫描线的任一条之间的距离；

一第一像素单元，其与该第一扫描线以及该数据线电性连接；以及

一第二像素单元，其与该第二扫描线以及该数据线电性连接。

2.根据权利要求1所述的像素阵列，其特征在于，该数据信号传输线与该第一扫描线及该第二扫描线的任一条相距5微米以上。

3.根据权利要求1所述的像素阵列，其特征在于，该基板具有多个单元区域，且每一像素组位于一个单元区域内，其中该第一扫描线以及该第二扫描线设置于该单元区域的中间部分，该数据信号传输线设置于该单元区域的边缘部分。

4.根据权利要求1所述的像素阵列，其特征在于，该基板具有多个单元区域，且每一像素组位于一个单元区域内，其中该数据信号传输线与该第一扫描线及该第二扫描线的任一条之间的距离为该单元区域的长度的9％～38％。

5.根据权利要求1所述的像素阵列，其特征在于，该基板具有多个单元区域，且每一像素组位于一个单元区域内，其中该第一像素单元以及该第二像素单元分别具有一主动组件以及一像素电极，且该第一像素单元以及该第二像素单元的主动组件设置于该单元区域的中间部分。

6.一种像素阵列，位于一基板上，其特征在于，该像素阵列包括多个像素组，每一像素组包括：一第一扫描线以及一第二扫描线；

一第一数据线以及一第二数据线，其不平行于该第一扫描线及该第二扫描线设置；

一第一数据信号传输线以及一第二数据信号传输线，其平行该第一扫描线以及该第二扫描线设置，且该第一数据信号传输线与该第一数据线电性连接，该第二数据信号传输线与该第二数据线电性连接，其中该第一扫描线与该第二扫描线之间的距离小于该第一数据信号传输线及该第二数据信号传输线的任一条与该第一扫描线与该第二扫描线的任一条之间的距离；

一第一像素单元，其与该第一扫描线以及该第一数据线电性连接；

一第二像素单元，其与该第二扫描线以及该第一数据线电性连接；

一第三像素单元，其与该第一扫描线以及该第二数据线电性连接；以及

一第四像素单元，其与该第二扫描线以及该第二数据线电性连接。

7.根据权利要求6所述的像素阵列，其特征在于，该第一数据信号传输线与该第一扫描线与该第二扫描线的任一条之间相距5微米以上。

8.根据权利要求6所述的像素阵列，其特征在于，该第二数据信号传输线与该第一扫描线与该第二扫描线的任一条之间相距5微米以上，其中该基板具有多个单元区域，且每一像素组位于一个单元区域内。

9.根据权利要求6所述的像素阵列，其特征在于，该基板具有多个单元区域，且每一像素组位于一个单元区域内，其中该第一扫描线以及该第二扫描线设置于该单元区域的中间部分，该第一数据信号传输线及该第二数据信号传输线设置于该单元区域的边缘部分。

10.根据权利要求6所述的像素阵列，其特征在于，该基板具有多个单元区域，且每一像素组位于一个单元区域内，其中该第一数据信号传输线及该第二数据信号传输线的任一条与该第一扫描线及该第二扫描线的任一条之间的距离为该单元区域的长度的9％～

38％，其中该第一、第二、第三、第四像素单元分别具有一主动组件以及一像素电极，且该第一、第二、第三、第四像素单元的主动组件设置于该单元区域的中间部分。

说明书

像素阵列

技术领域

[0001] 本发明涉及一种显示阵列(display array)，且特别是有关于一种像素阵列(pixel array)。

背景技术

[0002] 一般而言，液晶显示面板主要是由一主动组件阵列基板、一对向基板以及一夹于主动组件阵列基板与对向基板之间的液晶层所构成，其中主动组件阵列基板可分为显示区(display region)与非显示区(non-display region)，其中在显示区上配置有以阵列排列的多个像素单元，而每一像素单元包括薄膜晶体管(TFT)以及与薄膜晶体管连接的像素电极(pixel electrode)。此外，在显示区内配置有多条扫描线(scan line)与数据线(data line)，每一个像素单元的薄膜晶体管是与对应的扫描线与数据线电性连接。在非显示区内则配置有信号线、源极驱动器(source driver)以与栅极驱动器(gate driver)。

[0003] 当液晶显示面板欲显示影像画面时，其必须通过栅极驱动器来依序开启显示面板内的每一列(row)像素，且每一列像素在开启的时间内会对应的接收源极驱动器所提供的数据电压。如此一来，每一列像素中的液晶分子就会依据其所接收的数据电压而作适当的排列。然而，随着液晶显示面板的分辨率提升，液晶显示器就必须通过增加栅极驱动器与源极驱动器的使用数目来配合分辨率的提升，且因栅极驱动器与源极驱动器的使用数目增加会让非显示区(或称为边框)的面积变大。基于上述理由，液晶显示器的生产成本便随着栅极驱动器、源极驱动器的使用数量而增加，同时边框也越来越大。若能将栅极驱动器及/或源极驱动器的使用数目减少，便可轻易地解决成本无法降低的问题以及做出窄边框，即非显示区面积较小的产品。

发明内容

[0004] 本发明提供一种像素阵列，可维持高开口率并减少V型斜纹(mura)瑕疵的产生。

[0005] 本发明提出一种像素阵列，其位于一基板上。像素阵列包括多个像素组。每一像素组包括一第一扫描线、一第二扫描线、一数据线、一数据信号传输线、一第一像素单元以及一第二像素单元。数据线不平行于第一扫描线及第二扫描线设置。数据信号传输线平行于第一扫描线以及第二扫描线设置且与数据线电性连接。第一扫描线与第二扫描线之间的距离小于数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离。第一像素单元与第一扫描线以及数据线电性连接。第二像素单元与第二扫描线以及数据线电性连接。

[0006] 在本发明的一实施例中，上述的数据信号传输线与第一扫描线及第二扫描线的任一条相距5微米以上。

[0007] 在本发明的一实施例中，上述的基板具有多个单元区域，且每一像素组位于一个单元区域内。

[0008] 在本发明的一实施例中，上述的第一扫描线以及第二扫描线设置于单元区域的中间部分，数据信号传输线设置于单元区域的边缘部分。

[0009] 在本发明的一实施例中，上述的数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离实质上为单元区域的长度的9％～38％。

[0010] 在本发明的一实施例中，上述的第一像素单元以及第二像素单元分别具有一主动组件以及一像素电极，且第一像素单元以及第二像素单元的主动组件设置于单元区域的中间部分。

[0011] 本发明还提出一种像素阵列，其位于一基板上。像素阵列包括多个像素组。每一像素组包括一第一扫描线、一第二扫描线、一第一数据线、一第二数据线、一第一数据信号传输线、一第二数据信号传输线、一第一像素单元、一第二像素单元、一第三像素单元以及一第四像素单元。第一数据线以及第二数据线不平行于第一扫描线及第二扫描线设置。第一数据信号传输线以及第二数据信号传输线平行第一扫描线以及第二扫描线设置，且第一数据信号传输线与第一数据线电性连接。第二数据信号传输线与第二数据线电性连接。第一扫描线与第二扫描线之间的距离小于第一数据信号传输线及第二数据信号传输线的任一条与第一扫描线与第二扫描线的任一条之间的距离。第一像素单元与第一扫描线以及第一数据线电性连接。第二像素单元与第二扫描线以及第一数据线电性连接。第三像素单元与第一扫描线以及第二数据线电性连接。第四像素单元与第二扫描线以及第二数据线电性连接。

[0012] 在本发明的一实施例中，上述的第一数据信号传输线与第一扫描线与第二扫描线的任一条之间相距5微米以上。

[0013] 在本发明的一实施例中，上述的第二数据信号传输线与第一扫描线与第二扫描线的任一条之间相距5微米以上。

[0014] 在本发明的一实施例中，上述的基板具有多个单元区域，且每一像素组位于一个单元区域内。

[0015] 在本发明的一实施例中，上述的第一扫描线以及第二扫描线设置于单元区域的中间部分，第一数据信号传输线及第二数据信号传输线设置于单元区域的边缘部分。

[0016] 在本发明的一实施例中，上述的第一数据信号传输线及第二数据信号传输线的任一条与第一扫描线及第二扫描线的任一条之间的距离实质上为单元区域的长度的9％～38％。

[0017] 在本发明的一实施例中，上述的第一像素单元、第二像素单元、第三像素单元、第四像素单元分别具有一主动组件以及一像素电极，且第一像素单元、第二像素单元、第三像素单元、第四像素单元的主动组件设置于单元区域的中间部分。

[0018] 基于上述，由于本发明的第一扫描线与第二扫描线之间的距离小于数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离。因此，本发明的像素阵列的设计除了可使扫描线远离数据信号传输线，以减少扫描线与数据信号传输线之间的耦合效应(coupling effect)而造成数据信号传输线与数据线的连接处的电位下降，来减少斜纹(mura)瑕疵，譬如是V型斜纹瑕疵的产生之外，于相同类型的半源极驱动(HalfSource Driving，HSD)的架构下，本发明的像素阵列可具有较高开口率。

[0019] 为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

附图说明

[0020] 图1A为本发明的一实施例的一种像素阵列的等效电路图；

[0021] 图1B为图1A的像素阵列的俯视示意图；

[0022] 图2A为本发明的另一实施例的一种像素阵列的等效电路图；

[0023] 图2B为图2A的像素阵列的俯视示意图。

[0024] 其中，附图标记

[0025] 10、20：基板 10a、20a：单元区域[0026] 100、200：像素阵列 100a、200a：像素组[0027] 110、210：第一扫描线 120、220：第二扫描线[0028] 130：数据线 132、232、242：接触窗[0029] 140：数据信号传输线 150、270：第一像素单元[0030] 152、162、272、282、292、312：主动组件 152a、162a：通道层[0031] 152b、162b：栅极 152c、162c：源极

[0032] 152d、162d：漏极 160、280：第二像素单元[0033] 154、164、274、284、294、314：像素电极 230：第一数据线

[0034] 240：第二数据线 250：第一数据信号传输线[0035] 260：第二数据信号传输线 290：第三像素单元

[0036] 310：第四像素单元

具体实施方式

[0037] 图1A为本发明的一实施例的一种像素阵列的等效电路图。图1B为图1A的像素阵列的俯视示意图。请同时参考图1A与图1B，在本实施例中，像素阵列100位于一基板10上，且像素阵列100包括多个像素组100a。其中，基板10具有多个单元区域10a，且每一像素组100a位于一个单元区域10a内。

[0038] 详细来说，每一像素组100a包括一第一扫描线110、一第二扫描线120、一数据线130、一数据信号传输线140、一第一像素单元150以及一第二像素单元160。其中，数据线
130不平行于第一扫描线110以及第二扫描线120设置。在本实施例中，数据线130例如是垂直第一扫描线110及第二扫描线120设置，且第一扫描线110以及第二扫描线120实质上设置于基板10的单元区域10a的中间部分。

[0039] 数据信号传输线140平行于第一扫描线110以及第二扫描线120设置，且数据信号传输线140通过一接触窗132与数据线130电性连接。具体来说，数据信号传输线140设置于基板10的单元区域10a的边缘部分。此外，本实施例的第一扫描线110、第二扫描线120以及数据信号传输线140例如是同一膜层。也就是说，第一扫描线110、第二扫描线120以及数据信号传输线140是通过同一道制造工艺步骤所形成。

[0040] 特别是，在本实施例中，在单一像素组100a中，第一扫描线110与第二扫描线120之间的距离小于数据信号传输线140与第一扫描线110及第二扫描线120的任一条之间的距离。更具体来说，本实施例的数据信号传输线140与第一扫描线110及第二扫描线120的任一条相距5微米以上。数据信号传输线140与第一扫描线110及第二扫描线120的任一条之间的距离实质上为基板10的单元区域10a的长度的9％～38％。

[0041] 在本实施例中，每一数据信号传输线140分别与其中一条数据线130电性连接。详细而言，本实施例的每一数据信号传输线140的延伸方向与第一扫描线110及第二扫描线120的延伸方向实质上平行，且第一扫描线110与第二扫描线120之间的距离小于数据信号传输线140与第一扫描线110及第二扫描线120的任一条之间的距离。如此一来，本实施例的像素阵列100的设计除了可有效减少数据线130末端的扇出线路(fan-out trace)的数量之外，亦可使第一扫描线110及第二扫描线120远离数据信号传输线140，以减少第一扫描线110(或第二扫描线120)与数据信号传输线140之间的耦合效应(coupling effect)而造成数据信号传输线140与数据线130的连接处的电位下降，来减少斜纹(mura)瑕疵，譬如是V型斜纹(mura)瑕疵的产生。此处，所述的数据信号传输线140的设计即为一种于像素上沿数据线(Tracking data-line in Pixel，TDP)布线的架构。

[0042] 请再同时参考图1A与图1B，本实施例的第一像素单元150与第一扫描线110以及数据线130电性连接。第二像素单元160与第二扫描线120以及数据线130电性连接。其中，第一像素单元150具有一主动组件152以及一像素电极154，而第二像素单元160具有一主动组件162以及一像素电极164。第一像素单元150以及第二像素单元160的主动组件152、162分别设置于基板10的单元区域10a的中间部分，且主动组件152、162例如是由通道层152a、162a、栅极152b、162b、源极152c、162c以及漏极152d、162d所组成的薄膜晶体管(TFT)。

[0043] 由于本实施例的像素阵列100的设计是使两相邻的第一像素单元150与第二像素单元160与同一条数据线130电性连接，因而得以使所需的数据线130的数目减半，进而减少源极驱动器(未绘示)的使用数量。此处的像素阵列的设计即为所谓的半源极驱动(Half Source Driving，HSD)架构。

[0044] 简言之，由于本实施例是采用半源极驱动(HSD)的像素架构搭配数据信号传输线140的设计(即TDP的布线架构)，因此，可有效减少数据线130的使用数量以及有效减少数据线130末端的扇出线路(fan-out trace)的数量，故可以轻易地达成窄边界(slim-border)的设计需求(边缘例如为1.9mm)。此外，相对于公知于半源极驱动(HSD)的像素架构下将数据信号传输线140设置于第一扫描线110与第二扫描线120之间(开口率例如约为36.9％)而言，本实施例的像素阵列100的设计可具有较高的开口率(开口率例如约为42.5％)。

[0045] 图2A为本发明的另一实施例的一种像素阵列的等效电路图。图2B为图2A的像素阵列的俯视示意图。请同时参考图2A与图2B，为了更轻易地达成窄边界(slim-border)的设计需求，本实施例提供另一种像素阵列200。在本实施例中，像素阵列200位于一基板20上，且此像素阵列200包括多个像素组200a。其中，基板20具有多个单元区域20a，且每一像素组200a位于一个单元区域20a内。

[0046] 详细来说，每一像素组200a包括一第一扫描线210、一第二扫描线220、一第一数据线230、一第二数据线240、一第一数据信号传输线250、一第二数据信号传输线260、一第一像素单元270、一第二像素单元280、一第三像素单元290以及一第四像素单元310。第一数据线230以及第二数据线240不平行于第一扫描线210及第二扫描线220设置。在本实施例中，第一数据线230例如是垂直第一扫描线210及第二扫描线220设置，第二数据线240例如是垂直第一扫描线210及第二扫描线220设置，且第一扫描线210以及第二扫描线
220实质上设置于基板20的单元区域20a的中间部分。

[0047] 第一数据信号传输线250以及第二数据信号传输线260平行第一扫描线210以及第二扫描线220设置。第一数据信号传输线250通过一接触窗232与第一数据线230电性连接。第二数据信号传输线260通过一接触窗242与第二数据线240电性连接。具体来说，第一数据信号传输线250以及第二数据信号传输线260设置于基板20的单元区域20a的边缘部分。此外，本实施例的第一扫描线210、第二扫描线220、第一数据信号传输线250以及第二数据信号传输线260例如是同一膜层。也就是说，第一扫描线210、第二扫描线220、第一数据信号传输线250以及第二数据信号传输线260是通过同一道制造工艺步骤所形成。

[0048] 特别是，在本实施例中，在像素组200a中，第一扫描线210与第二扫描线220之间的距离小于第一数据信号传输线250及第二数据信号传输线260的任一条与第一扫描线210与第二扫描线220的任一条之间的距离。更具体来说，第一数据信号传输线250与第一扫描线210与第二扫描线220的任一条之间相距5微米以上。第二数据信号传输线260与第一扫描线210与第二扫描线220的任一条之间相距5微米以上。第一数据信号传输线
250及第二数据信号传输线260的任一条与第一扫描线210及第二扫描线220的任一条之间的距离实质上为基板20的单元区域20a的长度的9％～38％。

[0049] 在本实施例中，每一数据信号传输线(例如是第一数据信号传输线250以及第二数据信号传输线260)分别与其中一条数据线(例如是第一数据线230以及第二数据线240)电性连接。详细而言，本实施例的第一数据信号传输线250与第二数据信号传输线
260的延伸方向与第一扫描线210及第二扫描线220的延伸方向实质上平行，且第一扫描线210与第二扫描线220之间的距离小于第一数据信号传输线250及第二数据信号传输线
260的任一条与第一扫描线210与第二扫描线220的任一条之间的距离。如此一来，本实施例的像素阵列200的设计除了可有效减少数据线(包括第一数据线230以及第二数据线
240)末端的扇出线路(fan-out trace)的数量之外，亦可使第一扫描线210及第二扫描线
220远离第一数据信号传输线250及第二数据信号传输线260，以减少第一扫描线210(或第二扫描线220)与第一数据信号传输线250(或第二数据信号传输线260)之间的耦合效应(coupling effect)而造成第一数据信号传输线250与第一数据线230的连接处的电位下降(或第二数据信号传输线260与第二数据线240的连接处的电位下降)，来减少斜纹(mura)瑕疵，譬如是V型斜纹(mura)瑕疵的产生。此处，所述的第一数据信号传输线250以及第二数据信号传输线260的设计即为一种于像素上沿数据线(Trackingdata-line in Pixel，TDP)布线的架构。

[0050] 请再同时参考图2A与图2B，第一像素单元270与第一扫描线210以及第一数据线230电性连接。第二像素单元280与第二扫描线220以及第一数据线230电性连接。第三像素单元290与第一扫描线210以及第二数据线240电性连接。第四像素单元310与第二扫描线220以及第二数据线240电性连接。其中，第一像素单元270、第二像素单元280、第三像素单元290、第四像素单元310分别具有一主动组件272、282、292、312以及一像素电极
274、284、294、314，且第一像素单元270、第二像素单元280、第三像素单元290、第四像素单元310的主动组件272、282、292、312设置于基板20的单元区域20a的中间部分。

[0051] 由于本实施例的像素阵列200的设计是使两相邻的第一像素单元270与第二像素单元280与同一条数据线(即第一数据线230)电性连接，两相邻的第三像素单元290与第四像素单元310与同一条数据线(即第二数据线240)电性连接，因而得以使所需的数据线的数目减半，进而减少源极驱动器(未绘示)的使用数量。此处，所述的像素阵列的设计即为所谓的半源极驱动(Half SourceDriving，HSD)架构。

[0052] 简言之，由于本实施例是采用半源极驱动(HSD)的像素架构搭配数据信号传输线(包括第一数据信号传输线250以及第二数据信号传输线260)的设计(即TDP的布线架构)，因此，相对于图1B的像素阵列100而言，本实施例除了可有效减少数据线(包括第一数据线230以及第二数据线240)的使用数量外，亦可更进一步地减少数据线末端的扇出线路(fan-out trace)的数量，故可以更轻易地达成窄边界(slim-border)的设计需求(边缘例如为0.9mm)。

[0053] 综上所述，由于本发明的第一扫描线与第二扫描线之间的距离小于数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离。因此，本发明之像素阵列的设计除了可使扫描线远离数据信号传输线，以减少扫描线与数据信号传输线之间的耦合效应(coupling effect)而造成数据信号传输线与数据线的连接处的电位下降，来减少V型斜纹(mura)瑕疵的产生之外，于相同类型的半源极驱动(Half Source Driving，HSD)的架构下，本发明的像素阵列可具有较高开口率。

[0054] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。