复合电视广播信号电流箝位的方法与装置

摘要

本发明公开了一种CVBS电流箝位的方法和装置，以解决现有技术中对CVBS的电流箝位以及进行模数转换之后，解码的正确率较低的问题。本发明中的方法包括：对复合电视广播信号CVBS进行暗电平检测得到所述CVBS的暗电平幅值；根据所述暗电平幅值调节所述CVBS交流耦合后的直流电平，使交流耦合后的所述CVBS的暗电平幅值在预设的箝位时间内保持为预设的电平值。根据本发明的技术方案，CVBS的处理能够适应各种非标准的CVBS信号源，确保模数转换采样时信号直流电平为最佳电平，有助于提高模数转换之后解码的正确性，从而确保图像的亮度均匀及同步分离稳定。

权利要求

1.一种复合电视广播信号电流箝位的方法，其特征在于，包括：对复合电视广播信号CVBS进行暗电平检测得到所述CVBS的暗电平幅值；以及采用脉冲输入的方式对CVBS交流耦合后的直流电平进行调节，使交流耦合后的所述CVBS的暗电平幅值在预设的箝位时间内保持为标准的暗电平幅值，其中，采用脉冲输入的方式对CVBS交流耦合后的直流电平进行调节包括：判断检测到的暗电平幅值与所述标准的暗电平幅值之间的大小关系，若检测到的暗电平幅值大于所述标准的暗电平幅值，则调节脉冲为下拉脉冲，反之，所述调节脉冲为上拉脉冲；

确定所述调节脉冲的宽度；

根据所述调节脉冲是上拉脉冲还是下拉脉冲，以及所述调节脉冲的宽度，生成合适的调节脉冲，然后将生成的调节脉冲输入到所述CVBS交流耦合的输出点。

2.根据权利要求1所述的方法，其特征在于，确定所述脉冲宽度包括：将所述箝位时间内的所述暗电平幅值取均值；

比较所述均值与所述标准的暗电平幅值，根据比较结果确定所述调节脉冲的宽度。

3.根据权利要求1或2所述的方法，其特征在于，在对CVBS进行暗电平检测之前，所述方法还包括：检测所述CVBS的幅度，根据检测结果对所述CVBS进行程序增益控制。

4.根据权利要求1或2所述的方法，其特征在于，在对CVBS进行暗电平检测之前，所述方法还包括：对所述CVBS进行交流耦合处理。

5.一种复合电视广播信号电流箝位的装置，其特征在于，包括：暗电平检测模块，用于对复合电视广播信号CVBS进行暗电平检测得到CVBS的暗电平幅值；

调节模块，用于采用脉冲输入的方式对CVBS交流耦合后的直流电平进行调节，使交流耦合后的所述CVBS的暗电平幅值在预设的箝位时间内保持为标准的暗电平幅值，其中，所述调节模块包括：判断子模块，用于判断检测到的暗电平幅值与所述标准的暗电平幅值之间的大小关系，若检测到的暗电平幅值大于所述标准的暗电平幅值，则调节脉冲为下拉脉冲，反之，所述调节脉冲为上拉脉冲； 确定子模块，用于确定所述调节脉冲的宽度；

生成子模块，用于根据所述调节脉冲是上拉脉冲还是下拉脉冲，以及所述调节脉冲的宽度，生成合适的调节脉冲，然后将生成的调节脉冲输入到所述CVBS交流耦合的输出点。

6.根据权利要求5所述的装置，其特征在于，所述确定子模块还用于：将所述箝位时间内的所述暗电平幅值取均值；

比较所述均值与所述标准的暗电平幅值，根据比较结果确定所述调节脉冲的宽度。

7.根据权利要求5或6所述的装置，其特征在于，所述装置还包括：信号幅度检测模块，用于检测所述CVBS的幅度；

程序增益控制模块，用于根据所述信号幅度检测模块的检测结果对所述CVBS进行程序增益控制。

8.根据权利要求5或6所述的装置，其特征在于，所述装置还包括耦合模块，用于对所述CVBS进行交流耦合处理。

说明书

复合电视广播信号电流箝位的方法与装置

技术领域

[0001] 本发明涉及视频信号处理领域，特别地涉及一种复合电视广播信号电流箝位的方法与装置。

背景技术

[0002] 电流箝位可以用于复合电视广播信号CVBS的处理，在CVBS进行模数转换之前进行采样然后电流箝位，然后进行模数转换。

[0003] 由于射频信号经解调后检波的CVBS由于设备误差等原因，可能存在各种信号调制端及解调端的非标准信号，比如说有可能信号过调制，有可能信号欠调制，即CVBS通过标准的75欧匹配电阻之后产生的视频信号峰峰值不是标准的1V，而是高于或低于1V。另外也有可能出现信号的同步头上存在过冲调制或同步头幅度不标准等情况。

[0004] 现有的电流箝位方法通常有二极管箝位方式和电压箝位方式。二极管箝位受到二极管导通特性的影响，性能不够稳定；如果配合运放来箝位又可能受到匹配电路不良而导致自激。并且二极管箝位只能针对标准信号进行电流箝位，对非标准信号箝位效果不够理想，即按照箝位的电平进行模数转换之后，解码的正确率较低。电压箝位的方式也存在着对非标准信号箝位效果不够理想的问题。

[0005] 现有技术中，对CVBS的电流箝位以及进行模数转换之后，解码的正确率较低，针对该问题，目前尚未提出有效的解决方案。

发明内容

[0006] 本发明的目的是提供一种CVBS电流箝位的方法和装置，以解决现有技术中对CVBS的电流箝位以及进行模数转换之后，解码的正确率较低的问题。

[0007] 为解决上述问题，根据本发明的一个方面，提供一种CVBS电流箝位的方法。

[0008] 本发明的CVBS电流箝位方法包括：对复合电视广播信号CVBS进行暗电平检测得到所述CVBS的暗电平幅值；根据所述暗电平幅值调节所述CVBS交流耦合后的直流电平，使交流耦合后的所述CVBS的暗电平幅值在预设的箝位时间内保持为预设的电平值。

[0009] 优选地，根据所述暗电平幅值调节所述CVBS交流耦合后的直流电平包括：根据所述暗电平幅值确定用于调节所述CVBS交流耦合后的直流电平的调节脉冲为上拉脉冲或下拉脉冲，并确定所述调节脉冲的宽度；生成所述调节脉冲然后将所述调节脉冲输入到所述交流耦合的输出点。

[0010] 优选地，确定所述脉冲宽度包括：将所述箝位时间内的所述暗电平幅值取均值；比较所述均值与所述预设的电平值，根据比较结果确定所述调节脉冲的宽度。

[0011] 优选地，在对CVBS进行暗电平检测之前，所述方法还包括：检测所述CVBS的幅度，根据检测结果对所述CVBS进行程序增益控制。

[0012] 优选地，在对CVBS进行暗电平检测之前，所述方法还包括：对所述CVBS进行交流耦合处理。

[0013] 为解决上述问题，根据本发明的另一方面，提供一种CVBS电流箝位的装置。

[0014] 本发明的CVBS电流箝位装置包括：暗电平检测模块，用于对复合电视广播信号CVBS进行暗电平检测得到CVBS的暗电平幅值；调节模块，用于根据所述暗电平幅值调节所述CVBS交流耦合后的直流电平，使交流耦合后所述CVBS的暗电平幅值在预设的箝位时间内保持为预设的电平值。

[0015] 优选地，所述调节模块包括：确定子模块，根据所述暗电平幅值确定用于调节所述CVBS交流耦合后的直流电平的调节脉冲为上拉脉冲或下拉脉冲，并确定所述调节脉冲的宽度；生成子模块，用于生成所述调节脉冲。

[0016] 优选地，所述确定子模块还用于：将所述箝位时间内的所述暗电平幅值取均值；比较所述均值与预设的暗电平幅值，根据比较结果确定所述调节脉冲的宽度。

[0017] 优选地，所述装置还包括：信号幅度检测模块，用于检测所述CVBS的幅度；程序增益控制模块，用于根据所述信号幅度检测模块的检测结果对所述CVBS进行程序增益控制。

[0018] 优选地，所述装置还包括耦合模块，用于对所述CVBS进行交流耦合处理。

[0019] 根据本发明的技术方案，对CVBS进行暗电平检测，根据检测结果调节CVBS交流耦合后的直流电平，这种方式能够将非标准信号中的暗电平幅值调整为标准信号中的暗电平幅值，从而能够适应各种非标准的CVBS信号源，确保模数转换采样时信号直流电平为最佳电平，有助于提高模数转换之后解码的正确性，从而确保图像的亮度均匀及同步分离稳定。

附图说明

[0020] 此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

[0021] 图1是根据本发明实施例的方法的流程图；

[0022] 图2是CVBS波形示意图；

[0023] 图3是根据本发明实施例中CVBS电流箝位装置的结构示意图；

[0024] 图4是根据本发明实施例中的调节脉冲的波形示意图；

[0025] 图5是根据本发明实施例中的CVBS电流箝位装置结构的示意图。

具体实施方式

[0026] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

[0027] 图1是根据本发明实施例的方法的流程图。

[0028] 如图1所示，本发明中的复合电视广播信号CVBS电流箝位的方法包括如下步骤：

[0029] 步骤S12：对CVBS进行暗电平检测得到CVBS的暗电平幅值。

[0030] 在步骤S12中，可以采用现有的各种暗电平检测方式得到CVBS的暗电平幅值。

[0031] 步骤S14：根据暗电平幅值调节CVBS交流耦合后的直流电平。

[0032] 在步骤S14中，调节的目标是使交流耦合后的CVBS的暗电平幅值在预设的箝位时间内保持为预设的电平值。

[0033] 这里预设的电平值可以参考相关标准来设置，例如设置为0.3V。

[0034] 在实现中，可以采用现有的各种电平调节方式来调节CVBS交流耦合后的直流电平。

[0035] 在本实施例中，采用脉冲输入的方式对CVBS交流耦合后的直流电平进行调节，为了描述方便，这里把用于调节CVBS交流耦合后的直流电平的脉冲称作调节脉冲。根据检测得到的暗电平幅值与预设的电平值之间的大小关系，若暗电平幅值大于预设的电平值，则调节脉冲是下拉脉冲，反之则为上拉脉冲。

[0036] 另外，调节脉冲应当具有一定的宽度，该宽度反即为调节脉冲的持续时间，该持续时间越长，对暗电平的调节程度越大。

[0037] 在确定调节脉冲的宽度时，可以在箝位时间内对检侧到的暗电平的幅值取均值，即暗电平的幅值在箝位时间内的积分再除以箝位时间，将该均值与标准的暗电平幅值作比较以确定调节脉冲的宽度。

[0038] 可以经过一些试验来确定该均值与标准的暗电平幅值之间的差异与消除该差异所需的调节脉冲的宽度之间的关系，在实现时按照该关系调整相应的执行元件的参数或编制相应的程序。

[0039] 根据调节脉冲是上拉脉冲还是下拉脉冲，以及调节脉冲的宽度，可以生成合适的调节脉冲，然后将调节脉冲输入到CVBS交流耦合的输出点。

[0040] 通过步骤S12和S14的执行，即可实现CVBS交流耦合后的直流电平维持在一个较为稳定的范围，这样CVBS模数转换的采样过程是在合适的电平范围内，从而有助于提高采样之后的解码的正确率。

[0041] 对此，以下结合图2作进一步说明。

[0042] 图2是CVBS波形示意图。

[0043] 图2中示出的暗电平的位置。在图2所示的CVBS波形中，对于标准信号，暗电平对应的亮度为43IRE，白电平对应的亮度比暗电平对应的亮度高100IRE。

[0044] 由于射频信号经解调后检波的CVBS可能与标准信号有一定偏差，所以进行电流箝位及采样时，暗电平对应的亮度与标准信号对应的亮度存在偏差，导致解码出错。

[0045] 所以本实施例中，通过检测CVBS中的暗电平的幅值，然后以标准的暗电平幅值即上文中的预设的电平值为标准，对CVBS交流耦合后的直流电平进行调节，从而达到了调节CVBS中的暗电平的目的。

[0046] 图3是根据本发明实施例中CVBS电流箝位装置的结构示意图。

[0047] 在对CVBS进行暗电平检测之前，可以对其进行交流耦合处理。在图3中，电阻31和电容器32用于对输入的CVBS进行交流耦合处理；电阻31可以是75欧的标准匹配电阻，这样在标准的CVBS信号输入之后产生1伏峰峰值的信号，经过电容32之后输入到模数转换器34进行模数转换，然后输出10bit信号。

[0048] 这里的10bit信号输出至解码器(解码器在图中未示出)，由解码器进行解码及同步分离等处理。在图中各元件进行信号处理的程序中，可以采用Rtl代码，其中各接口和端口可以按如下形式进行定义：

[0049] //建立一个顶层module文件

[0050] module slcd_demo(

[0051] adcr_in，//定义了和模数转换模块相连10bit接口信号

[0052] ICLAMPUP0，//定义了decoder控制的上拉脉冲控制信号给adc[0053] ICLAMPDN0，//定义了decoder控制的下拉脉冲控制信号给adc[0054] //其它定义代码省略

[0055] )；

[0056] //定义了各个端口信号的类型

[0057] input[9:0]adcr_in；//adc模块输入给decoder的数据定义[0058] output ICLAMPUP0；

[0059] output ICLAMPDN0；

[0060] reg ICLAMPUP0；

[0061] reg ICLAMPDN0；

[0062] //其它定义代码省略

[0063] //调用设计好的hpv120 decoder解码模块

[0064] hpv120 decoder(

[0065] .ADCR_IN (adcr_in)，

[0066] .ICLAMPUP0 (ICLAMPUP)，

[0067] .ICLAMPDN0 (ICLAMPDN)，

[0068] //其它定义代码省略

[0069] )；

[0070] //调用设计好的后端处理模块

[0071] core_top U_core_top(

[0072] .afe_cvbs_in(adcr_in[9:2])，//decoder解码后的信号输入给后端处理模块

[0073] //其它定义代码省略

[0074] )；

[0075] endmodule

[0076] 在图3中，还包括电流源35、电流源38以及开关36、开关37。开关36的开闭使得电流源35输出各种宽度的下拉脉冲；类似地，开关37的开闭使得电流源38输出各种宽度的上拉脉冲。

[0077] 图3中的开关36、开关37的开闭时机与时长可以由解码器通过计算调节脉冲宽度来加以控制，或者由其他具有计算功能的元器件来实现。

[0078] 此外，对CVBS进行暗电平检测可以由解码器来完成，或者其他相应的元件或设备。

[0079] 图3中的程序增益控制器33是可选部件，它的作用是根据CVBS的幅度的大小对CVBS进行程序增益控制，以适应各种信号源产生的信号。

[0080] 这里的程序增益控制可以采用现有的各种程序增益控制方式来实现。当信号很弱或很强时，可以调节模数转换器34的电流源的电流大小，确保模数转换器34进行采样时直流电流能够迅速恢复到最佳的直流电平。

[0081] 图4是根据本发明实施例中的调节脉冲的波形示意图。

[0082] 图4中的波形表示上拉脉冲的波形或下拉脉冲的波形。在图4中示出了不同宽度的脉冲，表示CVBS中的暗电平在随时改变，于是应当有相应宽度改变的脉冲作为调节脉冲。

[0083] 图5是根据本发明实施例中的CVBS电流箝位装置结构的示意图。

[0084] 在图5中示出了本发明实施例中的CVBS电流箝位装置的一种结构，其包括暗电平检测模块51和调节模块52。

[0085] 暗电平检测模块51用于对CVBS进行暗电平检测得到CVBS的暗电平幅值，可以设置在解码器内部。

[0086] 调节模块52用于根据暗电平幅值调节CVBS交流耦合后的直流电平，使交流耦合后CVBS的暗电平幅值在预设的箝位时间内保持为预设的电平值。

[0087] 本发明实施例中的CVBS电流箝位装置还可以包括耦合模块，其具体实现形式可以是由图3中的电阻31和电容32构成。

[0088] 在实现中，调节模块52的一种结构可以是包含确定子模块和生成子模块。

[0089] 确定子模块根据CVBS的暗电平幅值确定用于调节CVBS交流耦合后的直流电平的调节脉冲为上拉脉冲或下拉脉冲，并确定调节脉冲的宽度，在实现中可以由用于计算脉冲宽度以及用于控制图3中的开关36和开关37开闭的元件来实现。

[0090] 确定子模块还可以按如下方式确定调节脉冲的宽度：先将箝位时间内的CVBS的暗电平幅值取均值，然后比较该均值与预设的暗电平幅值，根据比较结果确定调节脉冲的宽度。

[0091] 生成子模块用于生成所述调节脉冲，在实现中可以由图3中的电流源35和电流源38，以及开关36和开关37和相关的连接线路来实现。

[0092] 如果需要对CVBS的幅度进行调整，则在本实施例中的CVBS电流箝位装置中可以添加信号幅度检测模块和程序增益控制模块，其中信号幅度检测模块用于检测CVBS的幅度，程序增益控制模块用于根据信号幅度检测模块的检测结果对CVBS进行程序增益控制。

[0093] 根据上文的描述可以看出，在本发明实施例中，对CVBS进行暗电平检测，根据检测结果调节CVBS交流耦合后的直流电平，并以此方式实现用于CVBS电流箝位的电路，这样能够将非标准信号中的暗电平幅值调整为标准信号中的暗电平幅值，以适应各种非标准的CVBS信号源，确保模数转换采样时信号直流电平为最佳电平，有助于提高模数转换之后解码的正确性，从而确保图像的亮度均匀及同步分离稳定。此箝位方式就能够可靠性能高于通用的二极管箝位及电压箝位方式。

[0094] 本实施例的技术方案不仅可以在asic的soc芯片设计时实现，也可以在fpga系统进行仿真实现并验证测试功能。此技术方案得出的电子系统可以通过综合布线后下载到fpga平台，结合逻辑分析仪，可以对模数转换以后的数据进行采样和保存，可以在某些后端仿真时调用这些数据进行测试和数据分析。

[0095] 显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

[0096] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。