一种半导体封装件的制造方法与封胶方法。该制造方法包括：提供待封胶组件，该待封胶组件包括封装基板、数个覆晶式芯片及数个第一导电部，各该些覆晶式芯片具有相对应的主动表面与芯片表面，第一导电部形成于该封装基板的基板上表面与该些主动表面之间，以电性连接封装基板与覆晶式芯片；设置该待封胶组件至封胶模具的模穴内，该封胶模具更具有与该芯片表面相面对的模穴内顶面，该模穴内顶面相距该芯片表面第一距离，该基板上表面相距该主动表面第二距离，其中该第一距离与该第二距离的比值介于2至5之间；以封胶填充于该模穴，以包覆该些覆晶式芯片而使该封胶与该待封胶组件形成封装体，该封胶的一部分填充于该基板上表面与该主动表面之间。
提供一待封胶组件，该待封胶组件包括一封装基板、数个覆晶式芯片及数个第一导电部，各该些覆晶式芯片具有相对应的一主动表面与一芯片表面，该些第一导电部形成于该封装基板的一基板上表面与该些主动表面之间，以电性连接该封装基板与该些覆晶式芯片；
设置该待封胶组件至一封胶模具的一模穴内，该封胶模具更具有一与该芯片表面相面对的模穴内顶面，该模穴内顶面相距该芯片表面一第一距离，该基板上表面相距该主动表面一第二距离，其中该第一距离与该第二距离的比值介于2至5之间；
以一封胶填充于该模穴，以包覆该些覆晶式芯片而使该封胶与该待封胶组件形成一封装体，该封胶的一部分填充于该基板上表面与该主动表面之间，其中于提供该待封胶组件的该步骤更包括：从该些芯片表面磨削该些覆晶式芯片，以削薄该些覆晶式芯片的厚度，藉以使该第一距离与该第二距离的比值介于2至5之间。
2.如权利要求1所述的制造方法，其中于提供该待封胶组件的该步骤中包括：提供该封装基板；
形成该些第一导电部于该基板上表面与该主动表面之间，以形成该待封胶组件。
4.如权利要求3所述的制造方法，其中该真空压力小于负900百帕。
5.如权利要求1所述的制造方法，其中于以该封胶填充于该模穴的该步骤中包括：控制该封胶进入该模穴的速度，使该封胶充满该模穴所需的时间被控制在一预设时间内。
6.如权利要求5所述的制造方法，其中于该预设时间为15秒。
7.如权利要求1所述的制造方法，其中该封胶模具更具有一模穴注入口，该模穴注入口位于该模穴的一第一内壁面且该封胶经过该模穴注入口填充进该模穴内，于该封胶填充于该模穴的该步骤中包括：当该封胶接近该模穴的一第二内壁面时，放慢该封胶的流动速度，其中，该第二内壁面与该第一内壁面相面对。
8.如权利要求7所述的制造方法，其中该些覆晶式芯片的一部份邻近于该第二内壁面，于该封胶填充于该模穴的该步骤中包括：当该封胶接触该些覆晶式芯片的该部份时，放慢该封胶的流动速度。
9.如权利要求7所述的制造方法，其中该封胶模具包括一第一流道、一第二流道及一第三流道且具有一位于该模穴的内壁面的模穴注入口、一第一模具注入口及一第二模具注入口，其中该第一流道的一端连接该第一模具注入口、该第二流道的一端连接该第二模具注入口且该第三流道的一端连接该模穴注入口，而该第一流道的另一端、该第二流道的另一端及该第三流道的另一端连接于一交会处；
藉此，使该封胶的一部份从该第一模具注入口进入而该封胶的另一部份从该第二模具注入口进入而交会于该交会处后，流向该模穴注入口而进入该模穴内。
10.如权利要求1所述的制造方法，其中该封装基板包括一基材、一绝缘层及数个接垫，该些接垫设于该基材上，该绝缘层具有数个开孔，该些开孔暴露出对应的该些接垫，以使该些第一导电部包覆对应的该些接垫。
依据该些覆晶式芯片的位置，切割该封装体成为数个半导体封装件。
12.如权利要求11所述的制造方法，其中于该切割步骤中包括：
沿着一切割路径切割该封装体，该切割路径经过该封胶及该封装基板的重叠处，以使切割后的该半导体封装件中该封胶的一封胶侧面及该封装基板的一基板侧面齐平。
13.如权利要求1所述的制造方法，其中该封胶更具有一封胶顶面，该封胶顶面与该芯片表面相对应，该基板上表面相距该封胶顶面的距离为0.53mm，该第一距离介于100μm至
150μm之间以及该第二距离介于30μm至50μm之间。
提供一待封胶组件，该待封胶组件包括一封装基板、数个覆晶式芯片及数个第一导电部，各该些覆晶式芯片具有相对应的一主动表面与一芯片表面，该些第一导电部形成于该封装基板的一基板上表面与该些主动表面之间，以电性连接该封装基板与该些覆晶式芯片；
设置该待封胶组件至一封胶模具的一模穴内，该封胶模具更具有一与该芯片表面相面对的模穴内顶面，该模穴内顶面相距该芯片表面一第一距离，该基板上表面相距该主动表面一第二距离，其中该第一距离与该第二距离的比值介于2至5之间；
以一封胶填充于该模穴，以包覆该些覆晶式芯片而使该封胶与该待封胶组件形成一封装体，该封胶的一部分填充于该基板上表面与该主动表面之间，其中该封胶模具更具有一模穴注入口，该模穴注入口位于该模穴的一第一内壁面且该封胶经过该模穴注入口填充进该模穴内，于该封胶填充于该模穴的该步骤中包括：当该封胶接近该模穴的一第二内壁面时，放慢该封胶的流动速度，其中，该第二内壁面与该第一内壁面相面对。
15.如权利要求14所述的制造方法，其中该些覆晶式芯片的一部份邻近于该第二内壁面，于该封胶填充于该模穴的该步骤中包括：当该封胶接触该些覆晶式芯片的该部份时，放慢该封胶的流动速度。
提供一待封胶组件，该待封胶组件包括一封装基板、数个覆晶式芯片及数个第一导电部，各该些覆晶式芯片具有相对应的一主动表面与一芯片表面，该些第一导电部形成于该封装基板的一基板上表面与该些主动表面之间，以电性连接该封装基板与该些覆晶式芯片；
设置该待封胶组件至一封胶模具的一模穴内，该封胶模具更具有一与该芯片表面相面对的模穴内顶面，该模穴内顶面相距该芯片表面一第一距离，该基板上表面相距该主动表面一第二距离，其中该第一距离与该第二距离的比值介于2至5之间；
以一封胶填充于该模穴，以包覆该些覆晶式芯片而使该封胶与该待封胶组件形成一封装体，该封胶的一部分填充于该基板上表面与该主动表面之间，其中该封胶模具包括一第一流道、一第二流道及一第三流道且具有一位于该模穴的内壁面的模穴注入口、一第一模具注入口及一第二模具注入口，其中该第一流道的一端连接该第一模具注入口、该第二流道的一端连接该第二模具注入口且该第三流道的一端连接该模穴注入口，而该第一流道的另一端、该第二流道的另一端及该第三流道的另一端连接于一交会处；
藉此，使该封胶的一部份从该第一模具注入口进入而该封胶的另一部份从该第二模具注入口进入而交会于该交会处后，流向该模穴注入口而进入该模穴内。
提供一待封胶组件，该待封胶组件包括一封装基板、数个覆晶式芯片及数个第一导电部，各该些覆晶式芯片具有相对应的一主动表面与一芯片表面，该些第一导电部形成于该封装基板的一基板上表面与该些主动表面之间，以电性连接该封装基板与该些覆晶式芯片；
设置该待封胶组件至一封胶模具的一模穴内，其中该封胶模具包括一第一流道、一第二流道及一第三流道且具有一位于该模穴的一第一内壁面的模穴注入口、一第一模具注入口及一第二模具注入口，其中该第一流道的一端连接该第一模具注入口、该第二流道的一端连接该第二模具注入口且该第三流道的一端连接该模穴注入口，而该第一流道的另一端、该第二流道的另一端及该第三流道的另一端连接于一交会处，该模穴更包括一第二内壁面，其中该第二内壁面与该第一内壁面相面对；
抽出该模穴内的空气，使该模穴达到一真空压力，其中该真空压力小于负900百帕；
以一封胶填充于该模穴，使该封胶的一部份从该第一模具注入口进入而该封胶的另一部份从该第二模具注入口进入而交会于该交会处后，流向该模穴注入口而进入该模穴内，以包覆该些覆晶式芯片而使该封胶与该待封胶组件形成一封装体，该封胶的一部分填充于该基板上表面与该主动表面之间；
控制该封胶进入该模穴的速度，使该封胶充满该模穴所需的时间被控制在15秒内；以及当该封胶接近该模穴的该第二内壁面时，放慢该封胶的流动速度。
半导体封装件的制造方法与封胶方法
技术领域
[0001] 本发明是有关于一种半导体封装件及其制造方法与封胶方法，且特别是有关于一种具有覆晶式芯片的半导体封装件及其制造方法与封胶方法。
[0002] 背景技术
[0003] 半导体封装件的种类繁多，例如是FCBGA(Flip Chip Ball Grid Array)或FCCSP(Flip Chip CSP)等，皆可使用封胶密封芯片而成为半导体封装件。 [0004] 然而，封胶在填充于模穴的过程中，会因阻力过大导致流动速度变慢，因此造成封胶无法均匀地填充于模穴内。若此，完成封装的半导体封装件，其封胶往往产生许多松散且大尺寸的内部孔洞(void)，使得封装品质不佳。
[0005] 因此，如何降低半导体封装件的封胶的孔洞，实为本产业努力目标之一。 [0006] 发明内容
[0007] 本发明是有关于一种半导体封装件及其制造方法，其芯片与封胶间具有一第一距离，而芯片与封装基板间具有一第二距离，第一距离与第二距离的比值为一预设比值，藉以减少封胶的流动阻力，使其均匀地填充于模穴，以缩小内部孔洞的尺寸。 [0008] 根据本发明的第一方面，提出一种半导体封装件。半导体封装件包括一封装基板、一覆晶式芯片、数个第一导电部及一封胶。封装基板具有一基板上表面。覆晶式芯片具有相对应的一主动表面与一芯片表面。第一导电部电性连接基板上表面与主动表面。封胶包覆覆晶式芯片且部分的封胶填充于基板上表面与主动表面之间，封胶并具有一封胶顶面。其中，芯片表面相距封胶顶面一第一距离，而基板上表面相距主动表面一第二距离，第一距离与第二距离的比值介于2至5之间。
[0009] 根据本发明的第二方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一待封胶组件，待封胶组件包括一封装基板、数个覆晶式芯片及数个 第一导电部，每个覆晶式芯片具有相对应的一主动表面与一芯片表面，第一导电部形成于封装基板的一基板上表面与主动表面之间，以电性连接封装基板与覆晶式芯片，其中基板上表面相距主动表面一第二距离。设置待封胶组件至一封胶模具的一模穴内，封胶模具更具有一与芯片表面相面对的模穴内顶面，模穴内顶面相距芯片表面一第一距离，其中第一距离与第二距离的比值介于2至5之间。以一封胶填充于模穴，以包覆覆晶式芯片而使封胶与待封胶组件形成一封装体，封胶的一部分填充于基板上表面与主动表面之间。 [0010] 根据本发明的第三方面，提出一种半导体封装件的封胶方法。封胶方法包括以下步骤。提供一待封胶组件，待封胶组件包括一封装基板、数个覆晶式芯片及数个第一导电部，每个覆晶式芯片具有相对应的一主动表面与一芯片表面，第一导电部形成于封胶组件的一基板上表面与主动表面之间，以电性连接待封胶组件与覆晶式芯片，其中基板上表面相距主动表面一第二距离；设置待封胶组件至一封胶模具的一模穴内，其中封胶模具更具有一模穴注入口，模穴注入口位于模穴的一第一内壁面，封胶模具更具有一与芯片表面相面对的模穴内顶面，模穴内顶面相距芯片表面一第一距离，其中第一距离与第二距离的比值介于2至5之间；抽出模穴内的空气，使模穴达到一真空压力，其中真空压力小于负900百帕(hpa)；以一封胶填充于模穴，以包覆覆晶式芯片而使封胶与待封胶组件形成一封装体，封胶的一部分填充于基板上表面与主动表面之间；控制封胶进入模穴的速度，使封胶充满模穴所需的时间被控制在15秒内；当封胶接近模穴的一第二内壁面时，放慢封胶的流动速度，其中第二内壁面与第一内壁面相面对；其中，封胶模具包括一第一流道、一第二流道及一第三流道且具有一位于模穴的内壁面的模穴注入口、一第一模具注入口及一第二模具注入口，其中第一流道的一端连接该第一模具注入口、第二流道的一端连接第二模具注入口且第三流道的一端连接模穴注入口，而第一流道的另一端、第二流道的另一端及第三流道的另一端连接于一交会处。藉此，使封胶的一部份从第一模具注入口进入而封胶的另一部份从第二模具注入口进入而交会于该交会处后，流向模穴注入口而进入该模穴内。 [0011] 为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
[0012] 图1绘示依照本发明第一实施例的半导体封装件的示意图。
[0013] 图2绘示依照本发明第二实施例的半导体封装件的制造方法流程图。 [0014] 图3A绘示图2中提到的待封胶组件的示意图。
[0015] 图3B绘示图3A中待封胶组件设于模穴的示意图。
[0016] 图3C绘示提供封胶于图3B的待封胶组件的示意图。
[0017] 图3D绘示本实施例的封装体的示意图。
[0018] 图4绘示图3C中往方向V1观看到的封胶模具及待封胶组件示意图。 [0019] 图5绘示第二实施例的封胶模具示意图。
[0020] 图6绘示具有多个模穴注入口的封胶模具示意图。
[0021] 图7绘示依照本发明第三实施例的半导体封装件的示意图。
[0022] 主要组件符号说明：
[0023] 100、600：半导体封装件
[0024] 102、122、604：封装基板
[0025] 104、612：覆晶式芯片
[0026] 106：第一导电部
[0027] 108：封胶
[0028] 110、614：主动表面
[0029] 112、618：芯片表面
[0030] 114、124、616：基板上表面
[0031] 116：封胶的一部份
[0032] 118：封胶顶面
[0033] 120：待封胶组件
[0034] 126、500：封胶模具
[0035] 128、506：模穴
[0036] 130：模穴内顶面
[0037] 132：封装体
[0038] 134：封胶侧面
[0039] 136：基板侧面
[0040] 138：第二导电部
[0041] 140：基板下表面
[0042] 142、502：模穴注入口
[0043] 144、504：高温液态的封胶
[0044] 146：第一内壁面
[0045] 148：第二内壁面
[0046] 404：第一流道
[0047] 406：第二流道
[0048] 408：第三流道
[0049] 412：第一模具注入口
[0050] 414：第二模具注入口
[0051] 416：交会处
[0052] 424：高温液态的封胶的一部份
[0053] 426：高温液态的封胶的另一部份
[0054] 602：接垫
[0055] 606：基材
[0056] 608：开孔
[0057] 610：绝缘层
[0058] 620：内侧面
[0059] 622：外侧面
[0060] D1：第一距离
[0061] D2：第二距离
[0062] D5、V1：方向
[0063] P：切割路径
具体实施方式
[0064] 以下提出较佳实施例作为本发明的说明，然而实施例所提出的内容，仅为举例 说明之用，而绘制的图式为配合说明，并非作为限缩本发明保护范围之用。再者，实施例的图标亦省略不必要的组件，以利清楚显示本发明的技术特点。
[0065] 第一实施例
[0066] 请参照图1，其绘示依照本发明第一实施例的半导体封装件的示意图。半导体封装件100包括一封装基板102、一覆晶式芯片104、数个第一导电部106、一封胶108及数个第二导电部138。
[0067] 覆晶式芯片104具有相对应的一主动表面110与一芯片表面112。第一导电部106电性连接封装基板102的基板上表面114与主动表面110。封胶108包覆覆晶式芯片104且封胶的一部份116填充于基板上表面114与主动表面110之间，封胶108并具有一封胶顶面118及一封胶侧面134，封胶侧面134与封装基板102的基板侧面136实质上齐平。 [0068] 第二导电部138设于封装基板102的基板下表面140，第二导电部138通过封装基板102电性连接于覆晶式芯片104。
[0069] 此外，芯片表面112相距封胶顶面118一第一距离D1，而基板上表面114相距主动表面110一第二距离D2，第一距离D1与第二距离D2的比值介于2至5之间。举例来说，当基板上表面114相距封胶顶面118的距离为0.53公厘(mm)时，第一距离D1可介于100微米(μm)至150μm之间且第二距离D2可介于30μm至50μm之间。
[0070] 通过第一距离D1与第二距离D2的预设比值的设计，可减少封胶过程中，高温液态的封胶的流动阻力，使其均匀地填充于模穴，以缩小内部孔洞的尺寸。更进一步地说，若第一距离D1与第二距离D2的比值过大，例如是大于5，则在封胶工艺中，高温液态的封胶(未绘示于图1)流经主动表面110与基板上表面114之间的阻力会大于流经芯片表面112与封胶顶面118之间的阻力。此较大的阻力使高温液态的封胶在流动上变得相对不顺畅，在高温液态的封胶尚未完全地充满主动表面110与基板上表面114之间前，封胶可能就冷却凝固，因而导致凝固后的封胶108，特别是封胶108的一部份116的组织密度不均且内部孔洞尺寸过大。反观本实施例，第一距离D1与第二距离D2的比值不大于5，可有效避免上述因流动阻力过大所产生的不良问题。
[0071] 请参照图2，其绘示依照本发明第二实施例的半导体封装件的制造方法流程图。以下详细说明半导体封装件100的制造方法。
[0072] 请同时参照图3A，其绘示图2中提到的待封胶组件的示意图。于步骤S202中，提供一待封胶组件120。待封胶组件120包括一封装基板122、数个覆晶式芯片104及数个第一导电部106。每个覆晶式芯片104具有相对应的主动表面110与芯片表面112。第一导电部106形成于封装基板122的基板上表面124与主动表面110之间，以电性连接封装基板122与覆晶式芯片104。其中，基板上表面124相距主动表面110一第二距离D2。 [0073] 此外，本步骤S202中的待封胶组件120可由几个步骤来完成。即，提供封装基板122及提供覆晶式芯片104。之后，形成第一导电部106于基板上表面124与主动表面110之间，以完成待封胶组件120。
[0074] 然后，于步骤S204中，请同时参照图3B，其绘示图3A中待封胶组件设于模穴的示意图。设置待封胶组件120至一封胶模具126的一模穴128内。封胶模具126更具有一模穴内顶面130，其与芯片表面112相面对。模穴内顶面130相距芯片表面112一第一距离D1，其中第一距离D1与第二距离D2的比值介于2至5之间。
[0075] 然，若第一距离D1与第二距离D2的比值未介于2至5之间，则可于步骤S202中新增一步骤(未绘示)：从芯片表面112磨削覆晶式芯片104，以削薄覆晶式芯片104的厚度，使第一距离D1与第二距离D2的比值介于2至5之间。
[0076] 然后，于步骤S206中，请同时参照图3C，其绘示提供封胶于图3B的待封胶组件的示意图。从模穴注入口142，提供高温液态的封胶144并使其填充进模穴128内，以包覆覆晶式芯片104。凝固后的封胶108与待封胶组件120形成一封装体132，如图3D所示，其绘示本实施例的封装体的示意图。其中，高温液态的封胶144流进基板上表面124与主动表面110之间的空间，并于凝固后形成图1中封胶108的一部份116。
[0077] 此外，于步骤S206之后，本实施例的制造方法可包括第二导电部的形成步骤。例如，可形成如图1所示的第二导电部138于基板下表面140。第二导电部138是通过封装基板102电性连接于覆晶式芯片104。
[0078] 此外，于步骤S206之后，本实施例的制造方法可包括一切割步骤。举例来说， 如图3D所示，于步骤S208中，依据覆晶式芯片104的位置，以一切割刀具(未绘示)，沿着图3D的切割路径P切割图3D的封装体132，使其成为数个如图1所示的半导体封装件100。
较佳但非限定地，图3D的切割路径P经过封胶108及封装基板120的重叠处，以使切割后的半导体封装件100中，其封胶108的封胶侧面134及待封装基板120的基板侧面136齐平，如图1所示。
[0079] 第二实施例
[0080] 在第二实施例中，与第一实施例相同之处沿用相同标号，在此不再赘述。第二实施例与第一实施例的不同之处在于，除了经由半导体封装件100的第一距离D1与第二距离D2的预设比值外，更可于与封胶过程中搭配控制工艺参数来达到封胶108的内部孔洞尺寸细致化的效果。
[0081] 以下说明第一种工艺控制方法。在图2的步骤S206之前，抽出图3B中模穴128内的空气，使模穴128达到一真空压力，真空压力较佳地是小于负900百帕(hpa)，例如是负950hpa。如此，可完全地抽出模穴128内的杂质并降低模穴128的内部空气阻力。在此情况下，于封胶过程中，不会有过多的杂质阻碍高温液态的封胶144(绘示于图3C)的流动，亦不会被杂质影响高温液态的封胶144凝固后的组织，因此凝固后的封胶108其内部孔洞的密度较紧密且较细致。并且，由于模穴128的内部空气阻力降低，高温液态的封胶144流动更顺畅，此更有助于使凝固后的封胶其内部孔洞密度更紧密且细致。
[0082] 以下说明第二种工艺控制方法。在图2的步骤S206中，可控制高温液态的封胶144进入模穴128的速度，使高温液态的封胶144充满模穴128所需的时间被控制在一预设时间，例如是15秒内。因为假如高温液态的封胶144在模穴128内流动的时间过久，高温液态的封胶144在还没充满整个模穴128时就可能开始冷却凝固，因而导致凝固后的封胶组织不均匀且内部孔洞尺寸过大的问题。因此，本实施例中控制高温液态的封胶144的充模时间在一预设时间内，有助于使凝固后的封胶108其内部孔洞的密度较紧密且较细致。 [0083] 以下说明第三种工艺控制方法。请参照图4，其绘示图3C中往方向V1观看到的封胶模具及待胶装基板示意图。封胶模具126更具有相对应的一第一内壁面146及一第二内壁面148。模穴注入口142位于第一内壁面146。高温液态的封胶 144从模穴注入口142进入并往方向D5流动，当高温液态的封胶144接近第二内壁面148时，可放慢高温液态的封胶144的流动速度，以避免高温液态的封胶144撞击模穴128的内壁面后的反弹速度过快而冲击到正常流动的高温液态的封胶。若高温液态的封胶144撞击模穴128的内壁面后反弹的现象严重，将导致凝固后的封胶组织不均匀。本实施例经由放慢高温液态的封胶144的流动速度减缓或避免上述的不良现象，因此可使凝固后的封胶组织较均匀。 [0084] 另外，以下介绍上述第三种工艺控制方法的另一实施态样。请继续参照图4，数个覆晶式芯片104的排列呈数组式，最后一排的覆晶式芯片，例如是接近数个覆晶式芯片
104(1)邻近第二内壁面148。当高温液态的封胶144接触到覆晶式芯片104(1)时，可放慢高温液态的封胶144的流动速度。如此，同样可避免高温液态的封胶144撞击模穴128的内壁面后快速反弹的不良现象。
[0085] 请参照图5，其绘示第二实施例的封胶模具示意图。封胶模具126包括一第一流道404、一第二流道406及一第三流道408且具有一模穴注入口410、一第一模具注入口412及一第二模具注入口414。第一流道404的一端连接该第一模具注入口412，第二流道406的一端连接第二模具注入口414，第三流道408的一端连接模穴注入口410，第一流道404的另一端、第二流道406的另一端及第三流道408的另一端连接于一交会处416。而模穴注入口142位于模穴128的第一内壁面146，较佳但非限定地位于第一内壁面146的中间位置。 [0086] 在封胶过程中，高温液态的封胶144的一部份424从第一模具注入口412流入而高温液态的封胶144的另一部份426从第二模具注入口414流入，二股高温液态的封胶交会于交会处416后并成单股流向模穴注入口142并进入模穴128内。由于进入模穴128内的高温液态的封胶144为单股流体，故没有其它流入的液体干扰的问题。此有助于帮助凝固后的封胶组织更紧密，内部孔洞的尺寸更细致。
[0087] 更进一步地说，请参照图6，其绘示具有多个模穴注入口的封胶模具示意图。封胶模具500具有模穴506及四个模穴注入口502。由于封胶模具500具有多个模穴注入口502。故，分别从多个模穴注入口502进入模穴506的多股高温液态的封胶504会互相干扰而阻碍彼此的流动及前进。如此，造成凝固后的封胶组织不均匀，内部孔洞尺寸过大等问题。反观本实施例的封胶模具126，由于进入模穴128内的是单股高温液态的封胶，故不会发生图
6的模穴506内的多股高温液态的封胶504 互相干扰的问题。
[0088] 在第二实施例中，芯片表面112与封胶顶面118相距一第一距离D1，而主动表面110与基板上表面114相距一第二距离D2，第一距离D1与第二距离D2的比值介于2至5之间。此外，再搭配上述三种工艺控制方法及封胶模具126的模流道设计之后，可减少高温液态的封胶144的流动阻力，使其均匀地填充于模穴128内且缩小内部孔洞的尺寸，可使孔洞尺寸小于10密耳(mil)。
[0089] 第三实施例
[0090] 请参照图7，其绘示依照本发明第三实施例的半导体封装件的示意图。在第三实施例中，与第一实施例相同之处沿用相同标号，在此不再赘述。第三实施例与第一实施例的不同之处在于，第三实施例的半导体封装件600除了第一距离D1与第二距离D2的比值介于2至5之间外，其更包含有非焊罩定义型(Non-solder MaskDefined，NSMD)型的接垫(pad)602，例如是含有铜金属的接垫。以下详细说明其结构。
[0091] 如图7中局部A的放大示意图(未绘示第一导电部106)所示，半导体封装件600的封装基板604包括一基材606、数个接垫602及一具有数个开孔608的绝缘层610。半导体封装件600中覆晶式芯片612的主动表面614面向绝缘层610。
[0092] 接垫602及绝缘层610设于基材606上，绝缘层610的开孔608暴露出对应的接垫602。进一步地说，在NSMD型的结构中，开孔608的内侧面620与对应的接垫602的外侧面622具有一间隙。
[0093] 相较于焊罩定义型(Solder Mask Defined，SMD)型的接垫(未绘示)，本实施例的NSMD型的接垫602与第一导电部106之间不需像SMD结构需设置预焊料(pre-solder)。故，NSMD结构中，主动表面614与基板上表面616间的距离变得较小，因此导致第一距离D1与第二距离D2的比例拉大。虽此，依据本发明的精神，只要将第一距离D1与第二距离D2的比值控制在2至5间，仍可使凝固后的封胶的内部孔洞达到细致化效果。举例来说，相似于上述第一实施例所描述的技术内容，从芯片表面618磨削覆晶式芯片612，以削薄覆晶式芯片612的厚度，便可使第一距离D1与第二距离D2的比值介于2至5之间。 [0094] 本发明上述实施例所揭露的半导体封装件及其制造方法与封胶方法，具有多项 优点，以下仅列举部分优点说明如下：
[0095] (1)芯片表面与封胶顶面相距一第一距离，而主动表面与基板上表面相距一第二距离，第一距离与第二距离的比值介于2至5之间，藉以减少封胶的流动阻力，使其均匀地填充于模穴，以缩小内部孔洞的尺寸。
[0096] (2)经由搭配上述(1)的比值设计与封胶过程的工艺控制，如第二实施例中的三种工艺控制方法及图5的封胶模具的设计，可使凝固后的封胶其内部尺寸更细致。 [0097] (3)本发明的实施例适用于NSMD型的接垫。虽然具有NSMD型接垫的半导体封装件的第一距离D1与第二距离D2的比例较大，然，依据本发明的精神，只要将第一距离D1与第二距离D2的比值控制在2至5间，仍可使凝固后的封胶的内部孔洞达到细致化效果。 [0098] 综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。
