频率比较器

摘要

本发明的频率比较器包括四个D触发器和一与门，所述第一D触发器和第二D触发器的输入端均与外部电源连接，所述第一D触发器和第二D触发器的输出端分别与所述与门的两个输入端连接，所述第一D触发器和第二D触发器的复位端均与所述与门的输出端连接，待比较的两个信号源分别接入所述第一D触发器和第二D触发器的时钟端；所述第三D触发器的输入端与所述第一D触发器的输出端连接，所述第四D触发器的输入端与所述第二D触发器的输出端连接，所述第三D触发器的时钟端与所述第二D触发器的时钟端连接，所述第四D触发器时钟端所述第一D触发器的时钟端连接，所述第三D触发器与第四D触发器的输出端分别作为所述频率比较器的两个输出端。

权利要求

1.一种频率比较器，其特征在于，包括第一D触发器、第二D触发器、第三D触发器、第四D触发器和一与门；

所述第一D触发器和第二D触发器的数据输入端均与外部电源连接，所述第一D触发器和第二D触发器的输出端分别与所述与门的两个输入端连接，所述第一D触发器和第二D触发器的复位输入端均与所述与门的输出端连接，待比较的两个信号源分别接入所述第一D触发器的时钟输入端和第二D触发器的时钟输入端；

所述第三D触发器的数据输入端与所述第一D触发器的输出端连接，所述第四D触发器的数据输入端与所述第二D触发器的输出端连接，所述第三D触发器的时钟输入端与所述第二D触发器的时钟输入端连接，所述第四D触发器时钟输入端所述第一D触发器的时钟输入端连接，所述第三D触发器的输出端与第四D触发器的输出端分别作为所述频率比较器的两个输出端。

2.如权利要求1所述的频率比较器，其特征在于，所述第一D触发器、第二D触发器及与门构成一鉴频鉴相电路。

3.如权利要求1所述的频率比较器，其特征在于，所述第三D触发器与第四D触发器构成一双抽样电路。

4.如权利要求1所述的频率比较器，其特征在于，所述频率比较器的两个输出端输出稳定的低电平或者两个输出端一端输出高电平另一端输出低电平。

5.如权利要求1所述的频率比较器，其特征在于，所述频率比较器输出结果所需的最大时间tcmax＝[Tmax/(Tmax-Tmin)-0.5]Tmax，其中，Tmax为两个待比较的信号源中频率较小者的周期，Tmin为两个待比较的信号源中频率较大者的周期。

说明书

频率比较器

技术领域

[0001] 本发明涉及频率检测领域，尤其涉及一种频率比较器。

背景技术

[0002] 频率比较器在测量技术和通讯技术中得到广泛应用，其作用在于对两个输入信号频率的大小关系做出判决并给出指示。

[0003] 一种现有技术的频率比较器其电路实现需要D触发器、偏置电路、施密特触发器、锁存器以及其它逻辑门电路等，这种频率比较器检测精度差，速度慢，而且结构复杂。

[0004] 另一种现有技术的频率比较器其电路实现需要D触发器、电荷泵以及判断逻辑电路等，虽然这种频率比较器检测精度高，但是速度慢，结构也很复杂。

发明内容

[0005] 本发明的目的在于提供一种频率比较器，结构简单，检测精度高，速度快。

[0006] 为了达到上述的目的，本发明提供一种频率比较器，包括第一D触发器、第二D触发器、第三D触发器、第四D触发器和一与门；所述第一D触发器和第二D触发器的数据输入端均与外部电源连接，所述第一D触发器和第二D触发器的输出端分别与所述与门的两个输入端连接，所述第一D触发器和第二D触发器的复位输入端均与所述与门的输出端连接，待比较的两个信号源分别接入所述第一D触发器的时钟输入端和第二D触发器的时钟输入端；所述第三D触发器的数据输入端与所述第一D触发器的输出端连接，所述第四D触发器的数据输入端与所述第二D触发器的输出端连接，所述第三D触发器的时钟输入端与所述第二D触发器的时钟输入端连接，所述第四D触发器时钟输入端所述第一D触发器的时钟输入端连接，所述第三D触发器的输出端与第四D触发器的输出端分别作为所述频率比较器的两个输出端。

[0007] 上述频率比较器，其中，所述第一D触发器、第二D触发器及与门构成一鉴频鉴相电路。

[0008] 上述频率比较器，其中，所述第三D触发器与第四D触发器构成一双抽样电路。

[0009] 上述频率比较器，其中，所述频率比较器的两个输出端输出稳定的高电平或低电平。

[0010] 上述频率比较器，其中，所述频率比较器输出结果所需的最大时间tcmax＝[Tmax/(Tmax-Tmin)-0.5]Tmax(导出过程见附录)，其中，Tmax为两个待比较的信号源中频率较小者的周期，Tmin为两个待比较的信号源中频率较大者的周期。

[0011] 本发明的频率比较器由四个D触发器和一个与门构成，结构简单；

[0012] 本发明的频率比较器输出结果所需的最大时间为tcmax＝[Tmax/(Tmax-Tmin)-0.5]Tmax，比较速度快；

[0013] 本发明的频率比较器可鉴别出的两个信号源的频率差可以达到任意小的有限值，检测精度高。

附图说明

[0014] 本发明的频率比较器由以下的实施例及附图给出。

[0015] 图1是本发明频率比较器的电路原理图。

[0016] 图2是本发明频率比较器的工作时序图。

具体实施方式

[0017] 以下将结合图1～图2对本发明的频率比较器作进一步的详细描述。

[0018] 参见图1，本发明的频率比较器包括四个D触发器和一与门5；

[0019] 第一D触发器1、第二D触发器2及与门5构成一鉴频鉴相电路，所述第一D触发器1的数据输入端D1和所述第二D触发器2的数据输入端D2均与外部电源VDD连接，所述第一D触发器1的输出端Q1和所述第二D触发器2的输出端Q2分别与所述与门5的两个输入端连接，所述第一D触发器1的复位输入端R1和所述第二D触发器2的复位输入端R2均与所述与门5的输出端连接，待比较的两个信号源分别接入所述第一D触发器1的时钟输入端CK1和所述第二D触发器2的时钟输入端CK2；

[0020] 第三D触发器3和第四D触发器4构成一双抽样电路，所述第三D触发器3的数据输入端D3与所述第一D触发器1的输出端Q1连接，所述第四D触发器4的数据输入端D4与所述第二D触发器2的输出端Q2连接，所述第三D触发器3的时钟输入端CK3与所述第二D触发器2的时钟输入端CK2连接，所述第四D触发器4时钟输入端CK4所述第一D触发器1的时钟输入端CK1连接，所述第三D触发器3的输出端Q3与所述第四D触发器4的输出端Q4分别用作本发明频率比较器的两个输出端。

[0021] 本发明频率比较器结构简单。

[0022] 结合图1和图2，介绍本发明的频率比较器的工作原理：

[0023] 所述第一D触发器1的时钟输入端CK1接入一待比较的信号源FIN，所述第二D触发器2的时钟输入端CK2接入另一待比较的信号源FREF，两个待比较的信号源FIN和FREF的频率不同。

[0024] 所述第一D触发器1的输出端Q1输出的信号QD1是所述第三D触发器3的数据输入端D3输入的信号，所述第二D触发器2的输出端Q2输出的信号QD2是所述第四D触发器4的数据输入端D4输入的信号，所述第三D触发器3的输出端Q 3输出的信号FST作为本发明频率比较器的一输出信号，所述第四D触发器4的输出端Q4输出的信号FREF作为本发明频率比较器的另一输出信号。

[0025] 假设开始时，两个信号源FIN和FREF同相、上升沿刚好对齐，且vFIN＜vFREF，其中，vFIN表示信号源FIN的频率，vFREF表示信号源FREF的频率，此时，所述第一D触发器1和第二D触发器2均被触发，按D触发器的电学性质，所述第一D触发器1的输出端Q1和所述第二D触发器2的输出端Q2均应输出“高”电平，但是，这两个“高”电平迅即消失，因为当所述第一D触发器1的输出端Q1和所述第二D触发器2的输出端Q2同时输出高电平时，所述与门5的输出端也输出高电平，所述第一D触发器1和所述第二D触发器2立即被所述与门5输出的高电平复位，因此，所述第一D触发器1的输出端Q1输出的信号QD1以及所述第二D触发器2的输出端Q2输出的信号QD2在未真正成为高电平前马上又回到低电平，即这两个输出信号QD1和QD2实际上只是两个马刺；由于两个信号源FIN和FREF的频率不同，因此，两个信号源FIN和FREF的第二个上升沿不同步，所述信号源FREF的第二个上升沿现于所述信号源FIN的第二个上升沿到来，所述第二D触发器2先被触发，所述第二D触发器2的输出信号QD2出现高平，随后所述信号源FIN的第二个上升沿到来，所述第一D触发器1被触发，该第一D触发器1的输出信号QD1则出现与第一个上升沿相同的毛刺，原因是所述与门5输出的高电平又使所述第一D触发器1和第二D触发器2复位，后面各个上升的触发机制与此相同，于是，所述第二D触发器2的输出信号QD2表现为与两个待比较的信号源FIN和FREF相应上升沿到来时刻相关的宽度不等的脉冲序列，而所述第一D触发器1的输出信号QD1则表现为时序关系与上相同的毛刺序列；

[0026] 采用同样的分析方法可知，当vFIN＞vFREF时，所述第一D触发器1的输出信号QD1与所述第二D触发器2的输出信号QD2的表现相互交换，当vFIN＝vFREF时，所述第一D触发器1的输出信号QD1与所述第二D触发器2的输出信号QD2均表现为与两个待比较的信号源FIN和FREF相应上升沿到来时刻相关的毛刺序列；

[0027] 另外，从图2可以看出，所述第一D触发器1的输出信号QD1和所述第二D触发器2的输出信号QD2相对待比较的信号源FIN和FREF均延迟一段时间tc，该延迟的时间tc就是本发明频率比较器输出结果所需的时间。

[0028] 所述第三D触发器3和第四D触发器4构成的双抽样电路，以信号源FREF作为所述第三D触发器3的时钟信号，以信号源FIN作为所述第四D触发器4的时钟信号，对由所述第一D触发器1、第二D触发器2及与门5构成的鉴频鉴相电路的两个输出信号QD1和QD2进行交叉抽样，得到本发明频率比较器的两个输出信号FST和SLW，恰当的时序设计可使得对毛刺的抽样为低电平，对每一个脉冲都能抽样为高电平，这样，不同频率的两个待比较的信号源FIN和FREF就能在一定时间tc内被鉴别出来并表现为稳定的高或低电平(如图2中的输出信号FST和SLW)。

[0029] 两个信号源FIN和FREF的频率关系与比较结果的标志信号FST和SLW之间的关系如表1所示：

[0030]输入信号源的频率关系 输出的标志信号值
vFIN＜vFREF FST∶SLW＝0∶1(或L∶H)
vFIN＝vFREF FST∶SLW＝0∶0(或L∶L)
vFIN＞vFREF FST∶SLW＝1∶0(或H∶L)

[0031] 表1

[0032] 表1中，L表示低电平，H表示高电平。

[0033] 如图2所示，两个信号源FIN和FREF的频率由vFIN＜vFREF变为vFIN＞vFREF时，两个信号源FIN和FREF同时都由高电平变为低电平(即刚好对齐)，此时，本发明频率比较器输出结果所需的时间最长，即tc＝tcmax。本发明频率比较器输出结果所需的最大时间tcmax＝[Tmax/(Tmax-Tmin)-0.5]Tmax，其中，Tmax为两个待比较的信号源FIN和FREF中频率较小者的周期，Tmin为两个待比较的信号源FIN和FREF中频率较大者的周期，由此可见，本发明频率比较器比较速度快。

[0034] 现简单介绍如何导出tcmax的：设频率比较器的两个输入信号源的频率分别为vFIN和vFRF(周期分别为TFIN和TFREF)，且假定开始工作时刻它们的下降沿恰好对齐(令频率比较器中的DFF为上升沿触发)，则两个输入信号源的周期差为：ΔT＝|TFIN-TFREF|＝Tmax-Tmin，其中，Tmax和Tmin分别为两个输入信号源中频率较小者和较大者的周期；频率较小的输入信号源的一个周期Tmax内包含这样的周期差的最少数目为：Tmax/(Tmax-Tmin)，出现这些数目的周期所需要的时间为：[Tmax/(Tmax-Tmin)]×Tmax，考虑到DFF既可以是上升沿触发，亦可以是下降沿触发，当初始计时时刻两个输入信号源所对齐的边沿与DFF的触发沿性质相异时，则还可以节约0.5个周期Tmax，这时频率比较器输出结果所需的最大时间为：tcmax＝[Tmax/(Tmax-Tmin)-0.5]Tmax。

[0035] 实验证实，本发明频率比较器可鉴别出的两个信号源的频率差可以达到任意小(或者说无穷小)的有限值。

[0036] 本发明频率比较器检测精度高、速度快。