一种刻蚀方法及双重深度沟槽形成方法转让专利
申请号 : CN200910046895.1
文献号 : CN101826458B
文献日 : 2012-01-25
发明人 : 罗飞 , 邹立
申请人 : 中芯国际集成电路制造(上海)有限公司
摘要 :
一种刻蚀方法及双重深度沟槽形成方法，其中刻蚀方法包括，提供包括第一区域和第二区域的半导体衬底，所述半导体衬底上形成有介质层；对所述介质层进行处理，使得所述第一区域内的介质层刻蚀率低于第二区域内的介质层的刻蚀率；刻蚀介质层和半导体衬底形成第一开口和第二开口，第一开口位于第一区域，第二开口位于第二区域，所述第一开口的深度小于第二开口的深度。本发明能够有效地提高CMOS图像传感器图像质量。
权利要求 :
1.一种刻蚀方法，其特征在于，包括：
提供包括第一区域和第二区域的半导体衬底，所述半导体衬底上形成有介质层；
对所述介质层进行处理，所述对所述介质层进行处理包括在所述第一区域的介质层内形成离子注入层，使得所述第一区域内的介质层刻蚀率低于第二区域内的介质层的刻蚀率；
刻蚀介质层和半导体衬底形成第一开口和第二开口，第一开口位于第一区域，第二开口位于第二区域，所述第一开口的深度小于第二开口的深度。
2.如权利要求1所述的刻蚀方法，其特征在于，所述介质层是单一覆层或是由多层覆层所形成的堆栈结构。
3.如权利要求1所述的刻蚀方法，其特征在于，所述形成离子注入层的过程包括：在所述介质层形成光刻胶图形，对所述介质层进行离子注入，离子注入后的退火，去除光刻胶。
4.如权利要求1所述的刻蚀方法，其特征在于，所述离子注入包括至少一道离子注入步骤。
5.如权利要求1所述的刻蚀方法，其特征在于，所述的离子注入为N离子、O离子或C离子注入。
6.如权利要求1所述的刻蚀方法，其特征在于，所述的刻蚀介质层和半导体衬底形成第一开口和第二开口的刻蚀方法为等离子体刻蚀。
7.一种双重深度沟槽形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底依次包括硅衬底和介质层，所述半导体衬底包括第一区域和第二区域；
在所述第一区域的介质层内形成离子注入层；
刻蚀介质层和硅衬底形成第一沟槽和第二沟槽，所述第一沟槽位于第一区域，所述第二沟槽位于第二区域，所述第一沟槽的深度小于第二沟槽的深度。
8.如权利要求7所述的双重深度沟槽形成方法，其特征在于，所述第一区域为像素区域；所述第二区域为外围区域。
9.如权利要求7所述的双重深度沟槽形成方法，其特征在于，所述介质层为是单一覆层或是由多层覆层所形成的堆栈结构。
10.如权利要求7所述的双重深度沟槽形成方法，其特征在于，所述离子注入为由至少一道离子注入步骤构成。
11.如权利要求10所述的双重深度沟槽形成方法，其特征在于，所述的离子注入为N离子、O离子或C离子注入。
12.如权利要求7所述的双重深度沟槽形成方法，其特征在于，所述的刻蚀方法为等离子体刻蚀。
说明书 :
一种刻蚀方法及双重深度沟槽形成方法
技术领域
[0001] 本发明涉及半导体制造领域，特别涉及一种刻蚀方法及双重深度沟槽形成方法。
背景技术
[0002] 目前电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图像传感器件，具有读取噪声低、动态范围大、响应灵敏度高等优点，但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以电荷耦合器件为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Imagesensor，CIS)由于采用了相同的CMOS技术，可以将像素阵列与外围电路集成在同一芯片上，与电荷耦合器件相比，CMOS图像传感器具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。
[0003] 通常，在公开号为US2008/0265295A1的美国专利中可以发现现有图像传感器的工艺。CMOS图像传感器包括像素单元阵列，如图1所示，每个像素单元通常包括有光电二极管有源区a11，晶体管有源区a13，以及位于光电二极管有源区和晶体管有源区之间的浅沟道隔离区a12。光电二极管有源区a11和与所述光电二极管有源区a11相对应的总的晶体管有源区(一般由3或4个晶体管组成)的面积比定义为填充因子，所述填充因子为衡量CMOS图像传感器图像质量的最重要因素之一。
[0004] 发明人发现在整个像素单元阵列总面积和晶体管有源区a13面积都无法改变的基础上，为了提高CMOS图像传感器填充因子，唯一的解决途径只有缩小隔离区的间隔来增大光电二极管有源区a11面积。在现有的工艺基础下，缩小隔离区的间隔会导致提高沟槽的纵横比(Aspect ratio，A/R)或者减少沟槽的深度，而提高沟槽的纵横比使得后续的浅沟道隔离(shallow trench isolation，STI)沟道填充工艺出现空隙的问题，器件制造良率降低；减少沟槽的深度会影响外围电路工作，导致器件失效。
发明内容
[0005] 本发明解决的问题是提供一种刻蚀方法和双重深度沟槽形成方法，能够有效地提高CMOS图像传感器图像质量。
[0006] 为解决上述问题，本发明首先提供一种刻蚀方法，提供包括第一区域和第二区域的半导体衬底，所述半导体衬底上形成有介质层；对所述介质层进行处理，使得所述第一区域内的介质层刻蚀率低于第二区域内的介质层的刻蚀率；刻蚀介质层和半导体衬底形成第一开口和第二开口，第一开口位于第一区域，第二开口位于第二区域，所述第一开口的深度小于第二开口的深度。
[0007] 本发明还提供一种双重深度沟槽形成方法，提供半导体衬底，所述半导体衬底依次包括硅衬底和介质层，所述半导体衬底包括第一区域和第二区域；在所述第一区域的介质层内形成离子注入层；刻蚀介质层和硅衬底形成第一沟槽和第二沟槽，所述第一沟槽的深度小于第二沟槽的深度。
[0008] 与现有技术相比，本发明具有以下优点：通过对所述介质层进行处理，使得所述第一区域内的介质层刻蚀率低于第二区域内的介质层的刻蚀率；刻蚀介质层和半导体衬底形成第一开口和第二开口，第一开口位于第一区域，第二开口位于第二区域，所述第一开口的深度小于第二开口的深度。和在所述第一区域的介质层内形成离子注入层；刻蚀介质层和硅衬底形成第一沟槽和第二沟槽，所述第一沟槽的深度小于第二沟槽的深度。能够在实际制造CMOS图像传感器过程，在像素有源隔离区域和外围有源隔离区域形成不同深度的沟槽，也就是说，在像素有源隔离区域形成深度较浅的沟槽，形成比较低的纵横比，有效增大光电二极管有源区面积，而不会给后续工艺步骤增加难度，有效地提高CMOS图像传感器填充因子并且而且不会影响像素阵列电路的正常工作。在外围有源隔离区域形成深度较大的沟槽，能够满足正常外围电路工作要求，提高了器件良率。
附图说明
[0009] 图1是CMOS图像传感器的像素单元阵列扫描电镜图片；
[0010] 图2是本发明双重深度沟槽形成方法的实施方式的流程图；
[0011] 图3至图11是本发明双重深度沟槽形成方法的实施例的示意图；
[0012] 图12是本发明刻蚀方法的实施方式的流程图；
[0013] 图13至图20是本发明刻蚀方法的实施例的示意图。
具体实施方式
[0014] 第一实施方式
[0015] 本发明提供一种双重深度沟槽形成方法，包括，提供半导体衬底，所述半导体衬底依次包括硅衬底和介质层，所述半导体衬底包括第一区域和第二区域。在所述介质层上形成第一光刻胶图形；以第一光刻胶图形为掩膜，对介质层进行离子注入，退火。在所述第一区域的介质层内形成离子注入层；去除第一光刻胶图形；在所述介质层上形成第二光刻胶图形；以第二光刻胶图形为掩膜，刻蚀介质层和硅衬底形成第一沟槽和第二沟槽，所述第一沟槽的深度小于第二沟槽的深度。
[0016] 下面结合附图对本发明形成双重深度沟槽的具体实施方式做详细的说明。
[0017] 参照图2，本发明实施方式提供一种像素单元阵列的双重深度沟槽形成方法，包括如下步骤：
[0018] 步骤S1，提供半导体衬底，所述半导体衬底依次包括硅衬底，埋氧层，阻挡层，氧化层；所述半导体衬底包括像素区域和外围区域。
[0019] 步骤S2，在所述氧化层上形成第一光刻胶图形；
[0020] 步骤S3，以第一光刻胶图形为掩膜，对氧化层进行离子注入并退火，在所述像素区域的氧化层内形成离子注入层；
[0021] 步骤S4，去除第一光刻胶图形；
[0022] 步骤S5，在所述氧化层和离子注入层上形成第二光刻胶图形；
[0023] 步骤S6，以第二光刻胶图形为掩膜，刻蚀氧化层，阻挡层，埋氧层，硅衬底，形成第一沟槽和第二沟槽。所述第一沟槽的深度小于第二沟槽的深度。
[0024] 下面结合附图对于上述实例过程进行详细说明。结合图2和图3所示，如步骤S1所述，提供半导体衬底，所述半导体衬底依次包括硅衬底100，埋氧层110，阻挡层120，氧化层130；所述半导体衬底包括像素区域IA和外围区域IIA。具体形成工艺包括氧化、掺杂、沉积等工艺。
[0025] 现有技术会在像素区域IA和外围区域IIA形成深度一致的沟槽，这样会导致为了提高CMOS图像传感器填充因子，缩小隔离区的间隔来增大光电二极管有源区面积，从而提高了沟槽的纵横比(Aspect ratio，A/R)或者减少沟槽的深度。而提高了沟槽的纵横比会导致后续的浅沟道隔离困难，使得器件浅沟道隔离容易出现空隙而导致器件失效。沟槽深度的减少会导致沟槽深度不能够满足正常外围区域IIA电路工作要求，导致器件失效。
[0026] 本发明为了克服上述缺陷，通过刻蚀形成不同深度的沟槽，具体请参照图4至图11。
[0027] 结合图2和图4所示，如步骤S2所述，在所述氧化层130上形成第一光刻胶图形140。具体包括，在氧化层130上旋涂上光刻胶，并曝光、显影形成光刻胶图形140。所述光刻胶可以通过例如旋转涂布等方式在所述氧化层130上形成。在涂布光刻胶之后，通过曝光将掩膜图形从掩膜版上转移到光刻胶上，并利用显影液将相应部位的光刻胶去除以形成光刻胶图形140。
[0028] 结合图2和图5所示，如步骤S3所述，以第一光刻胶图形140为掩膜，对氧化层130进行离子注入150，退火，在所述像素区域IA形成离子注入层131。所述离子注入150可以为由至少一道离子注入步骤构成，比如通过二次或者三次离子注入，主要目的为在像素区域IA形成离子注入层。所述离子注入150的离子可以为N离子、O离子或C离子。作为本实施例的一个实施方式，所述离子注入150的离子为N离子，能量范围为20KeV至40KeV，剂-2 -2量范围为3E14cm 至5E15cm ，对氧化层130进行离子注入。主要目的为采用N离子注入，使得像素区域IA的氧化层形成富N结构，如Si-O-N结构或者Si-N结构或者上述两种结构同时存在，形成离子注入层131。(参照图6所示)
[0029] 所述退火工艺可以为管式炉退火、脉冲退火或者快速热处理退火。作为本实施例的一个实施方式，所述离子退火为快速热处理退火。所述退火温度为600℃至1100℃，具体温度例如600℃、700℃、800℃、900℃、1000℃、1050℃、1060℃、1070℃、1080℃、1090℃或1100℃等；退火时间为10至100秒，具体例如10秒、20秒、30秒、40秒、50秒、60秒、70秒、
80秒、90秒或100秒等。作为本实施例的优选方案，退火温度可选1070℃，退火时间为20.5秒。
80秒、90秒或100秒等。作为本实施例的优选方案，退火温度可选1070℃，退火时间为20.5秒。
[0030] 结合图2和图6所示，如步骤S4所述，去除第一光刻胶图形。去除光刻胶工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。
[0031] 结合图2和图7所示，如步骤S5所述，在所述氧化层130和离子注入层131上形成第二光刻胶图形。具体包括，在氧化层130和离子注入层131上旋涂上光刻胶，并曝光、显影形成光刻胶图形160。所述光刻胶可以通过例如旋转涂布等方式在所述氧化层130和离子注入层131上形成。在涂布光刻胶之后，通过曝光将掩膜图形从掩膜版上转移到光刻胶上，并利用显影液将相应部位的光刻胶去除以形成与掩膜图形一致的光刻胶图形160。
[0032] 结合图2和图8、图9、图10、图11所示，如步骤S6所述，以第二光刻胶图形为掩膜，刻蚀氧化层，阻挡层，埋氧层，硅衬底，形成第一沟槽和第二沟槽。所述第一沟槽的深度小于第二沟槽的深度
[0033] 具体地，如图8所示，以第二光刻胶图形为掩膜，对像素区域IA的离子注入层131和外围区域IIA的氧化层130进行刻蚀，直至暴露出外围区域IIA的阻挡层120。具体工艺包括，采用公知的各向异性等离子刻蚀工艺，选择氧化物刻蚀率与氮化物刻蚀率比率为4∶1～8∶1的刻蚀制程。优选工艺可以选取反应离子刻蚀设备，刻蚀设备腔体压力为
10毫托，顶部射频功率为250瓦，底部射频功率为75瓦，上电极温度为70℃，底电极温度为
20℃。C4F8流量为8SCCM(每分钟标准毫升)，CO流量为100SCCM，Ar流量为150SCCM。刻蚀直至暴露出外围区域IIA的阻挡层120。
10毫托，顶部射频功率为250瓦，底部射频功率为75瓦，上电极温度为70℃，底电极温度为
20℃。C4F8流量为8SCCM(每分钟标准毫升)，CO流量为100SCCM，Ar流量为150SCCM。刻蚀直至暴露出外围区域IIA的阻挡层120。
[0034] 具体地，如图9所示，以第二光刻胶图形为掩膜，对像素区域IA的离子注入层131和外围区域IIA的阻挡层120进行刻蚀，直至暴露出外围区域IIA的衬底硅100。具体工艺包括，采用公知的各向异性等离子刻蚀工艺，优选工艺可以选取反应离子刻蚀设备，刻蚀设备腔体压力为20毫托，顶部射频功率为600瓦，底部射频功率为150瓦，上电极温度为70℃，底电极温度为20℃。CF4流量为70SCCM，HBr流量为40SCCM，He和O2混合气体流量为15SCCM(其中所述混合气体中He的比例为70％，O2比例为30％)。刻蚀直至暴露出外围区域IIA的衬底硅100。
[0035] 具体地，如图10所示，以第二光刻胶图形为掩膜，对像素区域IA的阻挡层120和外围区域IIA的衬底硅100进行刻蚀，直至在像素区域IA形成第一沟槽101和在外围区域IIA形成第二沟槽102。具体工艺包括，采用公知的各向异性等离子刻蚀工艺，选择氧化物刻蚀率与氮化物刻蚀率比率为2∶1～4∶1的刻蚀制程。优选工艺可以选取反应离子刻蚀设备，刻蚀设备腔体压力为15毫托，顶部射频功率为700瓦，底部射频功率为130瓦，上电极温度为70℃，底电极温度为20℃。Cl2流量为30SCCM，HBr流量为70SCCM，CF4流量为15SCCM，He和O2混合气体流量为3SCCM(其中所述混合气体中He的比例为70％，O2比例为
30％)。刻蚀直至在像素区域IA形成第一沟槽101和在外围区域IIA形成第二沟槽102。
30％)。刻蚀直至在像素区域IA形成第一沟槽101和在外围区域IIA形成第二沟槽102。
[0036] 具体地，如图11所示，去除第二光刻胶图形。去除光刻胶工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。
[0037] 一并参照图4至图11，在本发明中，通过在所述氧化层130上形成第一光刻胶图形140；以第一光刻胶图形140为掩膜，对氧化层130进行离子注入并退火，在所述像素区域IA的介质层内形成离子注入层131；去除第一光刻胶图形140；在所述氧化层130和离子注入层131上形成第二光刻胶图形150；以第二光刻胶图形150为掩膜，刻蚀形成第一沟槽101和第二沟槽102。所述第一沟槽101的深度小于第二沟槽102的深度。具体的说在像素区域形成了深度比较小的沟槽，在外围电路区域形成深度比较大的沟槽，这样，满足了提高像素有源区的面积，并且在像素区域形成了深度比较小的沟槽使得像素区域的沟槽纵横比在可以接受的范围；而在外围电路区域形成深度比较大的沟槽能够满足正常外围区域IIA电路工作要求。提高了提高CMOS图像传感器填充因子，有效地提高CMOS图像传感器图像质量。
[0038] 在上述的实施例中，介质层是由多层覆层所形成的堆栈结构，介质层包括埋氧层110，阻挡层120，氧化层130。在其他的实施例中，介质层可以为单一覆层结构，具体可以为单一的氧化层或者为氮化层。
[0039] 第二实施方式
[0040] 本发明还提供一种刻蚀方法，参照图12，包括步骤：
[0041] 步骤S10，提供包括第一区域和第二区域的半导体衬底，所述半导体衬底上形成有介质层；
[0042] 步骤S11，对所述介质层进行处理，使得所述第一区域内的介质层刻蚀率低于第二区域内的介质层的刻蚀率；
[0043] 步骤S12，刻蚀介质层和半导体衬底形成第一开口和第二开口，第一开口位于第一区域，第二开口位于第二区域，所述第一开口的深度小于第二开口的深度。
[0044] 下面结合附图对于上述实例过程进行详细说明。结合图12和图13所示，如步骤S10所述，提供包括第一区域(未图示)和第二区域(未图示)的半导体衬底200，所述半导体衬底200上形成有介质层210。具体形成工艺包括氧化、掺杂、沉积等工艺。
[0045] 结合图12和图14、图15、图16、图17所示，如步骤S11所述，对所述介质层进行处理，使得所述第一区域内的介质层刻蚀率低于第二区域内的介质层的刻蚀率。具体包括，在所述介质层210上形成第三光刻胶图形211；以第三光刻胶图形211为掩膜，对介质层210进行离子注入220并退火，在所述介质层210内形成离子注入层212；去除第三光刻胶。
[0046] 如图14所示，在所述介质层210上形成第三光刻胶图形211，具体包括，在介质层210上旋涂上光刻胶，并曝光、显影形成光刻胶图形211。所述光刻胶可以通过例如旋转涂布等方式在所述介质层210上形成。在涂布光刻胶之后，通过曝光将掩膜图形从掩膜版上转移到光刻胶上，并利用显影液将相应部位的光刻胶去除以形成光刻胶图形211。
[0047] 如图15和图16所示，以第三光刻胶图形211为掩膜，对介质层210进行离子注入220并退火，在所述介质层210内形成离子注入层212。所述离子注入220可以为由至少一道离子注入步骤构成，比如通过二次或者三次离子注入，主要目的为在介质层210形成离子注入层212。所述离子注入220的离子可以为N离子、O离子或C离子。作为本实施例的一个实施方式，所述介质层可以为氧化硅，所述离子注入220的离子为N离子，能量范围为-2 -2
20KeV至40KeV，剂量范围为3E14cm 至5E15cm ，对介质层210进行离子注入。主要目的为采用N离子注入，使得介质层的一部分形成富N结构，如Si-O-N结构或者Si-N结构或者上述两种结构同时存在，形成离子注入层212。
20KeV至40KeV，剂量范围为3E14cm 至5E15cm ，对介质层210进行离子注入。主要目的为采用N离子注入，使得介质层的一部分形成富N结构，如Si-O-N结构或者Si-N结构或者上述两种结构同时存在，形成离子注入层212。
[0048] 所述退火工艺可以为管式炉退火、脉冲退火或者快速热处理退火。作为本实施例的一个实施方式，所述离子退火为快速热处理退火。所述退火温度为600℃至1100℃，具体温度例如600℃、700℃、800℃、900℃、1000℃、1050℃、1060℃、1070℃、1080℃、1090℃或1100℃等；退火时间为10至100秒，具体例如10秒、20秒、30秒、40秒、50秒、60秒、70秒、
80秒、90秒或100秒等。作为本实施例的优选方案，退火温度可选1070℃，退火时间为20.5秒。
80秒、90秒或100秒等。作为本实施例的优选方案，退火温度可选1070℃，退火时间为20.5秒。
[0049] 如图17所示，去除第三光刻胶。去除光刻胶工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。
[0050] 结合图12和图18、19、20所示，如步骤S12所述，刻蚀介质层210和半导体衬底200形成第一开口220和第二开口230，第一开口220位于第一区域，第二开口230位于第二区域，所述第一开口220的深度小于第二开口230的深度。
[0051] 具体地，如图18所示，在离子注入层212和介质层210表面形成第四光刻胶图形。工艺包括，在介质层210上旋涂上光刻胶，并曝光、显影形成光刻胶图形213。所述光刻胶可以通过例如旋转涂布等方式在所述离子注入层212和介质层210上形成。在涂布光刻胶之后，通过曝光将掩膜图形从掩膜版上转移到光刻胶上，并利用显影液将相应部位的光刻胶去除以形成光刻胶图形213。
[0052] 如图19所示，以第四光刻胶图形213为掩膜，刻蚀介质层210和半导体衬底200形成第一开口220和第二开口230。作为本实施例的一个实施方式，所述介质层可以为氧化硅。
[0053] 具体工艺包括，对离子注入层212和介质层210进行刻蚀，直至暴露出第二区域的硅衬底200。采用公知的各向异性等离子刻蚀工艺，选择氧化物刻蚀率与氮化物刻蚀率比率为4∶1～8∶1的刻蚀制程。优选工艺可以选取反应离子刻蚀设备，刻蚀设备腔体压力为10毫托，顶部射频功率为250瓦，底部射频功率为75瓦，上电极温度为70℃，底电极温度为20℃。C4F8流量为8SCCM，CO流量为100SCCM，Ar流量为150SCCM。刻蚀直至暴露出第二区域的硅衬底200。
[0054] 刻蚀第一区域的离子注入层212和第二区域的衬底硅200，直至形成第一开口220和第二开口230。选择氧化物刻蚀率与氮化物刻蚀率比率为2∶1～4∶1的刻蚀制程。优选工艺可以选取反应离子刻蚀设备，刻蚀设备腔体压力为15毫托，顶部射频功率为700瓦，底部射频功率为130瓦，上电极温度为70℃，底电极温度为20℃。Cl2流量为30SCCM，HBr流量为70SCCM，CF4流量为15SCCM，He和O2混合气体流量为3SCCM(其中所述混合气体中He的比例为70％，O2比例为30％)。
[0055] 如图20所示，去除第四光刻胶图形。去除光刻胶工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。
[0056] 虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。