低操作电流相变存储器元件结构

摘要

本发明公开了一种低操作电流相变存储器元件结构，包括：第一电极，其具有用以限制电流流动的接触表面；相变存储器构件，其与所述第一电极的所述接触表面接触，所述相变存储器构件的宽度大于所述第一电极的宽度；第二电极，其电耦接至所述相变存储器构件；以及界定装置，其包括位于所述相变存储器构件上的介电构件以及位于所述介电构件上的导电构件，所述导电构件包括导电率大于所述介电构件材料导电率的材料，用以在所述第一电极与所述第二电极之间界定相对于所述接触表面处的电流流动的方向在所述相变存储器构件内侧向转弯的电极间电流路径。本发明较现有蘑菇型存储器单元的主动区侧向边缘处的电流密度增加，因此，可以提升操作电流效率。

权利要求

1.一种存储器元件，其特征在于，包括：

第一电极，其具有用以限制电流流动的接触表面，并具有顶部表面以及外表面；

相变存储器构件，其与所述第一电极的所述接触表面接触，所述相变存储器构件的宽度大于所述第一电极的宽度；

第二电极，其电耦接至所述相变存储器构件，具有与所述第一电极的所述顶部表面共面的顶部表面，且具有包围在所述第一电极的所述外表面周围的内表面；以及界定装置，其包括位于所述相变存储器构件上的介电构件以及位于所述介电构件上的导电构件，所述导电构件包括导电率大于所述介电构件材料导电率的材料，用以在所述第一电极与所述第二电极之间界定相对于所述接触表面处的电流流动的方向在所述相变存储器构件内侧向转弯的电极间电流路径；

其中，所述第二电极包括位于所述顶部表面处的第一材料以及位于所述第一材料下方的第二材料，所述第一材料的导热率小于所述第二材料的导热率；且所述相变存储器构件延伸越过所述第一电极的所述外表面与所述第二电极的所述内表面之间的绝缘构件，以接触所述第一电极以及所述第二电极的所述顶部表面。

2.根据权利要求1所述的存储器元件，其特征在于：

所述第一电极的所述接触表面接触所述相变存储器构件的底部表面；

所述第二电极接触所述相变存储器构件的侧表面；且

所述介电构件位于所述相变存储器构件的顶部表面上，其中当所述接触表面在凸出所述第一电极上方时，界定出柱体，所述柱体的侧面沿所述顶部表面与所述底部表面之间的所述相变存储器构件的厚度延伸，所述侧面的表面积小于或等于所述接触表面的表面积的两倍。

3.一种存储器元件，其特征在于，包括：

第一电极，其具有顶部表面以及外表面；

第二电极，其具有与所述第一电极的所述顶部表面实质上共面的顶部表面，且具有包围在所述第一电极的所述外表面周围的内表面，所述第二电极包括位于所述顶部表面处的第一材料以及位于所述第一材料下方的第二材料，所述第一材料的导热率小于所述第二材料的导热率；

绝缘构件，其位于所述第一电极的所述外表面与所述第二电极的所述内表面之间；以及相变存储器构件，其延伸越过所述绝缘构件，与所述第一电极以及所述第二电极的所述顶部表面接触。

4.根据权利要求3所述的存储器元件，其特征在于，所述第一材料的导电率小于所述第二材料的导电率；所述第二电极更包括位于所述第二材料下方的第三材料，所述第二材料的导热率小于所述第三材料的导热率。

5.根据权利要求3所述的存储器元件，其特征在于，更包括：第二绝缘构件，位于所述相变存储器构件上；以及

热隔离构件，位于所述第二绝缘构件上，所述热隔离构件包括导热率小于所述第二绝缘构件的材料的导热率的材料。

6.根据权利要求5所述的存储器元件，其特征在于：

所述相变存储器构件包括第一相变材料；且

所述热隔离构件包括第二相变材料。

说明书

低操作电流相变存储器元件结构

技术领域

[0001] 本发明是关于相变存储器材料(phase change based memorymaterials)，且是关于用于制造此元件的方法。

背景技术

[0002] 相变存储器材料，如硫族化合物的材料及类似材料，通过施加适于集成电路操作的电平的电流，可使其在非晶状态与结晶状态之间相变。大体非晶状态(generally amorphous state)的特性是具有比大体结晶状态高的电阻率，由于电阻率不同，因此易于感测以显示数据。此特性引起对于使用可编程电阻材料来形成可随机存取以进行读取及写入的非易失性存储器电路的关注。

[0003] 从非晶改变为结晶(本文中被称为设定)通常为较低电流操作，电流将相变材料加热到高于转变温度，可使主动区从非晶相转变至结晶相。而从结晶改变为非晶(本文中被称为复位)，通常为较高电流操作，其包括一短高电流密度脉冲，以熔化或崩解(breakdown)结晶结构，其后相变材料快速地冷却，以退火(quench)相变过程，使相变材料的主动区的至少一部分稳定于非晶相。应用技术可使主动区变小，以减少产生相变所需的电流量。

[0004] 减少相变材料构件的大小及/或与相变材料构件接触的电极的大小可减少所需电流的量值，使得绝对电流值小的主动区中具有较高的电流密度。

[0005] 一种控制主动区的大小的方法是设计非常小的电极来将电流传递至相变材料的主体。此小电极结构将电流集中于接触的位置处的小区域(像蘑菇的位置)中。参见Wicker于2002年8月6日公告题为“Reduced ContactAreas of Sidewall Conductor”的美国专利第6,429,064号；Gilgen于2002年10月8日公告题为“Method for Fabricating a Small Area of Contact BetweenElectrodes”的美国专利第6,462,353号；Lowrey于2002年12月31日公告的题为“Three-Dimensional(3D)Programmable Device”的美国专利第6,501,111号；Harshfield于2003年7月1日公告题为“Memory Elements andMethods for Making Same”的美国专利第6,563,156号。

[0006] 控制主动区大小的另一种方法，包括将电极间隔开，以使得在电极之间流动的电流通过相变材料的薄层的厚度而集中。参见Czubatyj等人的标题为“Memory Device and Method of Making Same”的美国专利申请公开案第US 2007/0048945号。亦参见由本申请案的受让人共有的以下申请案以及专利：于2007年9月28日申请的Lung的题为“Memory Cell Having ASide Electrode Contact”的美国专利申请案第11/864,273号；于2008年12月9日公告的Lung的题为“Memory Element with Reduced-Current PhaseChange Element”的美国专利第7,463,512号；于2008年8月7日申请的Lung的题为“Memory Cell Device with Coplanar Electrode Surface andMethod”的美国申请案第12/023,978号。

[0007] 现有相变存储器单元结构出现的问题在于与相变材料接触的电极的散热效应(heat hink effect)。由于相变是由于加热而发生的，所以电极的导热性将会带走主动区的热，以致必须以较高电流来产生所需的相变。

[0008] 较高电流电平可能会导致存储器单元的电性以及机械可靠度的问题。这些问题包括在操作期间热膨胀以及材料密度改变所引起的机械应力而在相变材料/电极界面处形成空隙。

[0009] 另外，较高电流电平亦可能导致一些问题，如局部加热足以引起电极以及相变材料的扩散/反应，及/或造成主动区内的相变材料的组成改变，导致存储器单元电阻切换效能衰退且可能造成故障。

[0010] 因此，目前已有各种技术用于热隔离主动区，以将产生相变所需的电阻加热限制于主动区。

[0011] 改良热隔离的方法包括在相变材料边设置间隙或空隙。见Chen于2004年11月9日公告的题为“Phase Change Memory Device EmployingThermally Insulating Voids”的美国专利第6,815,704号。

[0012] 另外，亦有人提出使用热绝缘材料来改良将热限制于主动区的方法。请参见(例如)Chen于2007年11月14日申请的题为“Phase Change MemoryCell Including Thermal Protect Bottom Electrode and ManufacturingMethods”的美国专利申请案第11/940164号。

[0013] 改良热隔离的另一种方法包括以隔开主动区与电极间的方式来形成相变材料以及电极。请参见由本申请案的受让人共有的以下申请案：Chen等人于2006年9月7日申请的题为“I-Shaped Phase Change Memory Cell”的美国专利申请案第11/348,848号；Lung等人于2007年12月7日申请的题为“Phase Change Memory Cell Having Interface Structures withEssentially Equal thermal Impedances and Manufacturing Methods”的美国专利申请案第11/952646号；Chen等人于2005年2月5日申请的题为“HeatingCenter PCRAM Structure and Methods for Making”的美国申请案第12/026342号。

[0014] 因此，目前需要一种仅需要以小量电流来产生主动区相变的相变存储器单元结构，并提供用于制造此构件的方法。

发明内容

[0015] 有鉴于此，本发明的主要目的在于提高一种具有小操作电流的相变存储器元件。存储器元件包括具有用以限制电流流动的接触表面的电极以及与电极的接触表面接触的相变存储器构件。存储器单元更包括复位向装置，所述复位向装置用以在接触表面的短距离内复位向电流，使得其相对于接触表面处的电流流动的方向在相变存储器构件内侧向地流动，以在相变存储器构件的在接触表面的边缘上的区内增加电流密度。此迫使电流流经电极上方中心处的主动区的侧向边缘区。迫使电流流经侧向边缘区，可使得边缘区内的电流密度以及每单位电流值在边缘区内所产生的热量相对于现有蘑菇型存储器单元增加。因此，产生相变所需的电流量较小。

[0016] 由于边缘区在侧向上远离下方的电极的中心，所以相较于边缘区，电极用可更快地带走主动区的中心区的热。因此，使电流流经主动区的侧向边缘区，以在主动区中产生热，可限制存储器构件被带走的热量。因此，减少电极对主动区产生的散热效应，可以有效地增加每单位电流值在存储器构件内所产生的热的量，且减少产生相变所需的电流量。

[0017] 如本文所述的存储器元件包括第一电极，其具有一接触表面，用以限制电流的流动。相变存储器构件与第一电极的接触表面接触，相变存储器构件的宽度大于第一电极的宽度。第二电极电耦接至相变存储器构件。存储器元件更包括用于界定在第一电极与第二电极之间的电极间电流路径的装置(means)，所述电极间电流路径相对于接触表面处的电流流动的方向在相变存储器构件内侧向转弯。所述装置包括位于相变存储器构件上的介电构件以及在介电构件上的导电构件。导电构件的材料包括导电率大于介电构件的材料。

[0018] 本文所述的存储器元件的一实施例包括相变存储器构件，所述相变存储器构件具有顶部表面、底部表面、侧表面以及顶部表面与底部表面之间的厚度。电绝缘构件在相变存储器构件的顶部表面上。热隔离构件在电绝缘构件上，所述热隔离构件的材料包括导热率小于电绝缘构件。下电极在第一接触表面处接触相变存储器构件的底部表面，第一接触表面在凸出下电极上方时界定出柱体，此柱体的侧面沿相变存储器构件的厚度延伸，柱体的所述侧面的表面积小于或等于第一接触表面的表面积的两倍。侧电极的第二接触表面与相变存储器构件的侧表面接触。

[0019] 在进行操作时，下电极以及侧电极以及电绝缘构件的配置迫使通过第一接触表面的电极间电流路径从下电极侧向转弯，经过第二接触表面，再进入侧电极中。由于柱体的侧面的表面积小于或等于第一接触表面的表面积的两倍，所以在进行操作时，通过柱体的侧面的平均电流密度大于或等于通过第一接触表面的平均电流密度的一半。此用以将电流密度集中于主动区的边缘处，基于以上所述的原因，减少在主动区中产生相变所需的电流的量值。

[0020] 另外，可将主动区制作得极小，以进一步减少所需的电流量。存储器构件的的厚度可利用薄膜沉积技术将存储器材料沉积在下电极的顶部表面上以建立之。此外，下电极的宽度较佳的是小于用于形成存储器元件的工艺(通常为光刻工艺)的最小特征尺寸。小的下电极可将电流密度集中于存储器构件中相邻于下电极的部分，用以减少所需的电流量。另外，电绝缘构件以及热隔离构件可热隔离主动区，此亦有助于减少产生相变所需的电流量。

[0021] 因此，电极、相变存储器构件的厚度以及电绝缘构件提供复位向装置，所述复位向装置用于在第一接触表面的短距离内复位向电流，使得其相对于在第一接触表面处的电流流动的方向在相变存储器构件内侧向地流动，以在相变存储器构件的在第一接触表面的边缘上的区内增加电流密度。

[0022] 本文所述的存储器元件的另一实施例包括具有顶部表面以及外表面的第一电极。第二电极具有与第一电极的顶部表面实质上共面的顶部表面，且具有包围在第一电极的外表面周围的内表面。第二电极包括位于顶部表面处的第一材料以及于第一材料下方的第二材料，第一材料的导热率小于第二材料的导热率。绝缘构件位于第一电极的外表面与第二电极的内表面之间。相变存储器构件延伸越过绝缘构件且与第一电极以及第二电极的顶部表面接触。

[0023] 在进行操作时，第一电极以及第二电极的共面顶部表面连同其间的绝缘构件迫使通过第一电极的顶部表面的电极间电流路径侧向转弯，经过相变存储器构件，再进入第二电极的顶部表面中。此用以将电流密度集中于主动区的边缘处，以此减少在主动区中产生相变所需的电流大小。

[0024] 另外，将主动区制作得极小，可进一步减少所需的电流量。存储器构件的的厚度可利用薄膜沉积技术将存储器材料沉积在第一电极以及第二电极的顶部表面上以建立之。此外，第一电极的宽度较佳小于用于形成存储器元件的工艺(通常为光刻工艺)的最小特征尺寸。小的第一电极可将电流密度集中于存储器构件中相邻于第一电极的部分，用以减少所需的电流量。此外，第一材料的导热率相对较低，可用以减少第二电极带走相变存储器构件的热量，减少第二电极的散热效应，且可有效地增加每单位电流值在相变存储器构件内所产生的热量。

[0025] 因此，电极以及绝缘构件提供复位向装置，所述复位向装置用以在第一电极的顶部表面的短距离内复位向电流，使得其相对于第一电极的顶部表面处的电流流动的方向在相变存储器构件内侧向转弯，以增加相变存储器构件位于第一电极的顶部表面的边缘上的区域内的电流密度。

[0026] 本文所述的存储器元件的又一实施例包括下电极以及下电极上方的相变存储器构件，相变存储器构件的宽度大于下电极的宽度。隧穿介电构件位于相变存储器构件上，且上电极上覆盖且电耦接至介电隧穿构件。

[0027] 隧穿介电构件包括介电材料，其厚度足以在施加至上电极以及下电极的电压所产生的电场允许电荷经由隧穿介电构件沿着电极间路径隧穿。相变存储器构件的相变材料的导电率相对较高，有助于提升跨越隧穿介电构件的电场的均一性，使得相变存储器构件中的一些电流侧向转弯且流经相变存储器构件的主动区的边缘区。主动区的边缘区处的增加的电流密度因此增加每单位电流值在边缘区内所产生的热量。另外，在边缘处增加的电流密度以及所产生的热可减少下电极的散热效应。

[0028] 因此，电极、隧穿介电构件以及导电构件提供复位向装置，所述复位向装置用于在下电极的顶部表面的短距离内复位向电流，使得其相对于下电极的顶部表面处的电流流动的方向在相变存储器构件内侧向转弯，以增加相变存储器构件在下电极的顶部表面的边缘上的区域内的电流密度。

[0029] 除了通过隧穿介电构件的电极间路径外，在一些实施例中，存储器元件的上电极还与相变存储器构件的侧表面接触，以界定在上电极与下电极之间且通过相变存储器构件的侧表面的第二电极间电流路径。额外电流路径可在读取操作期间提供足够电流给存储器单元。

[0030] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

[0031] 图1绘示现有技术「蘑菇型」存储器单元的横截面图。

[0032] 图2A绘示在主动区的边缘处具有电流密度增加的存储器单元的第一实施例的横截面图。

[0033] 图2B为沿着线2B-2B截取的图2A的存储器单元的俯视图。

[0034] 图2C为图2A的横截面图的展开图。

[0035] 图3A至图3D绘示用于制造图2A至图2C的存储器单元的制作步骤的实施例。

[0036] 图4A说明在主动区的边缘处具有电流密度增加的存储器单元的第二实施例的横截面图。

[0037] 图4B为沿着线4B-4B截取的图2A的存储器单元的俯视图。

[0038] 图5A至图5E说明用于制造包括图4A至图4B的存储器单元的存储器元件的制作步骤的实施例。

[0039] 图6说明在主动区的边缘处具有电流密度增加的存储器单元的第三实施例的横截面图。

[0040] 图7A至图7C说明用于制造图6的存储器单元的制作步骤的实施例。

[0041] 图8说明在主动区的边缘处具有电流密度增加的存储器单元的第四实施例的横截面图。

[0042] 图9A至图9B说明替代图7C的步骤的实施例以形成图8的存储器单元。

[0043] 图10为实施本发明所述的存储器单元集成电路的方块示意图。

[0044] 图11绘示图10的集成电路的存储器阵列实施例的部分示意图。

[0045] 【主要元件符号说明】

[0046] 100、400、600、800、1132、1134、1136：存储器单元

[0047] 110、160：介电层

[0048] 120、220、620：下电极

[0049] 125、145：宽度

[0050] 130、230、630：相变存储器构件

[0051] 140、640、840：上电极

[0052] 150、250、650：主动区

[0053] 152：主动区的中心

[0054] 154：主动区的边缘

[0055] 200：存储器单元

[0056] 210、410、610、690：介电质

[0057] 212：顶部表面

[0058] 222：下电极的直径

[0059] 231：相变存储器构件的厚度

[0060] 232：相变存储器构件的底表面

[0061] 234：相变存储器构件的外表面

[0062] 235、237：接触表面

[0063] 240：侧电极

[0064] 254：边缘区

[0065] 260：电绝缘构件/介电构件

[0066] 262：侧电极的厚度

[0067] 270、670：导电构件

[0068] 280、680、880：电极间电流路径

[0069] 290：柱体的侧面

[0070] 295、695：侧壁表面

[0071] 300、700：相变存储器构件材料

[0072] 310、710：电绝缘构件材料

[0073] 320、720：导电构件材料

[0074] 330、730：电极材料

[0075] 340、740、940：叠层结构

[0076] 335：侧电极的上部

[0077] 337：侧电极的侧壁部分

[0078] 415：绝缘构件

[0079] 420：第一电极

[0080] 422：第一电极的外表面

[0081] 424：第一电极的顶部表面

[0082] 430：相变存储器构件

[0083] 440：第二电极

[0084] 441：第二电极的内表面

[0085] 442：第一材料层

[0086] 443：第二电极的顶部表面

[0087] 444：第二材料层

[0088] 446：第三材料层

[0089] 450：主动区

[0090] 454：边缘区

[0091] 460：绝缘构件

[0092] 470：导电构件

[0093] 490：介电质

[0094] 495：侧壁表面

[0095] 500：存储器元件

[0096] 505：介电质的顶部表面

[0097] 510：周边区

[0098] 515：导电接触窗

[0099] 520：存储器区

[0100] 525：开口

[0101] 612：介电质的顶部表面

[0102] 622：下电极的宽度

[0103] 632：相变存储器构件的宽度

[0104] 654：边缘区

[0105] 660：隧穿介电构件

[0106] 662：厚度

[0107] 820：相变存储器构件的侧表面

[0108] 920：上电极的上部

[0109] 925：上电极的侧壁部分

[0110] 1000：集成电路

[0111] 1005：存储器阵列

[0112] 1010：字线译码器

[0113] 1015、1156、1158：字线

[0114] 1020：位线译码器

[0115] 1025：位线

[0116] 1030：感测电路

[0117] 1035：数据总线

[0118] 1040：数据输入线

[0119] 1045：数据输出线

[0120] 1050：控制器

[0121] 1055：偏压电路电压与电流源

[0122] 1060：总线

[0123] 1065：其它电路

[0124] 1130：感测电路

[0125] 1146、1148：存储器构件

[0126] 1154：源极线

[0127] 1155：源极线终端电路1160、1162：位线

[0128] 1180：电流路径

具体实施方式

[0129] 本发明的以下描述是参考特定结构实施例以及方法。然而，应理解，本发明并非限于所揭露的特定实施例以及方法，本发明可以使用其它特征、构件、方法以及实施例来实施。较佳实施例是用以说明本发明，而非限制本发明的范围，本发明的范围以权利要求范围界定为准。一般本领域技术人员当理解以下描述的各种等效变体。各种实施例中的相似构件一般用相似参考数字来指代。

[0130] 图1说明现有技术“蘑菇型”存储器单元100的横截面图。“蘑菇型”存储器单元100具有下电极120、相变存储器构件130以及上电极140。下电极120延伸通过介电层110。
相变存储器构件130包括位于下电极120上方的相变材料层以及位于相变材料130上方的上电极140。介电层160包围在相变材料层130周围。如可在图1中看到，下电极120的宽度125小于上电极140以及相变材料130的宽度145。

[0131] 在进行操作时，在上电极140以及下电极120施加电压，使电流从相变存储器构件130的上电极140流向下电极120，或相反。

[0132] 主动区150是相变存储器构件130中相变材料可在至少两个固相之间改变的区域。由于宽度125与145的差异，在进行操作时，电流密度会集中于相变存储器构件130中相邻于下电极120的区域，使得主动区150具有如图1所示的“蘑菇”形状。

[0133] 由于上电极140与下电极120之间的电流流动路径通常为垂直的，因此，所以主动区150的中心152处的电流密度以及其所产生的热将远大于主动区150的边缘154处。

[0134] 因此，当将主动区150的边缘154加热至足以产生所要相变的温度时，中心152因为被局部加热，而导致存储器单元100的电性以及机械可靠度等问题。

[0135] 这些问题是因为在操作期间热膨胀以及材料密度改变所引起的机械应力而在相变存储器构件130与下电极120之间的接口处形成空隙。另外，中心152因为被局部加热而产生造成下电极120以及相变材料130的材料的扩散/反应，及/或在中心154处引起相变材料130的组成改变。这些问题可能导致存储器单元100的电阻切换效能衰退以且可能可能造成故障。

[0136] 此外，下电极120的导热性将会带走主动区150的热，导致主动区150的中心152严重的热耗损，以致必须以较高电流来产生主动区150所需要的相变。

[0137] 图2A为存储器单元200的第一实施例的横截面图。所述实施例在主动区的边缘处的电流密度，较图1的存储器单元100的主动区边缘处的电流密度增加，因此可以提升操作电流效率以及可靠度。图2B为沿着线2B-2B截取的存储器单元200的俯视图。

[0138] 存储器单元200包括下电极220，下电极220的第一接触表面235与相变存储器构件230的底部表面232接触。下电极220可包括，例如是TiN或TaN。在包含GST相变存储器构件230的实施例中，以TiN较佳，这是因为TiN与GST之间有良好的接触。更详细地，TiN是半导体制造中常用的材料，其可在GST发生转变的较高温度(通常在600℃至700℃的范围中)下提供良好扩散势垒。或者，下电极220可为W、WN、TiAlN或TaAlN，或包括，例如是选自由掺杂Si、Si、C、Ge、Cr、Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、N、O以及Ru元素及其组合所组成的族群的一种或多种。

[0139] 相变存储器构件230可包括一或多种，例如是选自于由Zn、To、Tl、Ge、Sb、Te、Se、In、Ti、Ga、Bi、Sn、Cu、Pd、Pb、Ag、S、Si、O、P、As、N以及Au的族群的一种或多种材料。

[0140] 下电极220自介电质210的顶部表面212延伸以将相变存储器构件230耦接至下方的存取电路(未图标)。介电质210可包括，例如是二氧化硅。或者，介电质210可包括其它的介电材料。

[0141] 存储器单元200包括侧电极240，其位于第二接触表面237处，与相变存储器构件230的外表面234接触。侧电极240可包括，例如是上述下电极220的材料中的任一个。

[0142] 电绝缘介电构件260在相变存储器构件230的顶部表面上。更详细地说，电绝缘构件260包括电绝缘材料，其厚度262足以迫使从下电极230通过第一接触表面235的电极间电流路径280而侧向流经第二接触表面237再流入侧电极240。

[0143] 为防止下电极220与上方的侧电极240之间的垂直电极间电流路径，所需的介电构件260的厚度262取决于介电构件260的材料以及在存储器单元200的操作期间施加至侧电极240以及下电极220的操作电压。各实施例所需的厚度262可依据经验而定。在某些实施例中，介电构件260包括二氧化硅、氮化硅、氧化铝以及氧化钌中的一个。在某些实施例中，厚度262在约5埃至200埃之间，例如是约为30埃。

[0144] 存储器单元200亦包括在电绝缘构件260上方的导电构件270。导电构件270的材料包括导电率大于电绝缘构件。

[0145] 在所说明的实施例中，相变存储器构件230、电绝缘构件260以及导电构件270形成具有侧壁表面295的叠层结构。侧电极240包括，例如是位线的一部分，其位于叠层上且与叠层结构的侧壁表面295接触。

[0146] 在所说明的实施例中，导电构件270材料的导热率(thermalconductivity)小于电绝缘构件260的电绝缘材料的导热率。

[0147] 因此，导电构件270可做为热绝缘体，以减少相变存储器构件230被其上方所覆盖的侧电极240带走的热量。导电构件270的导热率较佳的是不大于介电构件260的材料的导热率的60％，且更佳的是不大于20％。

[0148] 在一些实施例中，导电构件270包括相变存储器材料，例如包括元素Ge、Sb以及Te。导电构件270可包括，例如是与相变存储器构件230相同的材料。或者，导电构件270可包括元素比例不同于相变存储器构件230的元素比例的化合物，例如，相变存储器构件230包括Ge2Sb2Te5，而导电构件270包括另一比例的元素Ge、Sb以及Te。相变存储器构件
230以及导电构件270使用相同材料的优点是：相变存储器构件230与导电构件270之间的扩散效应较不明显。在一些实施例中，导电构件270可包括掺杂有杂质的硫族化合物或其它相变材料，以修改其传导性(conductivity)、转变温度、熔化温度以及其它性质。用于掺杂硫族化合物的典型杂质包括氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛以及氧化钛。在某些实施例中，导电构件270的厚度小于或等于100nm，例如在约10nm与100nm之间。

[0149] 参看图2B俯视图，在所说明的实施例中，相变存储器构件230具有圆形横截面，因此，相变存储器构件230具有圆形的外表面234。然而，在实施例中，相变存储器构件230的截面可以是圆形、椭圆形、正方形、矩形或稍不规则成形，此取决于用以形成相变存储器构件230以及侧电极240的制造技术。另外，在某些实施例中，外表面234可从底表面至顶表面向内或向外地逐渐变细。

[0150] 请参看图2A，在进行操作时，在下电极220以及侧电极240上施加电压，使电流沿着路径280，由接触表面235以及237通过相变存储器构件230，而自下电极220流向侧电极240，或相反。

[0151] 因而，在进行操作时，迫使电流侧向地转弯且流经主动区250的边缘区254可增加电流密度，以增加每单位电流值在边缘区254内所产生的热的量。

[0152] 因此，电极220、240、相变存储器构件230的厚度231、电绝缘构件260以及导电构件270可做为复位向装置，以在第一接触表面235的短距离内复位向电流，使得其相对于在第一接触表面235处的电流流动的方向在相变存储器构件230内侧向流动，用以增加相变存储器构件230在第一接触表面235的边缘上的区域内的电流密度。

[0153] 图2C为图2A的横截面图的展开图。当下电极220与相变存储器构件230之间的接触表面235凸出于下电极220上方时，界定出一个柱体，其侧面290沿相变存储器构件230的厚度231延伸。

[0154] 柱体的侧面290的表面积Al小于或等于接触表面235的表面积A2的两倍。因此，在进行操作时，通过柱体的侧面290的平均电流密度大于或等于接触表面235的平均电流密度的一半。因此，柱体的侧面290可用以将电流密度集中于主动区250的边缘254处(见图2A)，用以减少产生主动区250产生相变所需的电流的量。另外，在边缘254处增加电流密度以及所产生的热可减少下电极220的散热效应。

[0155] 在所说明的实施例中，下电极220在接触表面235处的直径如标记222所示。在所说明的实施例中，接触表面235的表面积Al可由以下方程序(1)得：

[0156] A1＝π·D2/4(方程式1)

[0157] 其中D为下电极220的直径222。在某些实施例中，下电极的直径222小于或等于130nm。

[0158] 另外，柱体的侧面290的表面积A2可由以下方程序(2)得：

[0159] A2＝π·D·t (方程式2)

[0160] 其中t为相变存储器构件230的厚度231。

[0161] 如上所述，侧面290的表面积Al小于或等于接触表面235的表面积A2的两倍。因此，在使用上述方程式1以及2的实施例中，相变存储器构件230的厚度231小于或等于下电极220的直径222的一半。

[0162] 由于电流侧向地流经相变存储器构件230，所以相对于下电极220的直径222减少厚度231，用以相对于通过接触表面235的平均电流密度来增加通过侧面290的平均电流密度。在某些实施例中，厚度231小于或等于下电极220的直径222的25％，以将电流进一步集中于主动区250的边缘254处。

[0163] 相变存储器构件230的厚231可使用相变材料的薄膜沉积技术形成在介电质210以及下电极220的顶部表面上以建立之，因此，相对于下电极220的直径222，相变存储器构件230的厚度231可以是非常薄的。在一些实施例中，厚度231小于50nm，例如小于10nm。因此，在一些实施例中，厚度231小于或等于下电极220的直径的50％，例如小于或等于
25％。

[0164] 在所说明的实施例中，侧面290因为下电极220而具有圆形横截面，且因此接触表面235具有圆形横截面。或者，取决于下电极220的横截面形状，柱体的侧面290以及接触表面235的横截面可以是正方形、椭圆形、矩形或稍不规则成形。

[0165] 图3A至图3D说明制造图2A至图2C的存储器单元的步骤的实施例。图3A的横截面图所示的结构中，下电极220延伸至介电质210的顶部表面212。

[0166] 在图3A中，下电极220以及介电质210的形成方法例如是在存取电路(未图标)的顶部表面上形成下电极材料层，接着，以标准光的光刻技术来图案化电极层上的光刻胶层，以形成覆盖于下电极220位置上的光刻胶掩模。接着，使用，例如是氧等离子体来修整光刻胶掩模，以形成具有覆盖在下电极220的位置上的亚光刻尺寸的掩模结构。接着，以经过修整的光刻胶掩模来刻蚀电极材料层，以形成具有次光刻直径222的下电极。接下来，形成并平坦化介电材料210，得到图3A所示的结构。

[0167] 在另一实例中，下电极220以及介电质210的形成方法可以在存取电路的顶部表面上形成介电质210，接着，依序形成隔离层以及牺牲层。之后，在牺牲层上形成具有开口的掩模，开口的尺寸接近于或等于用以形成掩模的工艺的最小特征尺寸，所述开口上覆于下电极220的位置。接着，以掩模选择性地刻蚀隔离层以及牺牲层，以在隔离层以及牺牲层中形成通孔(via)，且使介电层210的顶部表面暴露出来。在移除掩模后，对通孔进行选择性底切刻蚀(undercutting etch)，刻蚀隔离层，同时使牺牲层以及介电层210无损伤。接着在通孔中形成填充材料。由于选择性底切刻蚀工艺，以致于待形成于通孔内的填充材料中产生自对准空隙。接下来，对填充材料进行非等向性刻蚀工艺以打开空隙，且继续刻蚀，直至在空隙下方区域中的介电层210暴露出来为止，以形成包括通孔内的填充材料的侧壁间隙壁(sidewall spacer)。侧壁间隙壁的开口尺寸，实质上由空隙的尺寸而定，且因此可小于光刻工艺的最小特征尺寸。接下来，使用侧壁间隙壁作为刻蚀掩模，刻蚀介电层210，用以在介电层210中形成直径小于最小特征尺寸的开口。接下来，在介电层210中的开口中形成电极层。接着，进行例如是化学机械抛光(chemical mechanical polishing，CMP)的平坦化工艺，以移除隔离层以及牺牲层并形成下电极220，得到图3A中所示的结构。

[0168] 接下来，在图3A的结构上形成相变存储器构件材料300，在相变存储器构件材料300上形成电绝缘构件材料310，在电绝缘构件材料310上形成导电构件材料320，且在导电构件材料320上形成电极材料330，得到图3B的横截面图中所示的结构。

[0169] 接着，图案化材料300、310、320以及330，以形成叠层结构340，从而得到图3C的横截面图的结构。叠层340包括相变存储器构件230、电绝缘构件260、导电构件270以及侧电极240的上部335。

[0170] 接下来，在图3C的结构上(包括在叠层335的侧壁表面上)形成导电层，并非等向性刻蚀导电层，以形成侧电极240的侧壁部分337，从而得到图3D的横截面图中所示的结构。

[0171] 图4A为存储器单元400的第二实施例的横截面图。所述实施例在主动区的边缘处的电流密度，较图1的存储器单元100的主动区边缘处的电流密度增加，因此可以提升操作电流效率以及可靠度。图4B为沿着线4B-4B截取的存储器单元400的俯视图。

[0172] 存储器单元440包括第一电极420、第二电极440，以及在第一电极420的外表面422与第二电极440的内表面441之间的绝缘构件415。

[0173] 第一电极420自绝缘构件415的顶部表面延伸以将相变存储器构件430耦接至下方的存取电路(未图标)。第一电极420可包括，例如是上述存储器单元200的下电极220材料中的任一个。绝缘构件415可包括，例如是二氧化硅。或者，绝缘构件415可包括其它介电材料。介电质410包围在绝缘构件415周围。

[0174] 在图4B俯视图中，第二电极440的内表面441包围在第一电极420的外表面422周围。又，在所述的实施例中，第一电极420以及绝缘构件415分别具有圆形横截面，因此，第一电极420以及第二电极440的各别外表面422以及内表面441分别具有圆形横截面。然而，在其它实施例中，依照形成第一电极420以及绝缘构件415的制造技术，第一电极420以及绝缘构件415横截面可分别为圆形、椭圆形、正方形、矩形或稍不规则成形。

[0175] 请再参照图4A，第一电极420的顶部表面424与第二电极440的顶部表面443实质上共面(coplanar)。本文所述“实质上共面”用以在电极420、440的形成期间符合制造容忍度，并且符合在电极420、440形成后进行的可能造成顶部表面424、443的平坦度产生变化的工艺。

[0176] 相变存储器构件430延伸通过绝缘构件415，且分别与第一电极420以及第二电极440的顶部表面424以及443接触。相变存储器构件430可包括，例如是上述参考图2A至图2C的存储器单元200的相变存储器构件230所述的材料中的任一个。

[0177] 存储器单元400亦包括绝缘构件460，其位于相变存储器构件430的顶部表面上。绝缘构件460可包括，例如是上述参考图2A至图2C的存储器单元200的介电构件260所述的材料中的任一个。

[0178] 导电构件470位于绝缘构件460上。导电构件470的材料的导电率大于电绝缘构件460的导电率。

[0179] 在所说明的实施例中，导电构件470的材料的导热率小于绝缘构件460的电绝缘材料的导热率。导电构件470可包括，例如是上述参考图2A至图2C的存储器单元200的导电构件270的材料中的任一个。

[0180] 在所说明的实施例中，相变存储器构件430、绝缘构件460以及导电构件470形成具有侧壁表面495的叠层结构。介电质490，包括，例如是二氧化硅，位于叠层结构上且与叠层结构的侧壁表面495接触。

[0181] 在进行操作时，施加在第一电极420以及第二电极440上的电压将使得电流从第一电极420经由相变存储器构件430流向第二电极440，或相反。

[0182] 第一电极420以及第二电极440的共面顶部表面424以及443以及其间的绝缘构件415使得电流侧向流经边缘区454，电流密度增加，且因此增加每单位电流值在主动区450的边缘区454内所产生的热量。

[0183] 因此，电极420、440、绝缘构件415以及导电构件470提供复位向装置，以在接触表面424的短距离内复位向电流，使得其相对于接触表面424处的电流流动的方向在相变存储器构件415内侧向流动，用以增加相变存储器构件的接触表面424边缘上的区域454内的电流密度。

[0184] 因此，在主动区450中产生相变所需的电流量相当小。另外，在边缘454处增加电流密度以及所产生的热，减少第一电极420的散热效应。

[0185] 第二电极440包括多个材料层，用以减少第二电极440的散热效应。第二电极440包括，例如是位线的一部分。

[0186] 第二电极440包括位于顶部表面443处的第一材料层442以及位于第一材料层442下方的第二材料层444。第一材料层442的导热率小于第二材料层444的导热率。第一材料导热率相对较低，以减少第二电极440带走相变存储器构件430的热量，从而有效地增加每单位电流值在相变存储器构件430内所产生的热量。因此，在主动区450中产生相变所需的电流可非常小。

[0187] 在某些实施例中，第二材料层444的导电率亦大于第一材料层442的导电率。第二材料层444的导电率较高有助于增加第二电极440的导电率，减少第二电极440的电负载(electrically loading)。

[0188] 在所说明的实施例中，第二电极440更包括第三材料层446。第二材料层444的导热率小于第三材料层446的导热率。在一些实施例中，可省去第三材料层446。通常地，第二电极440可包括两个或两个以上的材料层。

[0189] 在某些实施例中，第一材料层442包括高N型掺杂TiN、TaN以及TaSiN中的一个，第二材料层444包括TiN以及TaN中的一个，且第三材料层446包括A1、Cu以及W中的一个。或者，可使用其它材料。

[0190] 图5A至图5E说明制造包括图4A至图4B的存储器单元400的存储器元件500的制作步骤的实施例。

[0191] 参看图5A，存储器元件500包括周边区510以及存储器区520。周边区510包括自介电质410的顶部表面505延伸至下方的逻辑元件(未图标)的导电接触窗515。导电接触窗520的材料可包括，例如钨。其它材料亦可用于导电接触窗520。

[0192] 存储器区520包括位于介电质410下方的存取元件(未图标)。存储器区510中的存取元件以及周边区510中的逻辑元件的构形(configuration)取决于将形成存储器单元400于其中的存储器元件500的构形。

[0193] 在介电质410的顶部表面505上形成材料层446，在层446上形成材料层444，且在材料层444上形成材料层442。接着图案化材料层442、444以及446以形成位线440，做为后续形成的存储器单元的第二电极，得到图5A的结构。

[0194] 接下来，于存储器区520中形成开口525，此开口525延伸通过材料层442、444、446以及介电质410，得到图5B的横截面图。开口525还延伸至下方的存取电路。

[0195] 接下来，于存储器区520上，包括开口525内，沉积介电材料，再非等向性刻蚀介电材料，以在开口525内形成绝缘构件415，得到图5C的结构。

[0196] 接下来，在存储器区520上，包括在开口内，形成第一电极材料，再平坦化第一电极材料，以形成第一电极420，其顶部表面424与位线440的顶部表面443实质上共面，得到图5D的结构。

[0197] 接下来，在图5D的存储器区520上形成相变存储器构件材料，在相变存储器构件上形成第一介电层，在第一介电层上形成导电构件材料，且在热隔离构件材料上形成第二介电层。接着图案化相变存储器构件材料、第一介电层、导电构件以及第二介电层，得到图5E的横截面图的结构。

[0198] 在图5E中，在周边区510中同时形成多层位线440，做为存储器区520中的存储器单元的第二电极。因此，存储器元件较不复杂且可解决周边区以及存储器区的设计整体性的问题，故可降低成本。

[0199] 图6为存储器单元600的第三实施例的横截面图。所述实施例在主动区的边缘处的电流密度，较图1的存储器单元100的主动区边缘处的电流密度增加，因此可以提升操作电流效率以及可靠度。

[0200] 存储器单元600包括下电极620，下电极620与相变存储器构件630的底部表面接触且自介电质610的顶部表面延伸，将相变存储器构件630耦接至下方的存取电路(未图标)。下电极620可包括，例如是上述存储器单元200的下电极220的材料中的任一个。介电质610可包括，例如是二氧化硅。或者，介电质610可包括其它的介电材料。

[0201] 相变存储器构件630可包括，例如是上述图2A至图2C的存储器单元200的相变存储器构件230的材料中的任一个。相变存储器构件630的宽度632大于下电极620的宽度622。

[0202] 隧穿介电构件660位于相变存储器构件630的顶部表面上。更详细地说，隧穿介电构件660包括介电材料。介电材料的厚度662足以通过施加至上电极640以及底电极620的电压所产生的电场而允许电荷经由隧穿介电构件660沿着电极间路径680隧穿。

[0203] 隧穿介电构件660的足以允许电荷隧穿的厚度662取决于隧穿介电构件660的材料以及在存储器构件200的操作期间施加至上电极640以及下电极620的操作电压。各实施例的厚度662可依据经验而定。在某些实施例中，隧穿介电构件660包括二氧化硅、氮化硅、氧化铝以及氧化钌中的一个。在某些实施例中，厚度662小于30埃，例如为约10埃。

[0204] 导电构件670位于隧穿介电构件660上。导电构件670的材料的导电率大于隧穿介电构件660的导电率。

[0205] 在所说明的实施例中，导电构件670包括导热率小于隧穿介电构件660的导热率的材料。导电构件670可包括，例如是上述图2A至图2C的存储器单元200的导电构件270的材料中的任一个。在所说明的实施例中，导电构件670包括与相变存储器构件630的相变材料相同的相变材料。或者，可使用其它材料。

[0206] 导电构件670做为热绝缘体，以减少上方所覆盖的上电极640带走相变存储器构件630的热量。在一些实施例中，省去导电构件670。

[0207] 上电极640可包括，例如是上述图2A至图2C的存储器单元200的电极240的材料中的任一个。

[0208] 在所说明的实施例中，相变存储器构件630、隧穿介电构件660、导电构件670以及上电极640形成具有侧壁表面695的叠层结构。介电质690包括，例如是二氧化硅，包围在所述叠层结构的周围且与叠层的侧壁表面695接触。

[0209] 在进行操作时，施加在下电极620以及上电极640上的电压，使得电流从下电极620，沿着路径680，经由相变存储器构件630、隧穿介电构件660以及导电构件670流向上电极640，或相反。

[0210] 相变存储器构件630的相变材料的导电率相对较高，有助于跨越隧穿介电构件660的电场的均一性，使相变存储器构件680中的一些电流侧向流经相变存储器构件630的主动区650的边缘区654。

[0211] 由于主动区650的边缘区654处的电流密度增加，每单位电流值在边缘区654内所产生的热的量也因而增加。因此，在主动区650中产生相变所需的电流量相当小。另外，在边缘654处的电流密度增加及其所产生的热减少了下电极620的散热效应。

[0212] 因此，电极620、640、隧穿介电构件660以及导电构件670提供复位向装置，以在下电极620的顶部表面的短距离内复位向电流，使得其相对于下电极620的顶部表面处的电流流动的方向在相变存储器构件630内侧向地流动，以增加相变存储器构件630其下电极620的顶部表面边缘上的区域654内的电流密度。

[0213] 图7A至图7C说明用于制造图6的存储器单元的制作步骤的实施例。形成延伸至介电质610的顶部表面612的下电极620，得到图7A的横截面图中所示的结构。

[0214] 下电极620以及介电质610的形成方法可参照以上对应图3A所述的内容。

[0215] 接下来，在图7A的结构上形成相变存储器构件材料700，在相变存储器构件材料700上形成隧穿介电构件材料710，在隧穿介电构件材料710上形成导电构件材料720，且在热隔离构件材料720上形成上电极材料730，得到图7B的横截面图中的结构。

[0216] 接着图案化材料700、710、720以及730以形成叠层740，得到图7C的横截面图的结构。叠层结构740包括相变存储器构件630、隧穿介电构件660、导电构件670以及上电极640。接下来，在图7C的结构上形成介电质690并对其进行平坦化，得到图6的存储器单元600。

[0217] 图8为存储器单元800的第四实施例的横截面图。所述实施例在主动区的边缘处的电流密度，较图1的存储器单元100的主动区边缘处的电流密度增加，因此可以提升操作电流效率以及可靠度。存储器单元800类似于图6的存储器单元600且包括上电极840，上电极840与相变存储器构件630的侧表面820接触，以界定在上电极840与下电极620之间通过相变存储器构件630的侧表面820的第二电极间电流路径880。额外电流路径880可用于在读取操作期间提供通过存储器单元800的足够电流。

[0218] 图9A至图9B说明代替图7C的步骤的实施例，以得到图8的存储器单元的制造方法。

[0219] 请参看图7B，图案化材料700、710、720以及730以形成叠层结构940，得到图9A的横截面图中所示的结构。叠层结构940包括相变存储器构件630、隧穿介电构件660、导电构件670以及上电极840的上部920。

[0220] 接下来，在图9A所示的结构上，包括在叠层结构940的侧壁表面上形成导电层，再非等向性刻蚀导电层，以形成上电极840的侧壁部分925，得到图9B的横截面图中所示的结构。接下来，在图9B所示的结构上形成介电质690并对其进行平坦化，得到图8的存储器单元800。

[0221] 图10为包括存储器阵列1005的集成电路1000的简化方块图。存储器阵列1005的存储器单元具有电流扩展构件(current spreading means)，用以增加相变存储器构件的主动区的侧向边缘处电流密度。相变存储器构件可编程至多个电阻状态，包括较低电阻状态以及较高电阻状态。字线译码器1010，具有读取、复位、复位验证、设定验证以及设定模式，其与沿着存储器阵列1005中的列配置的多个字线1015耦接并且电性导通。位线(行)译码器1020与沿着阵列1005中的行配置的多个位线1025电性导通，用于读取以及编程阵列1005中的存储器单元(未图标)。

[0222] 在总线1060上将地址提供给字线译码器、驱动器1010以及位线译码器1020。经由数据总线1035将区块1030中的感测电路(感测放大器)以及数据输入结构(包括用于读取以及编程模式的电压及/或电流源)耦接至位线译码器1020。数据输入线1040将数据自集成电路1000上的输入/输出端或自集成电路1000内部或外部的其它数据源提供至区块1030中的数据输入结构。集成电路1000上可包括其它电路1065，诸如一般用途处理器或专用应用电路，或提供由阵列1005支持的系统芯片功能性(system-on-a-chip functionality)的模块组合。数据经由数据输出线1045自区块1330中的感测放大器提供至集成电路1000上的输入/输出端，或供应至集成电路1000内部或外部的其它数据目的地。

[0223] 集成电路1010包括用于阵列1005的存储器单元读取、复位、复位验证、设定验证以及设定模式的控制器1050。在此实例中，控制器1050是使用偏压配置状态机(bias arrangement state machine)来实施，用以控制偏压电路电压与电流源1055的施加，包括对字线1015、位线1025以及在一些实施例中对源极线进行读取、设定以及复位的偏压配置的施加。控制器1050可使用此项技术中所熟知的专用逻辑电路来实施之。在替代实施例中，控制器1050包括一般用途处理器，其可实施于相同集成电路上，以执行控制元件的操作的计算机程序。在又其它实施例中，可利用专用逻辑电路与一般用途处理器的组合来实施控制器1050。

[0224] 如图11所示，阵列1005的各个存储器单元包括存取晶体管(或诸如二极管的其它存取元件)以及相变存储器构件。在图14中，四个存储器单元1130、1132、1134、1136分别具有存储器构件1140、1142、1144、1146，其表示具有数百万个存储器单元的阵列的一小部分。存储器构件可编程至包括较低以及较高电阻状态的多个电阻状态。

[0225] 存储器单元1130、1132、1134、1136的各个存取晶体管中的源极共同连接至源极线1154，此源极线1154终止于源极线终端电路1155，例如接地端。在另一实施例中，存取元件的源极线彼此不电性连接，而是可独立控制。源极线终端电路1155可包括诸如电压源以及电流源的偏压电路以及在一些实施例中用于对源极线1154施加偏压配置(而非接地)的译码电路。

[0226] 多个字线，包括字线1156、1158，沿着第一方向平行延伸。字线1156、1158与字线译码器1010电性导通。存储器单元1130以及1134的存取晶体管的栅极连接至字线1156，且存储器单元1132以及1136的存取晶体管的栅极共同连接至字线1158。

[0227] 多个位线，包括位线1160、1162，在第二方向上平行延伸，且与位线译码器1120电性导通。在所说明的实施例中，各个存储器构件配置于相应存取元件的漏极与相应位线之间。或者，存储器构件可在相应存取元件的源极侧上。

[0228] 应理解，存储器阵列1105不限于图11所示的阵列构形，且亦可使用额外阵列构形。另外，在一些实施例中，可以双极晶体管或二极管代替MOS晶体管，以做为存取元件。

[0229] 在进行操作时，阵列1105中各个存储器单元依据相应存储器构件的电阻来储存数据。举例而言，可通过感测电路1030的感测放大器，将选定存储器单元的位于线的电流与合适参考电流比较，以判定数据值。建立参考电流，使得一预定电流范围对应于逻辑「0」，而不同的电流范围则对应于逻辑「1」。在具有三个或三个以上的状态的存储器单元中，可建立多个参考电流，使得不同位线电流范围对应于三个或三个以上的状态的各个状态。

[0230] 对阵列1105的存储器单元的读取或写入时，可将合适电压施加至字线1156、1158其中之一，并将位线1160、1162其中之一耦接一电压，以使得电流流经所选定的存储器单元。举例而言，在位线1160、字线1158以及源极线1154施加足以导通存储器单元1132的存取晶体管且使路径1180中的电流从位线1160流向源极线1154或从源极线1154流向位线1160的电压施，可建立通过选定存储器单元(在此实例中，存储器单元1132以及相应存储器构件1148)的电流路径1180。所施加电压的电平以及持续时间与所进行的操作有关。

[0231] 在存储器单元1132的复位(或擦除)操作中，字线译码器1010有助于提供合适电压给字线1058以使存储器单元1132的存取晶体管导通。位线译码器1120有助于供应具有合适振幅以及持续时间之一或多个电压脉冲给位线1160，以使电流流经存储器构件1148，用以使得至少主动区的温度升高到高于存储器构件1148的相变材料的转变温度且亦高于熔化温度，以至少使得主动区处于液态。举例而言，接着终止位线1160上的电压脉冲以及字线1158上的电压，以终止电流，以使得主动区以相对较快的退火时间快速地冷却，以稳定在非晶相。

[0232] 在存储器单元1132的读取(或感测)操作中，字线译码器1010有助于字线1158提供合适电压以导通存储器单元1132的存取晶体管。位线译码器1120有助于施加具有合适振幅以及持续时间的电压至位线1160，以产生不会造成存储器构件1148电阻状态改变的电流。在位线1160上流经存储器构件1148的电流与存储器单元1132的存储器构件1148的电阻有关，且因此与存储器构件1148的数据状态有关。故，存储器单元1132的数据状态可例如通过感测电路1130的感测放大器将位线1160上的电流与合适参考电流进行比较来判定之。

[0233] 在存储器单元1132的设定(或编程)操作中，字线译码器1010有助于提供合适电压给字线1158以使存储器单元1132的存取晶体管导通。位线译码器1120有助于供应具有合适振幅以及持续时间的电压给位线1160，以使电流流经存储器构件1148，用以使得主动区的至少一部分的温度升高到高于相变材料的转变温度，以使主动区的至少一部分从非晶相转变至结晶相，此转变使得存储器构件1148的电阻下降且可将存储器单元1132设定在所要的状态。

[0234] 本文所述的存储器单元的实施例包括用于存储器构件的相变存储器材料，包括硫族化合物的材料(chalogenide based materials)以及其它材料。硫族元素包括四种元素氧(O)、硫(S)、硒(Se)以及碲(Te)中的任一个，所述元素形成元素周期表的VIA族的部分。硫族化合物包括具有带更多正电的元素或自由基的硫族元素的化合物。硫族化合物合金包括具有诸如过渡金属的其它材料的硫族化合物的组合。硫族化合物合金通常含有一或多种选自元素周期表的IVA族的元素，诸如锗(Ge)以及锡(Sn)。通常，硫族化合物合金包括锑(Sb)、镓(Ga)、铟(In)以及银(Ag)中之一或多者的组合。技术文献已提出许多相变存储器材料，包括以下的合金：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te以及Te/Ge/Sb/S。在Ge/Sb/Te合金的系列中，可以使用的合金组成物的范围相当广。所述组成物可表示为TeaGebSb100-(a+b)。有一个研究人员已提出最有用的合金是在沉积材料中Te的平均浓度远低于70％，通常Te的平均浓度低于约60％且通常低如约23％直至约58％且最佳约48％至58％。在材料中，Ge的浓度高于约5％且平均为约8％的低值至约30％，通常保持低于50％。最佳地，Ge的浓度在约8％至约40％的范围中。此组成物的主要组成元素中的其余的是Sb。这些百分比为原子百分比，其总合为组成元素的原子的100％。(Ovshinsky
5,687,112专利，第10至第11行。)另一个研究员评估的特定合金包括Ge2Sb2Te5、GeSb2Te4以及GeSb4Te7(Noboru Yamada“，Potentialof Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording”，SPIE，第3109卷，第28至第37页(1997))。通常，可将诸如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)的过渡金属以及其混合物或其合金与Ge/Sb/Te组合以形成具有可编程电阻特性的相变合金。在Ovshinsky′112第11至第13行所提出的可用的存储器材料的特定实例以引用的方式并入本发明。

[0235] 在一些实施例中，硫族化合物以及其它相变材料掺杂杂质，使用掺杂硫族化合物来修改存储器构件的传导性、转变温度、熔化温度以及其它性质。用于掺杂硫族化合物的典型杂质包括氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛以及氧化钛。请参照美国专利第6,800,504号以及美国专利申请公开案第U.S.2005/0029502号。

[0236] 相变合金能够第一结构状态与第二结构状态之间切换，其中第一结构状态是指在单元的主动信道区中局部有序，材料为通常非晶固相；而第二结构状态是材料为通常结晶固相。这些合金至少是双稳态。「非晶」是指比单晶无序的相对较无序的结构，其具有可侦测特性例如是比结晶相高的电阻率。「结晶」是指比非晶结构有序的相对较有序的结构，其具有可侦测特性诸如比非晶相低的电阻率。通常，在完全非晶状态与完全结晶状态之间的整个相谱(Spectrum)中，相变材料在局部有序的不同的可侦测状态之间进行电性切换。非晶相与结晶相之间改变所影响的其它材料特性包括原子次序、自由电子密度以及活化能。材料可切换至不同固相或两个或两个以上的固相混合，以在完全非晶状态与完全结晶状态之间提供灰阶。材料的电性可相应地改变。

[0237] 通过施加电脉冲可使相变合金自一个相状态改变至另一个相状态。据观察，较短、较高振幅脉冲倾向于将相变材料改变为通常非晶状态。较长、较低振幅脉冲倾向于将相变材料改变为通常结晶状态。较短、较高振幅脉冲中的能量足够高，可使得结晶结构中的键断裂，而足够短，则可以防止原子重新对准成结晶状态。不需过度实验即可决定适于特定相变合金的脉冲的轮廓(profile)。相变材料被称作GST，然而，当可理解亦可以使用其它类型的相变材料。本文所述的用来形成PCRAM的材料的是Ge2Sb2Te5。

[0238] 硫族化合物材料的例示性形成方法，可以使用诸如题为“ChemicalVapor Deposition of Chalcogenide Materials”的美国公开案第2006/0172067号中所揭露的化学气相沉积(Chemical Vapor Deposition，CVD)的化学气相沉积CVD，其以引用的方式并入本发明中。

[0239] 依据情况，在真空中或在N2环境中进行沉积后退火处理，以改良硫族化合物材料的结晶状态。退火温度通常在100℃至400℃的范围中，退火时间小于30分钟。

[0240] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的为准。