主板布局布线方法及利用该方法布局布线的主板

摘要

一种主板布局布线方法，该方法包括如下步骤：在主板上层放置两个被动元件，下层放置两个被动元件；用导通孔一连接主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘；用导通孔二连接主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘；将主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件。利用本发明可以优化主板布局布线，避免不同规格零件的信号相互之间产生干扰。

权利要求

1.一种主板布局布线方法，其特征在于，该方法包括如下步骤：在主板上层放置两个被动元件，下层放置两个被动元件；

用导通孔一连接主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘；

用导通孔二连接主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘；

将主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件，所述第一个零件和第二个零件为不同规格的零件；及当使用两个不同规格的零件中的一个时，只接主板上层或下层的两个被动元件，差分信号从主板上层或下层通过，进入该零件。

2.如权利要求1所述的主板布局布线方法，其特征在于，所述被动元件包括电容或电阻。

3.一种利用权利要求1所述方法布局布线的主板，其特征在于，所述主板的上层放置有两个被动元件，下层放置有两个被动元件；

主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘通过导通孔一连接；

主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘通过导通孔二连接；

主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件，所述第一个零件和第二个零件为不同规格的零件；及当使用两个不同规格的零件中的一个时，只接主板上层或下层的两个被动元件，差分信号从主板上层或下层通过，进入该零件。

4.如权利要求3所述的主板，其特征在于，所述被动元件包括电容或电阻。

说明书

主板布局布线方法及利用该方法布局布线的主板

技术领域

[0001] 本发明涉及一种主板设计方法，尤其涉及一种主板布局布线方法及利用该方法布局布线的主板。

背景技术

[0002] 目前的主板布局布线设计方法中，如果需要在同一个印刷电路板上同时实现两种不同规格的主板，则需要运用共同布局布线(Co-lay)技术直接将两种不同规格的零件相连(参阅图1所示)，以实现两种不同规格的主板。但是，这种直接连接的方法会产生多余的电路残留线。

[0003] 参阅图1所示，当只使用连接器1，而不接连接器2时，连接器1和连接器2之间的连线将变成多余的。而且，多余的电路残留线对连接器1上的信号完整性会造成严重的反射效应。

发明内容

[0004] 鉴于以上内容，有必要提供一种主板布局布线方法，其可利用导通孔与被动元件的焊盘连接，在主板上布局布线两种不同规格的零件，该方法包括如下步骤：在主板上层放置两个被动元件，下层放置两个被动元件；用导通孔一连接主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘；用导通孔二连接主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘；将主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件。

[0005] 鉴于以上内容，还有必要提供一种利用上述方法布局布线的主板，所述主板的上层放置有两个被动元件，下层放置有两个被动元件；主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘通过导通孔一连接；主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘通过导通孔二连接；主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件。

[0006] 所述被动元件包括电容和电阻。

[0007] 所述第一个零件和第二个零件为不同规格的零件。

[0008] 当使用两个不同规格的零件中的一个时，只接主板上层或下层的两个被动元件，差分信号从主板上层或下层通过，进入该零件。

[0009] 相较于现有技术，所述的主板布局布线方法，可以利用导通孔与被动元件的焊盘连接，在主板上布局布线两种不同规格的零件，避免了不同规格零件的信号相互之间产生干扰。

附图说明

[0010] 图1是现有技术中主板共同布局布线的方法。

[0011] 图2是本发明主板布局布线方法的平面图。

[0012] 图3A和图3B是本发明主板布局布线方法的立体图。其中，图3A是图2中线路一的主板布局布线立体图，图3B是图2中线路二的主板布局布线立体图。

[0013] 图4是采用现有技术进行主板布局布线的差分信号传输仿真结果示意图。其中，图4A为相邻插槽的仿真结果示意图，图4B为间隔插槽的仿真结果示意图。

[0014] 图5是采用本发明所述主板布局布线方法差分信号传输的仿真结果示意图。其中，图5A为线路一的仿真结果示意图，图5B为线路二的仿真结果示意图。

具体实施方式

[0015] 如图1所示，是现有技术中主板共同布局布线的方法。在图1中，零件1和零件2为两种不同规格的零件，本实施例中以连接器为例进行说明，以下描述称为连接器1和连接器2。在其它实施例中，零件1和零件2也可以选用相同规格的零件。当只使用连接器1，而不接连接器2时，连接器1和连接器2之间的连线3将变成多余的(标记为stub)。

[0016] 如图2所示，是本发明主板布局布线方法的平面图，其中，差分信号控制芯片用于输出差分信号，在本实施例中，该差分信号控制芯片位于主板的南桥芯片组或北桥芯片组中。图3A和图3B是本发明主板布局布线方法的立体图，参阅图3A和图3B所示，该方法在主板布局布线时，在主板上层放置两个被动元件，如图3A所示的电容41和电容51，在主板下层放置两个被动元件，如图3B所示的电容42和电容52。然后，用导通孔一连接主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘，例如，图3A所示的利用导通孔4连接电容41的焊盘h1和电容42的焊盘h2；用导通孔二连接主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘，例如，图3B所示的利用导通孔5连接电容51的焊盘h3和电容52的焊盘h4。最后，将主板上层的两个被动元件的另外一端的焊盘连接至两个不同规格的零件中的一个，如将上层的电容41的焊盘h5和电容51的焊盘h7连接至连接器1；将主板下层的两个被动元件的另外一端的焊盘连接至两个不同规格的零件中的另外一个，如将下层的电容42的焊盘h6和电容52的焊盘h8连接至连接器2。所述被动元件可以是电容或电阻，本实施例中采用电容(根据需要也可以选择电阻)。

[0017] 在本实施例中，主板上层的两个被动元件另外一端的焊盘连接至连接器1，主板下层的两个被动元件对应的一端的焊盘连接至连接器2。在其它实施例中，主板上层的两个被动元件的另外一端的焊盘也可以连接至连接器2，而主板下层的两个被动元件的对应的一端的焊盘则连接至连接器1。

[0018] 在图3A和图3B中，以电容为例进行说明。其中，电容41和电容51位于主板上层(如图3A的线路一所示)，电容42和电容52位于主板下层(如图3B的线路二所示)，导通孔4分别连接电容41一端的焊盘h1和电容42一端的焊盘h2，导通孔5分别连接电容51一端的焊盘h3和电容52一端的焊盘h4。电容41和电容51另外一端的焊盘h5和h7连接至连接器1，电容42和电容52另外一端的焊盘h6和h8连接至连接器2。

[0019] 使用连接器1时，只接主板上层的两个被动元件(电容41和电容51)，差分信号从主板上层通过(如虚线所示)，进入连接器1，如图3A中的线路一所示。

[0020] 使用连接器2时，只接主板下层的两个被动元件(电容42和电容52)，差分信号从主板下层通过(如虚线所示)，进入连接器2，如图3B中的线路二所示。

[0021] 无论是线路一的信号流向，还是线路二的信号流向，都可以维持高速差分信号的完整性。

[0022] 对比图4A和图5A，图4A为采用现有技术仿真相邻插槽的结果示意图，可见会产生800mil(mil，密耳为长度单位，即0.0254毫米，也等于一英寸的千分之一)的线路残余，而图5A为利用线路一进行的仿真相邻插槽的结果示意图，完全消除了多余的电路残余线。

[0023] 同样，图4B为采用现有技术仿真间隔插槽的结果示意图，会产生1600mil的线路残余，而图5B为利用线路二进行的仿真间隔插槽的结果示意图，则完全消除了多余的电路残余线。

[0024] 通过上述比对图4和图5的仿真结果可知，现有技术中的主板布局布线方法的高速差分信号具有较差的信号完整性，而利用导通孔与被动元件的焊盘连接，在主板上布局布线两种不同规格的零件，可以完全消除多余的电路残余线，保证差分信号的完整性。

[0025] 最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。