一种像素结构包括基板、栅极线、栅极、绝缘层、半导体层、数据线、源极、漏极、平坦层以及像素电极。栅极线以及栅极设置于基板上，绝缘层覆盖于基板之上，半导体层设置于绝缘层上，数据线、源极以及漏极设置于绝缘层与半导体层上，平坦层设置于数据线、源极与漏极之上，像素电极设置于平坦层上，平坦层具有暴露出漏极的接触洞，且像素电极透过接触洞与漏极电性连接。像素电极包括不透明主干电极设置于该平坦层上以及多条透明分支电极，各透明分支电极的一端与不透明主干电极电性连接。本发明还提供一种制作像素结构的方法。
数据线、源极以及漏极，设置于该绝缘层与该半导体层上，其中该栅极、该半导体层、该源极与该漏极形成薄膜晶体管；
平坦层，设置于该数据线、该源极与该漏极之上，其中该平坦层具有接触洞，暴露出该漏极；以及像素电极，设置于该平坦层上，且该像素电极透过该接触洞与该漏极电性连接，其中该像素电极包括：不透明主干电极，设置于该平坦层上，其中该不透明主干电极包括第一不透明主干电极沿第一轴向设置；以及多条透明分支电极，其中各该透明分支电极的一端与该第一不透明主干电极电性连接，其中，该第一不透明主干电极由不透明导电材料构成，该不透明导电材料的线宽极限低于透明导电材料的线宽极限。
2.如权利要求1所述的像素结构，其中该多个透明分支电极包括多条第一透明分支电极与多条第二透明分支电极，该多个第一透明分支电极设置于该第一不透明主干电极的左侧并沿第一方向平行设置，该多个第二透明分支电极设置于该第一不透明主干电极的右侧并沿第二方向平行设置。
3.如权利要求1所述的像素结构，其中该像素电极还包括透明主干电极，与该不透明主干电极以及该多个透明分支电极电性连接，该透明主干电极包括第一透明主干电极沿该第一轴向设置，且该第一透明主干电极与该第一不透明主干电极至少部分重叠并接触。
4.如权利要求3所述的像素结构，其中该第一透明主干电极的线宽小于等于该第一不透明主干电极的线宽。
5.如权利要求3所述的像素结构，其中该透明主干电极与该多个透明分支电极由同一透明导电图案层所构成。
6.如权利要求3所述的像素结构，其中该不透明主干电极设置于该透明主干电极之上。
7.如权利要求3所述的像素结构，其中该不透明主干电极设置于该透明主干电极之下。
8.如权利要求1所述的像素结构，其中该栅极线与该栅极由第一不透明导电图案层所构成，该数据线、该源极与该漏极由第二不透明导电图案层所构成，而该不透明主干电极由第三不透明导电图案层所构成。
9.如权利要求1所述的像素结构，其中该数据线包括第一数据线段与第二数据线段，该第一数据线段、该栅极线与该栅极由第一不透明导电图案层所构成，该第二数据线段、该源极与该漏极由第二不透明导电图案层所构成，而该不透明主干电极由第三不透明导电图案层所构成。
10.如权利要求1所述的像素结构，其中该不透明主干电极还包括第二不透明主干电极沿与该第一轴向垂直的第二轴向设置，且该第二不透明主干电极与该第一不透明主干电极电性连接。
11.如权利要求10所述的像素结构，其中该像素电极还包括透明主干电极，与该不透明主干电极以及该多个透明分支电极电性连接，该透明主干电极包括第一透明主干电极沿该第一轴向设置，以及第二透明主干电极沿该第二轴向设置，该第一透明主干电极与该第一不透明主干电极至少部分重叠并接触，且该第二透明主干电极与该第二不透明主干电极至少部分重叠并接触。
12.如权利要求11所述的像素结构，其中该第一透明主干电极的线宽小于等于该第一不透明主干电极的线宽，且该第二透明主干电极的线宽小于等于该第二不透明主干电极的线宽。
13.如权利要求11所述的像素结构，其中该第一透明主干电极、该第二透明主干电极与该多个透明分支电极为同一透明导电图案层所构成。
14.如权利要求11所述的像素结构，其中该不透明主干电极设置于该透明主干电极之上。
15.如权利要求11所述的像素结构，其中该不透明主干电极设置于该透明主干电极之下。
形成第一不透明导电图案层于该基板上，其中该第一不透明导电图案层包括栅极线以及栅极；
形成绝缘层于该基板上，以覆盖该第一不透明导电图案层；
形成第二不透明导电图案层于该绝缘层以及该半导体层上，该第二不透明导电图案层包括源极与漏极，其中该栅极、该半导体层、该源极与该漏极形成薄膜晶体管；
形成平坦层于该第二不透明导电图案层上，其中该平坦层具有接触洞，暴露出该漏极；
形成透明导电图案层于该平坦层之上，该透明导电图案层包括多条透明分支电极，其中各该透明分支电极的一端与该第三不透明导电图案层电性连接，以形成像素电极，且该像素电极透过该接触洞与该漏极电性连接，其中，形成该第三不透明导电图案层包括形成第一不透明主干电极沿第一轴向设置，该第一不透明主干电极由不透明导电材料构成，该不透明导电材料的线宽极限低于透明导电材料的线宽极限。
17.如权利要求16所述的制作像素结构的方法，其中该多个透明分支电极包括多条第一透明分支电极与多条第二透明分支电极，该多个第一透明分支电极设置于该第一不透明主干电极的左侧并沿第一方向平行设置，该多个第二透明分支电极设置于该第一不透明主干电极的右侧并沿第二方向平行设置。
18.如权利要求17所述的制作像素结构的方法，其中形成该透明导电图案层还包括形成沿该第一轴向设置的第一透明主干电极，该第一透明主干电极与该多个透明分支电极电性连接，以及与该第一不透明主干电极至少部分重叠并接触。
19.如权利要求18所述的制作像素结构的方法，其中该第三不透明导电图案层设置于该透明导电图案层之上。
20.如权利要求18所述的制作像素结构的方法，其中该第三不透明导电图案层设置于该透明导电图案层之下。
21.如权利要求17所述的制作像素结构的方法，其中形成该第三不透明导电图案层还包括形成第二不透明主干电极，该第二不透明主干电极沿与该第一轴向垂直的第二轴向设置，以及与该第一不透明主干电极电性连接。
22.如权利要求21所述的制作像素结构的方法，其中形成该透明导电图案层还包括形成第一透明主干电极与第二透明主干电极，该第二透明主干电极垂直于该第一透明主干电极，其中该第一透明主干电极与该第一不透明主干电极至少部分重叠并接触，以及该第二透明主干电极与该第二不透明主干电极至少部分重叠并接触。
23.如权利要求16所述的制作像素结构的方法，其中形成该第二不透明导电图案层还包括形成数据线，电性连接于该源极。
24.如权利要求16所述的制作像素结构的方法，其中形成该第一不透明导电图案层还包括形成第一数据线段于该基板上，形成该第二不透明导电图案层还包括形成第二数据线段，电性连接于该第一数据线段与该源极。
像素结构及其制作方法
技术领域
[0001] 本发明涉及一种像素结构及其制作方法，尤指一种利用不透明导电材料作为像素电极的主干电极的像素结构及其制作方法。
背景技术
[0002] 随着大尺寸液晶显示面板的快速发展，液晶显示面板必须具备广视角特性，方能满足使用上的需求，其中多区域垂直配向(multi-domain vertical alignment，MVA)液晶显示面板因具有广视角与短应答时间(response time)等特性，因而成为目前大尺寸平面显示面板的主流产品。
[0003] 已知的多区域垂直配向液晶显示面板通过凸块结构来使不同区域的液晶分子的预倾方向不同，由此发挥广视角的作用，然而凸块结构的制作增加了工艺的复杂度，且凸块结构会遮蔽部分光线，因此造成开口率(aperture ratio)下降，进而降低了液晶显示面板的亮度表现。
[0004] 因此，业界另研发出一种高分子聚合配向(polymer stabilized alignment，PSA)技术，其利用高分子聚合物来取代多区域垂直配向液晶显示面板中的凸块结构，达到使不同区域的液晶分子具有不同预倾方向的作用，并由此发挥广视角的效果。
[0005] 在使用高分子聚合配向技术的液晶显示面板中，由透明导电材料构成的像素电极具有沿垂直方向设置的主干电极，以及多条沿不同方向延伸的分支电极，由此达到使不同区域的液晶分子具有不同预倾方向的作用。此外，使用高分子聚合配向技术的液晶显示面板在搭配使用线型偏光板时，可达到高对比的规格，而符合市场的需求。然而，在搭配使用线型偏光板的状况下，仅有对应于像素电极的分支电极的液晶分子会贡献亮度，而对应于像素电极的主干电极的液晶分子并无法贡献亮度，因此造成了开口率下降的问题。此外，由于透明导电材料(例如氧化铟锡)的线宽极限约为4-5微米，所以在使用高分子聚合配向技术的液晶显示面板应用于高解析度的显示装置时，上述问题更成为开口率无法进一步提升的主要原因。
发明内容
[0006] 本发明的主要目的之一在于提供像素结构及其制作方法，以提升像素结构的开口率。
[0007] 本发明的优选实施例提供一种像素结构，其包括基板、栅极线、栅极、绝缘层、半导体层、数据线、源极、漏极、平坦层以及像素电极。栅极线以及栅极设置于基板上，绝缘层覆盖于基板之上，半导体层设置于绝缘层上，数据线、源极以及漏极设置于绝缘层与半导体层上，平坦层设置于数据线、源极与漏极之上，像素电极设置于平坦层上，其中栅极、半导体层、源极与漏极形成薄膜晶体管，平坦层具有暴露出漏极的接触洞，且像素电极透过接触洞与漏极电性连接。此外，像素电极包括不透明主干电极设置于该平坦层上以及多条透明分支电极，其中不透明主干电极包括第一不透明主干电极沿第一轴向设置，各透明分支电极的一端与第一不透明主干电极电性连接。
[0008] 本发明的另一优选实施例提供一种制作像素结构的方法，包括下列步骤。提供基板，并形成第一不透明导电图案层于基板上。接着形成绝缘层于基板上以覆盖第一不透明导电图案层，以及形成半导体层于绝缘层上。之后，形成第二不透明导电图案层于绝缘层以及半导体层上，以及形成平坦层于第二不透明导电图案层上。接着，形成第三不透明导电图案层于平坦层之上，以及形成透明导电图案层于平坦层之上。第一不透明导电图案层包括栅极线以及栅极。第二不透明导电图案层包括源极与漏极，其中栅极、半导体层、源极与漏极形成薄膜晶体管。平坦层具有接触洞，暴露出漏极。透明导电图案层包括多条透明分支电极，各透明分支电极的一端与第三不透明导电图案层电性连接，以形成像素电极，且像素电极透过接触洞与漏极电性连接。
[0009] 本发明的像素结构利用不透明导电材料制作像素电极的主干电极，因此可缩减主干电极的线宽，进而提升像素结构的开口率。
附图说明
[0010] 图1绘示了本发明的第一优选实施例的像素结构的俯视示意图。
[0011] 图2为沿图1的剖面线A-A’与B-B’所绘示的像素结构的剖面示意图。
[0012] 图3绘示了本发明的第二优选实施例的像素结构的俯视示意图。
[0013] 图4为沿图3的剖面线A-A’、B-B’与C-C’所绘示的像素结构的剖面示意图。
[0014] 图5绘示了本发明的第三优选实施例的像素结构的俯视示意图。
[0015] 图6为沿图5的剖面线A-A’、B-B’与C-C’所绘示的像素结构的剖面示意图。
[0016] 图7绘示了本发明的第四优选实施例的像素结构的俯视示意图。
[0017] 图8为沿图7的剖面线A-A’、B-B’与C-C’所绘示的像素结构的剖面示意图。
[0018] 图9绘示了本发明的第五优选实施例的像素结构的俯视示意图。
[0019] 图10为沿图9的剖面线A-A’、B-B’与C-C’所绘示的像素结构的剖面示意图。
[0020] 图11绘示了本发明的第六优选实施例的像素结构的俯视示意图。
[0021] 图12为沿图11的剖面线A-A’所绘示的像素结构的剖面示意图。
[0022] 附图标记说明
[0023] 10 基板 12 栅极线
[0024] 14 栅极 16 共通线
[0025] 18 绝缘层 20 半导体层
[0026] 22 数据线 221 第一数据线段
[0027] 222 第二数据线段 24 源极
[0028] 26 漏极 28 平坦层
[0029] 28H 接触洞 30 第三不透明导电图案层
[0030] 301 第一不透明主干电极 302 第二不透明主干电极
[0031] 32 透明导电图案层 321 第一透明分支电极
[0032] 322 第二透明分支电极 323 第三透明分支电极
[0033] 324 第四透明分支电极 325 第一透明主干电极
[0034] 326 第二透明主干电极 34 储存电容线
[0035] D1 第一方向 D2 第二方向
[0036] D3 第三方向 D4 第四方向
[0037] S1 第一轴向 S2 第二轴向
具体实施方式
[0038] 为使熟习本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合附图，详细说明本发明的构成内容及所欲达成的功效。
[0039] 请参考图1与图2。图1绘示了本发明的第一优选实施例的像素结构的俯视示意图，图2为沿图1的剖面线A-A’与B-B’所绘示的像素结构的剖面示意图。如图1与图2所示，本实施例的制作像素结构的方法包括下列步骤。首先，提供基板10。接着于基板10上形成第一不透明导电图案层，其中第一不透明导电图案层可为单层或复合层的金属图案层，例如钼/铝/钼层，但不以此为限。第一不透明导电图案层包括栅极线12与栅极14，并可选择性地包括共通线16，其中栅极线12位于像素结构的一侧、栅极14与栅极线12连接并向像素结构的内部延伸，而共通线16大体上与栅极线12平行设置并贯穿像素结构。随后，在基板10上形成覆盖第一不透明导电图案层的绝缘层18(图1未示)。绝缘层18可作为栅极绝缘层，其材料可为各式介电材料，例如氧化硅、氮化硅或氮氧化硅等，但不以此为限。之后，在绝缘层18上形成半导体层20，例如非晶硅层，其中半导体层20大体上对应栅极14。
[0040] 随后，在绝缘层18以及半导体层20上形成第二不透明导电图案层，其中第二不透明导电图案层可为单层或复合层的金属图案层，例如钼/铝/钼层，但不以此为限。第二不透明导电图案层包括数据线22、源极24与漏极26。数据线22位于像素结构的一侧并大体上与栅极线12垂直设置，且数据线22与源极24电性连接。源极24与漏极26大体上对应于栅极14的两相对侧，且栅极14、半导体层20、源极24与漏极26形成薄膜晶体管。接着，在第二不透明导电图案层上形成平坦层(保护层)28(图1未示)，其中平坦层28具有至少一接触洞28H，部分暴露出漏极26。平坦层28可为由无机材料或有机材料所构成的单一结构层或复合结构层。
[0041] 接着，在平坦层28上形成第三不透明导电图案层30，以及透明导电图案层32，其中第三不透明导电图案层30可为单层或复合层的金属图案层，例如钼/铝/钼层，而透明导电图案层32则可为例如金属氧化物图案层，如氧化铟锡层或氧化铟锌层，但不以此为限。在本实施例中，第三不透明导电图案层30先形成于平坦层28上，而接着透明导电图案层32再形成于第三不透明导电图案层30与平坦层28上，且透明导电图案层32与第三不透明导电图案层30部分接触而彼此电性连接。
[0042] 在本实施例中，第三不透明导电图案层30可包括不透明主干电极，且不透明主干电极包括第一不透明主干电极301沿第一轴向S1(例如图1所示的垂直方向)设置于平坦层28上，亦即第一不透明主干电极301沿像素结构的长轴方向贯穿，且第一不透明主干电极301透过接触洞28H与漏极26电性连接。透明导电图案层32可包括多条透明分支电极于平坦层28之上，其中各透明分支电极的一端与第三不透明导电图案层30接触而形成电性连接，以形成像素电极。此外，共通线16与像素电极部分重叠而形成储存电容。在本实施例中，透明分支电极包括多条第一透明分支电极321与多条第二透明分支电极322，其中第一透明分支电极321设置于第一不透明主干电极301的左侧并沿第一方向D1平行设置，且第一透明分支电极321的一端与第一不透明主干电极301接触而电性连接，第二透明分支电极322设置于第一不透明主干电极301的右侧并沿第二方向D2平行设置，且第二透明分支电极322的一端与第一不透明主干电极301接触而电性连接。此外，第一方向D1与第一轴向S1的夹角大体上为45度，且第二方向D2与第一轴向S 1的夹角大体上为45度，换言之，第一方向D1与第二方向D2大体上互相垂直，但不以此为限。透明分支电极的作用在于使对应的液晶分子沿不同的方向排列，达到广视角的作用，因此透明分支电极的排列方向并不以上述作法为限。在本实施例中，通过第一透明分支电极321与第二透明分支电极322的设置，像素结构具有两个不同的配向区域。
[0043] 如前所述，在某些状况下，例如在使用高分子聚合配向技术并搭配使用线型偏光板的状况下，对应于第一轴向的液晶分子无法贡献亮度而使得像素结构的开口率下降，在此状况下，对应于第一轴向的不透明导电材料，例如金属，其线宽极限可达到3微米，甚至更低。因此，本实施例的像素结构使用不透明导电材料构成的第一不透明主干电极301，且在材料的选择上，不透明导电材料的线宽极限低于透明导电材料的线宽极限，由此可使第一不透明主干电极301的线宽缩减至3微米或更低，如此一来，对应于第一不透明主干电极301而无法贡献亮度的面积会减少，而可有效提升像素结构的开口率。
[0044] 本发明的像素结构并不限定于应用在使用高分子聚合配向技术并搭配使用线型偏光板的液晶显示面板上，而可应用在各种型式的液晶显示面板与各种型式的偏光板上。本发明的像素结构及其制作方法并不以上述实施例为限，而可有多种不同的实施方式。下文将针对本发明的其它实施例进行说明，且为简化说明并比较各实施例的相异处，在下文的各实施例中使用相同的符号标注相同的元件，并不再对重复部分进行赘述。
[0045] 请参考图3与图4。图3绘示了本发明的第二优选实施例的像素结构的俯视示意图，图4为沿图3的剖面线A-A’、B-B’与C-C’所绘示的像素结构的剖面示意图。如图3与图4所示，在本实施例中，漏极26可向内延伸至像素结构的中央位置，但不以此为限。例如，漏极26亦可仅位于像素结构的周边。第三不透明导电图案层30是先形成于平坦层28上，而接着透明导电图案层32再形成于第三不透明导电图案层30与平坦层28上，且透明导电图案层32与第三不透明导电图案层30部分接触而彼此电性连接。第三不透明导电图案层30可包括不透明主干电极，且不透明主干电极包括第一不透明主干电极301沿第一轴向S1设置于平坦层28上。透明导电图案层32可包括第二透明主干电极326沿与第一轴向S1大体上垂直的第二轴向S2(例如图3的水平方向)设置于平坦层28之上，以及多条透明分支电极于平坦层28之上，其中各透明分支电极的一端与第三不透明导电图案层30接触而形成电性连接，以形成像素电极，且像素电极透过接触洞28H与漏极26电性连接。此外，共通线16与漏极26以及像素电极部分重叠而形成储存电容。在本实施例中，透明分支电极包括多条第一透明分支电极321与多条第二透明分支电极322，其中第一透明分支电极321设置于第一不透明主干电极301的左侧并沿第一方向D1平行设置，且至少部分第一透明分支电极321的一端与第一不透明主干电极301接触而电性连接，第二透明分支电极322设置于第一不透明主干电极301的右侧并沿第二方向D2平行设置，且至少部分第二透明分支电极322的一端与第一不透明主干电极301接触而电性连接。此外，第一方向D1与第一轴向S1的夹角大体上为45度，且第二方向D2与第一轴向S1的夹角大体上为45度，换言之，第一方向D1与第二方向D2大体上互相垂直，但不以此为限。为了加强广视角的效果，除了第一透明分支电极321与第二透明分支电极322之外，透明分支电极可另包括多条第三透明分支电极323与多条第四透明分支电极324，其中第三透明分支电极323设置于第一不透明主干电极301的左侧并沿第三方向D3平行设置，且至少部分第三透明分支电极323的一端与第一不透明主干电极301接触而电性连接，第四透明分支电极324设置于第一不透明主干电极301的右侧并沿第四方向D4平行设置，且至少部分第四透明分支电极324的一端与第一不透明主干电极301接触而电性连接。此外，第三方向D3与第一方向D1的夹角大体上为90度，第三方向D3与第二方向D2的夹角大体上为180度，第四方向D4与第二方向D2的夹角大体上为90度，第四方向D4与第一方向D1的夹角大体上为180度，但不以此为限。在本实施例中，第二透明主干电极326填入接触洞28H而与漏极26电性连接，而第三不透明导电图案30则可透过透明导电图案层32的第二透明主干电极326与漏极26电性连接，但不以此为限。在本实施例中，通过第一透明分支电极321、第二透明分支电极322、第三透明分支电极323与第四透明分支电极324的设置，像素结构具有四个不同的配向区域。
[0046] 请参考图5与图6。图5绘示了本发明的第三优选实施例的像素结构的俯视示意图，图6为沿图5的剖面线A-A’、B-B’与C-C’所绘示的像素结构的剖面示意图。如图5与图6所示，在本实施例中，第三不透明导电图案层30的不透明主干电极包括第一不透明主干电极301沿第一轴向S1，以及第二不透明主干电极302沿与第一轴向S1大体上垂直的第二轴向S2设置，且第二不透明主干电极302与第一不透明主干电极301电性连接。此外，部分第一透明分支电极321与第一不透明主干电极301接触而电性连接，且部分第一透明分支电极321与第二不透明主干电极302接触而电性连接。部分第二透明分支电极322与第一不透明主干电极301接触而电性连接，且部分第二透明分支电极322与第二不透明主干电极302接触而电性连接。部分第三透明分支电极323与第一不透明主干电极301接触而电性连接，且部分第三透明分支电极323与第二不透明主干电极302接触而电性连接。部分第四透明分支电极324与第一不透明主干电极301接触而电性连接，且部分第四透明分支电极324与第二不透明主干电极302接触而电性连接。再者，透明导电图案层32先形成于平坦层28上，而接着再形成第三不透明导电图案层30于透明导电图案层32与平坦层
28(图5未示)上，因此透明主干电极设置于不透明主干电极之下，但不以此为限，例如不透明主干电极亦可设置于透明主干电极之下。此外，由于本实施例的透明导电图案层32未包括第二透明主干电极，因此第二不透明主干电极302填入接触洞28H而与漏极26电性连接。
[0047] 请参考图7与图8。图7绘示了本发明的第四优选实施例的像素结构的俯视示意图，图8为沿图7的剖面线A-A’、B-B’与C-C’所绘示的像素结构的剖面示意图。如图7与图8所示，在本实施例中，透明导电图案层32除了包括透明分支电极之外，可另包括透明主干电极，透明主干电极与不透明主干电极以及透明分支电极电性连接。透明主干电极至少包括第一透明主干电极325沿第一轴向S1设置，以及第二透明主干电极326沿与第一轴向S1大体上垂直的第二轴向S2设置。第一透明主干电极325与第一不透明主干电极301至少部分重叠并接触。此外，第三不透明导电图案层30是先形成于平坦层28上，而接着透明导电图案层32再形成于第三不透明导电图案层30与平坦层28(图7未示)上，因此不透明主干电极设置于透明主干电极之下，但不以此为限，例如透明主干电极亦可设置于不透明主干电极之下。值得说明的是，在定义第一透明主干电极325时，其预定线宽可设定为小于或等于第一透明主干电极325的线宽极限，由此降低像素结构的开口率。举例而言，将第一透明主干电极325的线宽设定为3微米，则第一透明主干电极325的线宽可能低于其线宽极限，在此状况下，实际制作出的第一透明主干电极325或许可能产生断线，但由于第一透明主干电极325与第一不透明主干电极301重叠并接触，因此透明分支电极仍可透过第一不透明主干电极301而彼此电性连接，而不会产生断线问题。
[0048] 请参考图9与图10。图9绘示了本发明的第五优选实施例的像素结构的俯视示意图，图10为沿图9的剖面线A-A’、B-B’与C-C’所绘示的像素结构的剖面示意图。如图9与图10所示，在本实施例中，第三不透明导电图案层30的不透明主干电极包括第一不透明主干电极301沿第一轴向S1，以及第二不透明主干电极302沿与第一轴向S1大体上垂直的第二轴向S2设置，且第二不透明主干电极302与第一不透明主干电极301电性连接。此外，透明导电图案层32的不透明主干电极包括第一透明主干电极325沿第一轴向S1设置，以及第二透明主干电极326沿第二轴向S2设置。第一透明主干电极325与第一不透明主干电极301至少部分重叠并接触，且第二透明主干电极326与第二不透明主干电极302至少部分重叠并接触。在本实施例中，第一不透明主干电极301与第二不透明主干电极302的线宽以接近其线宽极限为愈佳，例如3微米，而第一透明主干电极325的线宽优选小于或等于第一不透明主干电极301的线宽；此外第二透明主干电极326的线宽优选小于或等于第二不透明主干电极302的线宽，由此可提升开口率。值得说明的是在本实施例中，透明主干电极设置于不透明主干电极之下，但不以此为限，例如不透明主干电极亦可设置于透明主干电极之下。
[0049] 请参考图11与图12。图11绘示了本发明的第六优选实施例的像素结构的俯视示意图，图12为沿图11的剖面线A-A’所绘示的像素结构的剖面示意图。如图11与图12所示，在本实施例中，数据线22包括彼此电性连接的第一数据线段221与第二数据线段222，其中第一数据线段221、栅极线12与栅极14是由第一不透明导电图案层所构成，第二数据线段222、源极24与漏极26是由第二不透明导电图案层所构成，而不透明主干电极是由第三不透明导电图案层30所构成。此外，第二不透明导电图案层可另包括储存电容线34，对应设置于第一数据线段221的上方并与第一数据线段221电性分离。储存电容线34可为共通线或具有其它信号的导线，且储存电容线34与透明导电图案层32部分重叠而形成储存电容。此外，本实施例的像素电极的结构可依需求选用前述各实施例的作法。举例而言，第三不透明导电图案层30的不透明主干电极可包括第一不透明主干电极301沿第一轴向S1，以及第二不透明主干电极302沿与第一轴向S1大体上垂直的第二轴向S2设置，且第二不透明主干电极302与第一不透明主干电极301电性连接。透明导电图案层32的不透明主干电极可包括第一透明主干电极325沿第一轴向S1设置，以及第二透明主干电极326沿第二轴向S2设置。第一透明主干电极325与第一不透明主干电极301至少部分重叠并接触，且第二透明主干电极326与第二不透明主干电极302至少部分重叠并接触。在本实施例中，透明主干电极设置于不透明主干电极之下，但不以此为限，例如，不透明主干电极亦可设置于透明主干电极之下。
[0050] 综上所述，本发明的像素结构利用不透明导电材料制作像素电极的主干电极，因此可缩减主干电极的线宽，进而提升像素结构的开口率。
[0051] 以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
