本发明提供一种混频器，包括：四线切换器，耦接至输出节点，根据输出信号产生平移电流；以及转移电导级，用以通过输入节点接收输入信号，以及通过输出节点输出输出信号，其特征在于，转移电导级包括：第一晶体管，耦接输出节点和第一电源节点之间，具有耦接至输入节点的第一栅极，且工作在饱和区；第二晶体管，耦接第一电源节点，具有耦接至输入节点的第二栅极，且工作在次临界区；第一偏压电路，用以提供第一偏压；以及第三晶体管，耦接输出节点和第二晶体管之间，具有耦接至第一偏压的第三栅极。本发明所提供的混频器的能追踪工艺转角的改变，因而减少由工艺变化带来的干扰，从而改善混频器电路的线性度。
四线切换器，耦接至输出节点，该四线切换器用以根据输出信号产生平移电流；以及转移电导级，用以通过输入节点接收输入信号，以及通过该输出节点输出该输出信号，其中，该转移电导级包括：第一晶体管，耦接该输出节点和第一电源节点之间，该第一晶体管具有耦接至该输入节点的第一栅极，且该第一晶体管工作在饱和区；该第一晶体管直接耦接输出节点；
第二晶体管，耦接该第一电源节点，该第二晶体管具有耦接至该输入节点的第二栅极，且该第二晶体管工作在次临界区；
第三晶体管，耦接该输出节点和该第二晶体管之间，该第三晶体管具有耦接至该第一偏压的第三栅极。
2.如权利要求1所述的混频器，其特征在于，该转移电导级进一步包括：第四晶体管，耦接该输出节点和第二电源节点之间，该第四晶体管具有耦接至该输入节点的第四栅极，且该第四晶体管工作在该饱和区；
第五晶体管，耦接该第二电源节点，该第五晶体管具有耦接至该输入节点的第五栅极，且该第五晶体管工作在该次临界区；
第六晶体管，耦接该输出节点和该第五晶体管之间，该第六晶体管具有耦接至该第二偏压的第六栅极。
3.如权利要求2所述的混频器，其特征在于，该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管和该第六晶体管为MOS晶体管。
4.如权利要求1所述的混频器，其特征在于，该第一晶体管、该第二晶体管和该第三晶体管为NMOS晶体管，且该第一电源节点为接地节点。
5.如权利要求2所述的混频器，其特征在于，该第四晶体管、该第五晶体管和该第六晶体管为PMOS晶体管，且该第二电源节点为第一正电压节点。
6.如权利要求1所述的混频器，其特征在于，该混频器进一步包括电容器，该电容器耦接在该输出节点和该四线切换器之间。
7.如权利要求2所述的混频器，其特征在于，该混频器进一步包括反馈电阻器，该反馈电阻器耦接在该输出节点和该输入节点之间。
8.如权利要求1所述的混频器，其特征在于，该第一偏压电路包括：第一电流源，耦接第二正电压节点；
第七晶体管，耦接在该第一电流源和该第一电阻器之间，且该第七晶体管具有第七栅极，该第七栅极耦接该第七晶体管的第七源极，其中该第一电流源和该第七晶体管之间的第一连接点输出该第一偏压。
9.如权利要求2所述的混频器，其特征在于，该第二偏压电路包括：第八晶体管，耦接该第二正电压节点，且该第八晶体管具有第八栅极，该第八栅极耦接该第八晶体管的第八漏极；
第二电阻器，耦接在该第八晶体管和该第二电流源之间，其中该第二电流源和该第二电阻器之间的第二连接点输出该第二偏压。
第一四线切换器，耦接第一输出节点和第二输出节点，该第一四线切换器用以根据第一输出信号和第二输出信号产生第一平移电流；
第二四线切换器，耦接该第一输出节点和该第二输出节点，该第二四线切换器用以根据该第一输出信号和该第二输出信号产生第二平移电流；
第一转换阻抗式放大器，用以将该第一平移电流转换为第一相应电压；
第二转换阻抗式放大器，用以将该第二平移电流转换为第二相应电压；以及转移电导级，包括第一子转移电导级和第二子转移电导级，其中该第一子转移电导级用以通过第一输入节点接收第一输入信号，并通过该第一输出节点输出该第一输出信号，该第二子转移电导级用以通过第二输入节点接收第二输入信号，并通过该第二输出节点输出该第二输出信号，其中，该第一子转移电导级与该第二子转移电导级其中至少一者包括：第一晶体管，耦接该第一输出节点和第一电源节点之间，该第一晶体管具有耦接至该第一输入节点的第一栅极，且该第一晶体管工作在饱和区；该第一晶体管直接耦接第一输出节点；
第二晶体管，耦接该第一电源节点，该第二晶体管具有耦接至该第一输入节点的第二栅极，且该第二晶体管工作在次临界区；
第三晶体管，耦接该第一输出节点和该第二晶体管之间，该第三晶体管具有耦接至该第一偏压的第三栅极。
11.如权利要求10所述的混频器，其特征在于，该第一子转移电导级与该第二子转移电导级其中至少一者进一步包括：第四晶体管，耦接该第一输出节点和第二电源节点之间，该第四晶体管具有耦接至该第一输入节点的第四栅极，且该第四晶体管工作在该饱和区；
第五晶体管，耦接该第二电源节点，该第五晶体管具有耦接至该第一输入节点的第五栅极，且该第五晶体管工作在该次临界区；
第六晶体管，耦接该第一输出节点和该第五晶体管之间，该第六晶体管具有耦接至该第二偏压的第六栅极。
12.如权利要求11所述的混频器，其特征在于，该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管和该第六晶体管为MOS晶体管。
13.如权利要求10所述的混频器，其特征在于，该第一晶体管、该第二晶体管和该第三晶体管为NMOS晶体管，且该第一电源节点为接地节点。
14.如权利要求11所述的混频器，其特征在于，该第四晶体管、该第五晶体管和该第六晶体管为PMOS晶体管，且该第二电源节点为第一正电压节点。
15.如权利要求10所述的混频器，其特征在于，该混频器进一步包括第一电容器，该第一电容器耦接在该第一输出节点和该第一四线切换器以及该第一输出节点和该第二四线切换器之间。
16.如权利要求10所述的混频器，其特征在于，该混频器进一步包括第二电容器，该第二电容器耦接在该第二输出节点和该第一四线切换器以及该第二输出节点和该第二四线切换器之间。
17.如权利要求11所述的混频器，其特征在于，该混频器进一步包括反馈电阻器，该反馈电阻器耦接在该第一输出节点和该第一输入节点之间。
18.如权利要求10所述的混频器，其特征在于，该第一偏压电路包括：第一电流源，耦接第二正电压节点；
第七晶体管，耦接在该第一电流源和该第一电阻器之间，且该第七晶体管具有第七栅极，该第七栅极耦接该第七晶体管的第七源极，其中该第一电流源和该第七晶体管之间的第一连接点输出该第一偏压。
19.如权利要求11所述的混频器，其特征在于，该第二偏压电路包括：第八晶体管，耦接该第二正电压节点，且该第八晶体管具有第八栅极，该第八栅极耦接该第八晶体管的第八漏极；
第二电阻器，耦接在该第八晶体管和该第二电流源之间，其中该第二电流源和该第二电阻器之间的第二连接点输出该第二偏压。
20.如权利要求10所述的混频器，其特征在于，该第一输入信号和该第二输入信号为差分信号。
混频器
技术领域
[0001] 本发明有关于一种混频器，更特别地，有关于具有改善的线性度的混频器。
背景技术
[0002] 用于高频应用的由金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管构成的混频器电路具有有限的供应电压(通常小于2V)和高闪烁噪声，且混频器电路的频率扩展至数百KHz。相应地，上述混频器电路所需的增益和输出信号电平超过均等的双极晶体管电路所需的增益和输出信号电平。
[0003] 图1为传统的双平衡混频器电路的电路示意图。如图1所示，双平衡混频器电路包括MOSFET差分对(Q131-Q132和Q133-Q134)。MOSFET差分对的漏极耦接输出端(输出-I+and输出-I-)，MOSFET差分对的栅极耦接第一输入端(输入-II+and输入-II-)。图1所示的双平衡混频器电路也包括有源元件Q135、Q136、Q137和Q138，在图1中有源元件均为MOSFET。MOSFET差分对Q131-Q132的源极耦接有源元件Q135和Q136的漏极，MOSFET差分对Q133-Q134的源极耦接有源元件Q137和Q138的漏极。有源元件Q135、Q136、Q137和Q138的栅极通过输入旁偏压电路和匹配电路(分别为偏压网络-I、偏压网络-II、偏压网络-III和偏压网络-IV)耦接第二输入端(输入-I+and输入-I-)。有源元件Q135、Q136、Q137和Q138的源极通过阻抗单元(退化阻抗)和偏压网络-V耦接至接地电压。
[0004] 分别提供两个单独的偏压网络(偏压网络-I和偏压网络-II)给有源元件Q135和Q136，因此栅-源偏压(Vgs)不同。因为不同的栅-源偏压(Vgs)，有源元件Q135和Q136分别工作在饱和区和次临界区。然而，复杂电路设计需要保持装置模型工作在合适的工作区，以实现非线性消除。因此将提供至双平衡混频器电路的栅-源偏压(Vgs)限制在较小范围。
发明内容
[0005] 传统混频器中晶体管的栅-源偏压根据工艺变化而变化，从而导致混频器的非线性，本发明提供一种混频器以解决上述问题。
[0006] 本发明提供一种混频器，包括：四线切换器，耦接至输出节点，四线切换器根据输出信号产生平移电流；以及转移电导级，用以通过输入节点接收输入信号，以及通过输出节点输出输出信号，其特征在于，转移电导级包括：第一晶体管，耦接输出节点和第一电源节点之间，第一晶体管具有耦接至输入节点的第一栅极，且第一晶体管工作在饱和区；第二晶体管，耦接第一电源节点，第二晶体管具有耦接至输入节点的第二栅极，且第二晶体管工作在次临界区；第一偏压电路，用以提供第一偏压；以及第三晶体管，耦接输出节点和第二晶体管之间，第三晶体管具有耦接至第一偏压的第三栅极。
[0007] 本发明另提供一种混频器，包括：第一四线切换器，耦接第一输出节点和第二输出节点，第一四线切换器根据第一输出信号和第二输出信号产生第一平移电流；第二四线切换器，耦接第一输出节点和第二输出节点，第二四线切换器根据第一输出信号和第二输出信号产生第二平移电流；第一转换阻抗式放大器，用以将第一平移电流转换为第一相应电压；第二转换阻抗式放大器，用以将第二平移电流转换为第二相应电压；以及转移电导级，包括第一子转移电导级和第二子转移电导级，其中第一子转移电导级用以通过第一输入节点接收第一输入信号，并通过第一输出节点输出第一输出信号，第二子转移电导级用以通过第二输入节点接收第二输入信号，并通过第二输出节点输出第二输出信号，其中，第一子转移电导级包括：第一晶体管，耦接第一输出节点和第一电源节点之间，第一晶体管具有耦接至第一输入节点的第一栅极，且第一晶体管工作在饱和区；第二晶体管，耦接第一电源节点，第二晶体管具有耦接至第一输入节点的第二栅极，且第二晶体管工作在次临界区；第一偏压电路，用以提供第一偏压；以及第三晶体管，耦接第一输出节点和第二晶体管之间，第三晶体管具有耦接至第一偏压的第三栅极。
[0008] 本发明所提供的混频器的能追踪工艺转角的改变，因而减少由工艺变化带来的干扰，从而改善混频器电路的线性度。
附图说明
[0009] 图1为传统的双平衡混频器电路的电路示意图；
[0010] 图2为根据本发明一实施例的混频器的概要示意图；
[0011] 图3A为根据本发明一实施例的转移电导级202A的概要示意图；
[0012] 图3B为根据本发明另一实施例的转移电导级202B的概要示意图；
[0013] 图4A为根据本发明一实施例的图3A和图3B所示的第一偏压电路31的概要示意图；
[0014] 图4B为根据本发明一实施例的图3B所示的第二偏压电路33的概要示意图；
[0015] 图5为根据本发明一实施例的的混频器500的概要示意图；
[0016] 图6为根据本发明一实施例的的混频器500的电路示意图。
具体实施方式
[0017] 在说明书及权利要求当中使用了某些词汇来指称特定组件。所属技术领域的技术人员应可理解，制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分准则。在通篇说明书及权利要求中所提及的“包含”为开放式用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。藉由以下的较佳实施例的叙述并配合全文的图至图说明本发明，但以下叙述中的装置、组件与方法、步骤乃用以解释本发明，而不应当用来限制本发明。
[0018] 图2为根据本发明一实施例的混频器的概要示意图。如图2所示，混频器200包括转移电导级(gm)202、四线切换器(switching quad)204和转换阻抗式放大器206。转移电导级202通过输入节点IN接收输入信号S1，并通过输出节点OUT输出一个输出信号S2。四线切换器204耦接输出节点OUT，并根据输出信号S2产生平移电流S3。转换阻抗式放大器206将平移电流S3转换为相应电压S4。电容器C耦接在输出节点OUT和四线切换器204之间，用以耦接输出信号S2的AC成分至四线切换器204。
[0019] 图3A为根据本发明一实施例的转移电导级202A的概要示意图。如图3A所示，第一晶体管T1通过电容器C耦接在第一电源节点和输出节点OUT之间，其中第一电源节点可为接地节点。第一晶体管T1可为NMOS晶体管，包括栅极、源极和漏极，其中，栅极耦接输入节点IN，源极耦接接地节点，且漏极耦接输出节点OUT。需注意的是，第一晶体管T1工作在饱和区。第二晶体管T2耦接第一电源节点(在本实施例中为接地节点)，第二晶体管T2可为NMOS晶体管，包括栅极、源极和漏极，其中，栅极耦接输入节点IN，源极耦接接地节点，且漏极耦接第三晶体管T3。需注意的是，第二晶体管T2工作在次临界区。第三晶体管T3可为NMOS晶体管，包括栅极、源极和漏极，其中，栅极接收由第一偏压电路31提供的偏压，源极耦接第二晶体管T2的漏极，且漏极通过电容器C耦接输出节点OUT。需注意的是，在输出节点OUT和第一正电压节点VA之间有一个负载阻抗装置ZL，其中在实际应用中，负载阻抗装置ZL可由电阻器或电容器(图未示)实现。
[0020] 图3B为根据本发明另一实施例的转移电导级202B的概要示意图。如图3B所示，第一晶体管M1通过电容器C耦接在第一电源节点和输出节点OUT之间，其中第一电源节点可为接地节点。第一晶体管M1可为NMOS晶体管，包括栅极、源极和漏极，其中，栅极耦接输入节点IN，源极耦接接地节点，且漏极通过电容器C耦接输出节点OUT。需注意的是，第一晶体管M1工作在饱和区。第二晶体管M2耦接第一电源节点(在本实施例中为接地节点)，第二晶体管M2可为NMOS晶体管，包括栅极、源极和漏极，其中，栅极耦接输入节点IN，源极耦接接地节点，且漏极耦接第三晶体管M3。需注意的是，第二晶体管M2工作在次临界区。第三晶体管M3可为NMOS晶体管，包括栅极、源极和漏极，其中，栅极接收由第一偏压电路31提供的第一偏压bias1，源极耦接第二晶体管M2的漏极，且漏极通过电容器C耦接输出节点OUT。
[0021] 第四晶体管M4可为PMOS晶体管，包括栅极、源极和漏极，其中，栅极耦接输入节点IN，源极耦接第二电源节点，且漏极通过电容器C耦接输出节点OUT。其中第二电源节点可为第一正电压节点VA。需注意的是，第四晶体管M4工作在饱和区。第五晶体管M5可为PMOS晶体管，包括栅极、源极和漏极，其中，栅极耦接输入节点IN，源极耦接第一正电压节点VA，且漏极耦接第六晶体管M6。需注意的是，第五晶体管M5工作在次临界区。第六晶体管M6可为PMOS晶体管，包括栅极、源极和漏极，其中，栅极接收由第二偏压电路33提供的第二偏压bias2，源极耦接第五晶体管M5的漏极，且漏极通过电容器C耦接输出节点OUT。反馈电阻器Rf通过电容器C耦接在输出节点OUT和输入节点IN之间。在本实施例中，补偿结构因为反馈电阻器Rf具有高转移电导和常数DC工作点。此外，在本发明的实施例中第一偏压电路31和第二偏压电路33为独立工作的。
[0022] 图4A为根据本发明一实施例的图3A和图3B所示的第一偏压电路31的概要示意图。如图4A所示，第一偏压电路31包括第一电流源41、第一电阻器43和第七晶体管M7。其中，第一电流源41耦接第二正电压节点VDD。图4A的第二正电压节点VDD和图3B的第一正电压节点VA可为相同或不同的电压电平。第一电阻器43耦接在接地节点和第七晶体管M7之间。第七晶体管M7可为NMOS晶体管，包括栅极、源极和漏极，其中，栅极耦接源极，源极耦接第一电阻器43，且漏极耦接第一电流源41。此外，第一电流源41和第七晶体管M7之间的第一连接点45输出第一偏压bias1。
[0023] 图4B为根据本发明一实施例的图3B所示的第二偏压电路33的概要示意图。如图4B所示，第二偏压电路33包括第二电流源42、第二电阻器44和第八晶体管M8。第八晶体管M8可为PMOS晶体管，包括栅极、源极和漏极，其中，栅极耦接漏极，源极耦接第二正电压节点VDD，且漏极耦接第二电阻器44。第二电流源42耦接接地节点。第二电阻器44耦接在第二电流源42和第八晶体管M8之间。此外，第二电流源42和第二电阻器44之间的第二连接点46输出第二偏压bias2。
[0024] 请参考图3B和图4B，因为具有反馈电阻器Rf，电压电平VB和电压电平VE相同，因此图3B的第一正电压节点VA的电压电平、电压电平VB和电压电平VE在工艺变化(process variation)中为常数。此外，当发生工艺变化时，第二偏压bias2的电压电平将跟随工艺变化而变化，例如当电压电平VC保持常数时，相应于不同的工艺转角(corner)SS、SF、FS和FF改变MOS的阈值电压。因此，第五晶体管M5的DC偏压可通过第六晶体管M6追踪第四晶体管M4的DC偏压。相似地，第二晶体管M2的DC偏压可通过第三晶体管M3追踪第一晶体管M1的DC偏压。因此，三阶互调消除(third-order intermodulationcancellation)追踪工艺变化，从而改善电路线性度。
[0025] 图5为根据本发明一实施例的的混频器500的概要示意图。如图5所示，混频器500包括转移电导级(gm)502、一对四线切换器(即第一四线切换器504和第二四线切换器
504’)以及一对转换阻抗式放大器(TZ)，即第一转换阻抗式放大器506和第二转换阻抗式放大器506’。与图2所示的混频器200不同的是，转移电导级502包括一对输入节点(即第一输入节点IN和第二输入节点IN’)以及一对输出节点(即第一输出节点OUT和第二输出节点OUT’)。转移电导级502通过第一输入节点IN和第二输入节点IN’分别接收第一输入信号S1和第二输入信号S1’，并通过第一输出节点OUT和第二输出节点OUT’分别输出第一输出信号S2和第二输出信号S2’。第一四线切换器504耦接第一输出节点OUT和第二输出节点OUT’，并根据第一输出信号S2和第二输出信号S2’产生第一平移电流S3。第二四线切换器504’耦接第一输出节点OUT和第二输出节点OUT’，并根据第一输出信号S2和第二输出信号S2’产生第二平移电流S3’。第一转换阻抗式放大器506将第一平移电流S3转换为第一相应电压S4。第二转换阻抗式放大器506’将第二平移电流S3’转换为第二相应电压S4’。第一电容器C耦接在第一输出节点OUT和第一四线切换器504以及第一输出节点OUT和第二四线切换器504’之间，用以耦接第一输出信号S2的AC成分至第一四线切换器504和第二四线切换器504’，第二电容器C’耦接在第二输出节点OUT’和第一四线切换器504以及第二输出节点OUT’和第二四线切换器504’之间，用以耦接第二输出信号S2’的AC成分至第一四线切换器504和第二四线切换器504’。
[0026] 图6为根据本发明一实施例的的混频器500的电路示意图。如图6所示，使用相同的数字指定图5的相同或均等的元件。转移电导级502包括第一子转移电导级5021和第二子转移电导级5023，其中，第一子转移电导级5021用以通过第一输入节点IN接收第一输入信号S1，以及通过第一输出节点OUT输出第一输出信号S2，第二子转移电导级5023用以通过第二输入节点IN’接收第二输入信号S1’，以及通过第二输出节点OUT’输出第二输出信号S2’。第一子转移电导级5021和第二子转移电导级5023可等同于图3A或图3B所示的子转移电导级，因此为简洁不再赘述。然而，需注意的是，有多种实施子转移电导级的变形，本发明并不仅限于所揭露的实施例。例如，第一子转移电导级5021和第二子转移电导级5023可具有不同的电路结构。第一四线切换器504和第二四线切换器504’可耦接第一输出节点OUT和第二输出节点OUT’。因为第一四线切换器504和第二四线切换器504’的功能与工作原理已被任何所属技术领域的技术人员所熟知，因此不再赘述。此外，第一输入信号S1和第二输入信号S1’可为差分信号。
[0027] 相应地，由于具有图3A和图3B所示的电路结构，由偏压电路31提供的偏压追踪工艺转角的改变，第一晶体管M1的DC偏压也将追踪第二晶体管M2的DC偏压，且分别工作在饱和区和次临界区的第一晶体管M1和第二晶体管M2将获得具有互调消除的输出电流，因而减少由工艺变化带来的干扰，从而改善电路线性度。
[0028] 上述的实施例仅用来列举本发明的实施方式，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何所属技术领域的技术人员依据本发明的精神而轻易完成的改变或均等性安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。
