像素阵列、液晶显示面板以及像素阵列的驱动方法

摘要

本发明涉及一种像素阵列包括多条扫描线、多条数据线及多个子像素。各子像素分别与对应的扫描线及数据线电性连接。排列于第n列中的各子像素包括第一开关、第一像素电极、第二开关、第三开关及第二像素电极。第一开关以及第二开关与第n条扫描线及第m条数据线电性连接。第一开关与第一像素电极电性连接。第二开关具有第一信号输出端。第三开关与第(n+i)条扫描线电性连接，并具有与第一信号输出端电性连接的信号输入端及第二信号输出端。第一信号输出端与第一像素电极及第二像素电极电性绝缘，并延伸至第二像素电极下方，以与第二像素电极形成耦合电容。本发明同时公开一种液晶显示面板及像素阵列的驱动方法。

权利要求

1.一种像素阵列，其特征在于，包括：

多条扫描线；

多条数据线，与这些扫描线交错以定义出多个子像素区域；

多个子像素，配置于这些子像素区域内，各该子像素分别与相邻二条扫描线以及这些数据线的其中一条电性连接，其中排列于第n列中的各该子像素包括一第一开关、一第一像素电极、一第二开关、一第三开关及一第二像素电极，其中：该第一开关；

该第一像素电极，与该第一开关电性连接；

该第二开关，该第一开关以及该第二开关与第n条扫描线以及第m条数据线电性连接，且该第二开关具有一第一信号输出端；

该第三开关，与第(n+1)条扫描线电性连接，其中该第三开关具有一与该第一信号输出端电性连接的信号输入端以及一第二信号输出端，以及该第二像素电极，与该第二信号输出端电性连接，其中该第一信号输出端与该第一像素电极以及该第二像素电极电性绝缘，而该第一信号输出端延伸至该第二像素电极下方，以与该第二像素电极形成一耦合电容。

2.根据权利要求1所述的像素阵列，其特征在于，这些子像素排列成多列，且排列于第n列的子像素与第n条扫描线以及第(n+1)条扫描线电性连接。

3.根据权利要求1所述的像素阵列，其特征在于，排列于第n列的子像素中的该第一像素电极与该第二像素电极位于第n条扫描线与第(n+1)条扫描线之间。

4.根据权利要求1所述的像素阵列，其特征在于，排列于第n列中的各该第一开关为一第一薄膜晶体管，而该第一薄膜晶体管具有一与第n条扫描线电性连接的第一栅极、一与这些数据线的其中一条电性连接的第一源极以及一与该第一像素电极电性连接的第一漏极。

5.根据权利要求1所述的像素阵列，其特征在于，排列于第n列中的各该第二开关为一第二薄膜晶体管，而该第二薄膜晶体管具有一与第n条扫描线电性连接的第二栅极、一与这些数据线的其中一条电性连接的第二源极以及该第一信号输出端。

6.根据权利要求1所述的像素阵列，其特征在于，排列于第n列中的各该第三开关为一第三薄膜晶体管，而该第三薄膜晶体管具有一与第(n+1)条扫描线电性连接的第三栅极、该信号输入端以及该第二信号输出端。

7.根据权利要求1所述的像素阵列，其特征在于，该第一信号输出端更延伸至该第一像素电极下方，以与该第一像素电极形成一第一寄生电容。

8.根据权利要求7所述的像素阵列，其特征在于，更包括至少一耦合导体，与该第一像素电极电性连接，其中该耦合导体延伸至该第二像素电极下方，以与该第二像素电极形成一第二寄生电容。

9.根据权利要求8所述的像素阵列，其特征在于，该耦合导体沿着该第二像素电极的边缘延伸。

10.根据权利要求7所述的像素阵列，其特征在于，更包括至少一耦合导体，与该第二像素电极电性连接，其中该耦合导体延伸至该第一像素电极下方，以与该第一像素电极形成一第二寄生电容。

11.根据权利要求10所述的像素阵列，其特征在于，该耦合导体沿着该第一像素电极的边缘延伸。

12.一种聚合物稳定配向液晶显示面板，其特征在于，包括：

一第一基板，具有权利要求1所述的像素阵列；

一第二基板，配置于该第一基板上方；

二聚合物稳定配向层，分别配置于该第一基板与该第二基板上；以及

一液晶层，配置于这些聚合物稳定配向层之间。

13.一种像素阵列的驱动方法，其特征在于，适于驱动权利要求1所述的像素阵列，该像素阵列的驱动方法包括：依序开启这些扫描线，并通过这些数据线将影像数据记录于各该子像素中；当第n条扫描线被施加一开启电压以开启该第一开关与该第二开关时，排列于第n列的各该子像素中的这些第一像素电极以及这些第一信号输出端与对应的数据线导通，且该第二像素电极的电压受到该第一信号输出端耦合而改变；当(n+1)条扫描线被施加一开启电压以开启该第三开关时，排列于第n列的各该子像素中的这些第二像素电极与该第一信号输出端导通。

14.根据权利要求13所述的像素阵列的驱动方法，其特征在于，当(n+1)条扫描线被施加一开启电压以开启该第三开关时，该第二像素电极的电压上升，而该第一信号输出端的电压下降。

说明书

像素阵列、液晶显示面板以及像素阵列的驱动方法

技术领域

[0001] 本发明涉及一种像素阵列，且特别是有关于一种具有良好显示品质的像素阵列。

背景技术

[0002] 随着液晶显示器不断地朝向大尺寸的显示规格发展，为了克服大尺寸显示下的视角问题，液晶显示面板的广视角技术也必须不停地进步与突破。其中，多域垂直配向式(Multi-domain Vertical Alignment，MVA)液晶显示面板以及聚合物稳定配向(Polymer stabilized alignment，PSA)液晶显示面板即为现行常见的广视角技术。为了改善液晶显示面板中的色偏问题(color washout)，已有进阶型多域垂直配向式(Advanced-MVA)液晶显示面板被提出，其主要是将各个子像素区分为主显示区域(main display region)以及子显示区域(sub-display region)，并通过适当的电路设计以及驱动方法，使同一个子像素中的主显示区域以及子显示区域分别具有不同跨压，以改善色偏问题。在现有技术中，将各个子像素区分为主显示区域以及子显示区域的设计概念已被应用于聚合物稳定配向液晶显示面板中。

[0003] 图1为一种像素阵列的等效电路图，而图2为图1中单一子像素的示意图。请参照图1与图2，像素阵列100包括多个子像素P1，且各个子像素P1包括一第一薄膜晶体管TFT1、一第二薄膜晶体管TFT2、一第三薄膜晶体管TFT3、与第一薄膜晶体管TFT1电性连接的第一像素电极ITO1以及与第二薄膜晶体管TFT2电性连接的第二像素电极ITO2。第一像素电极ITO1会与一共通线COM1耦合而形成一第一储存电容Cs1，且第一像素电极ITO1会与对向基板(如彩色滤光基板)上的一共通电极(未标示)耦合而形成一第一液晶电容CLC 1。类似地，第二像素电极ITO2会与一共通线COM2耦合而形成一第二储存电容Cs2，且第二像素电极ITO2会与对向基板(如彩色滤光基板)上的共通电极(未标示)耦合而形成一第二液晶电容CLC2。

[0004] 从图1与图2可知，在与扫描线SL(n-1)电性连接的子像素P1中，第一薄膜晶体管TFT1以及第二薄膜晶体管TFT2的栅极G1、G2会与扫描线SL(n-1)电性连接，而第三薄膜晶体管TFT3的栅极G3会与下一条扫描线SL(n)电性连接。此外，第三薄膜晶体管TFT3的源极S3与第二像素电极ITO2电性连接，而第三薄膜晶体管TFT3的漏极D3与第一像素电极ITO1耦合成第一电容Ccs-a，且第三薄膜晶体管TFT3的漏极D3与第一像素电极ITO1下方的共通线COM1耦合成第二电容Ccs-b。当施加一高电压(Vgh)于扫描线SL(n-1)时，影像数据可通过数据线DL(m-1)、DL(m)写入与扫描线SL(n-1)连接的子像素中，此时，第一像素电极ITO1与第二像素电极ITO2的电压是相同的。接着，当施加一高电压于扫描线SL(n)时，第一电容Ccs-a与第二电容Ccs-b会使第一像素电极ITO1的电压与第二像素电极ITO2的电压不同。

[0005] 由于第二薄膜晶体管TFT2的漏极D2会跨过第一像素电极ITO1而与第二像素电极ITO2连接，因此第二薄膜晶体管TFT2的漏极D2与第一像素电极ITO1之间便产生一寄生电容Cx1。此外，由于第三薄膜晶体管TFT3的漏极D3会跨过第二像素电极ITO2，因此第三薄膜晶体管TFT3的漏极D3与第二像素电极ITO2之间便产生一寄生电容Cx2。寄生电容Cx1、Cx2会使第一像素电极ITO1与第二像素电极ITO2的电压差异拉开幅度减小，导致色偏问题无法有效地改善。承上述，如何避免子像素P1中寄生电容Cx1、Cx2对于显示品质的影响，实有其必要性。

发明内容

[0006] 本发明提供一种像素阵列、聚合物稳定配向液晶显示面板(PSA-LCD panel)以及像素阵列的驱动方法，其具有良好的显示品质。

[0007] 本发明提供一种像素阵列，其包括多条扫描线、多条数据线以及多个子像素。数据线与扫描线交错以定义出多个子像素区域。子像素配置于子像素区域内，各个子像素分别与相邻二条扫描线以及数据线的其中一条电性连接。排列于第n列中的各个子像素包括一第一开关、一第一像素电极、一第二开关、一第三开关以及一第二像素电极。第一像素电极与第一开关电性连接。第一开关以及第二开关与第n条扫描线以及第m条数据线电性连接，且第二开关具有一第一信号输出端。第三开关与第(n+i)条扫描线电性连接，其中第三开关具有一与第一信号输出端电性连接的信号输入端以及一第二信号输出端，且i为正整数。第二像素电极与第二信号输出端电性连接。第一信号输出端与第一像素电极以及第二像素电极电性绝缘。第一信号输出端延伸至第二像素电极下方，以与第二像素电极形成耦合电容。

[0008] 本发明另提供一种聚合物稳定配向液晶显示面板(PSA-LCD panel)，其包括一第一基板、一第二基板、二聚合物稳定配向层以及一液晶层。第一基板具有前述的像素阵列，第二基板配置于第一基板上方，二聚合物稳定配向层分别配置于第一基板与第二基板上。液晶层配置于聚合物稳定配向层之间。

[0009] 本发明又提供一种像素阵列的驱动方法，适于驱动前述的像素阵列。像素阵列的驱动方法包括以下步骤。依序开启前述的扫描线，并通过前述的数据线将影像数据记录于各个子像素中。当第n条扫描线被施加一开启电压以开启第一开关与第二开关时，排列于第n列的各个子像素中的第一像素电极以及第一信号输出端与对应的数据线导通，且第二像素电极的电压受到第一信号输出端耦合而改变。当(n+i)条扫描线被施加一开启电压以开启第三开关时，排列于第n列的各个子像素中的第二像素电极与第一信号输出端导通。

[0010] 基于上述，由于本发明的第二开关的第一信号输出端与与第三开关电性连接，其中第三开关与第二像素电极电性连接，且第一信号输出端与第二像素电极会形成耦合电容，因此第一像素电极与第二像素电极的电压差距可因电容耦合效应而被有效地拉开。

[0011] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

[0012] 图1为一种像素阵列的等效电路图；

[0013] 图2为图1中单一子像素的示意图；

[0014] 图3为本发明第一实施例的像素阵列的示意图；

[0015] 图4A为本发明第一实施例的像素阵列的布局示意图；

[0016] 图4B为本发明另一实施例的像素阵列的布局示意图；

[0017] 图4C为本发明另一实施例的像素阵列的布局示意图；

[0018] 图5为第一像素电极、第二像素电极与第一信号输出端的电压变化示意图；

[0019] 图6为本发明第二实施例的像素阵列的布局示意图；

[0020] 图7A为本发明第二实施例的像素阵列的布局示意图；

[0021] 图7B为本发明另一实施例的像素阵列的布局示意图；

[0022] 图8为本发明的聚合物稳定配向液晶显示面板的示意图。

[0023] 其中，附图标记

[0024] 100、200a、200b、200c、200’、200”：像素阵列

[0025] 210：耦合导体

[0026] SL、SL(n)、SL(n+1)、SL(n+i-1)、SL(n+i)：扫描线

[0027] P1、P2：子像素

[0028] DL、DL(m)、DL(m+1)：数据线 R：子像素区域

[0029] TFT1、TFT2、TFT3：开关元件 G1、G2、G3：栅极

[0030] S1、S2、S3：源极 D1、D2、D3：漏极

[0031] D2’：第一信号输出端 D3’：信号输入端

[0032] S3’：第二信号输出端 Ccs-a、Ccs-c：第一电容[0033] Ccs-b：第二电容 Cx1、Cx2、Cx4、Cx5：寄生电容[0034] Cx3：耦合电容 Cs1、Cs2：储存电容[0035] CLC1、CLC2：液晶电容 ITO1：第一像素电极[0036] ITO2：第二像素电极 COM、COM1、COM2：共通线[0037] 300：聚合物稳定配向液晶显示面板 310：第一基板

[0038] 320：第二基板 330a、330b：聚合物稳定配向层[0039] 340：液晶层 400：光电装置

[0040] AP：开口 BR：分支

具体实施方式

[0041] 【第一实施例】

[0042] 图3为本发明第一实施例的像素阵列的示意图，而图4A为本发明第一实施例的像素阵列的布局(layout)示意图。请参照图3与图4A，本实施例的像素阵列200a包括多条扫描线SL(图3与图4A中仅绘示出扫描线SL(n)、SL(n+1)、SL(n+i-1)、SL(n+i))、多条数据线DL(图3与图4A中仅绘示出数据线DL(m)、DL(m+1))以及多个子像素P2。前述的数据线DL与扫描线SL彼此交错，以定义出多个子像素区域R，且各个子像素P2分别配置于子像素区域R内。值得注意的是，图3与图4A中仅绘示出部分的子像素P2，而成阵列排列的子像素P2的数量可依据所需显示的影像解析度而作适当的变化。

[0043] 各个子像素P2分别与相邻二条扫描线SL以及数据线DL的其中一条电性连接。在本实施例中，子像素P2排列成多列，且排列于第n列的子像素P2与第n条扫描线SL(n)、第(n+1)条扫描线SL(n+1)以及数据线DL(m)电性连接。详言之，排列于第n列中的各个子像素P2包括一第一开关TFT1、一第一像素电极ITO1、一第二开关TFT2、一第三开关TFT3以及一第二像素电极ITO2。第一开关TFT1以及第二开关TFT2与第n条扫描线SL(n)以及第m条数据线DL(m)电性连接，且第二开关TFT2具有一第一信号输出端D2’。第三开关TFT3与第(n+i)条扫描线SL(n+i)电性连接，其中第三开关TFT3具有一与第一信号输出端D2’电性连接的信号输入端D3’以及一第二信号输出端S3’，且i为正整数。在本实施例中，i＝1，亦即，第三开关TFT3与第(n+1)条扫描线SL(n+1)电性连接。

[0044] 第二像素电极ITO2与第二信号输出端S3’电性连接。第一信号输出端D2’延伸至第二像素电极ITO2下方，以与第二像素电极ITO2形成耦合电容Cx3。另外，本实施例的第一信号输出端D2’更延伸至第一像素电极ITO1下方，以与第一像素电极ITO1形成一寄生电容Cx4。除此之外，在本实施例中，排列于第n列的子像素P2与第n条扫描线SL(n)以及第(n+1)条扫描线SL(n+1)电性连接。另外，排列于第n列的子像素P2中的第一像素电极ITO1与第二像素电极ITO2例如位于第n条扫描线SL(n)与第(n+1)条扫描线SL(n+1)之间。

[0045] 从图3与图4A可知，排列于第n列中的各个第一开关TFT1为一第一薄膜晶体管，而第一薄膜晶体管具有一第一栅极G1、一第一源极S1以及一第一漏极D1。第一栅极G1与第n条扫描线SL(n)电性连接，第一源极S1与数据线DL的其中一条电性连接，而第一漏极D1则与第一像素电极ITO1电性连接。

[0046] 此外，排列于第n列中的各个第二开关TFT2为一第二薄膜晶体管，而第二薄膜晶体管具有一第二栅极G2、第二源极S2以及前述的第一信号输出端D2’。第二栅极G2与第n条扫描线SL(n)电性连接，而第二源极S2与前述数据线DL的其中一条电性连接。值得注意的是，第二薄膜晶体管的第二漏极D2即为前述的第一信号输出端D2’。

[0047] 排列于第n列中的各个第三开关TFT3为一第三薄膜晶体管，而第三薄膜晶体管具有一第三栅极G3、信号输入端D3’以及第二信号输出端S3’。第三栅极G3与第(n+1)条扫描线SL(n+1)电性连接，而第三源极S3与第二像素电极ITO2电性连接。值得注意的是，第三薄膜晶体管的信号输入端D3’即为第三漏极D3，而第二信号输出端S3’即为第三源极S3。

[0048] 从图4A可以清楚得知，本实施例的像素阵列200a可进一步包括多条彼此电性连接的共通线COM，这些共通线COM分布于各个第一像素电极ITO1以及各个第二像素电极ITO2下方。详言之，各条共通线COM分别沿着列方向延伸。

[0049] 图5为第一像素电极的电压V1、第二像素电极的电压V2与第一信号输出端的电压Vo1的变化示意图。请同时参照图4A与图5，当在时间t(n)施加一开启电压(Vgh)于扫描线SL(n)时，影像数据由数据线DL(m)通过第一开关TFT1写入与扫描线SL(n)连接的子像素中，此时，第一像素电极ITO1的电压会上升。另一方面，影像数据亦会由数据线DL(m)通过第二开关TFT2写入第一信号输出端D2’内，此时，第一信号输出端D2’的电压与第一像素电极ITO1的电压实质上相同。除此之外，由于第一信号输出端D2’延伸至第二像素电极ITO2下方，与第二像素电极ITO2形成耦合电容Cx3，故第二像素电极ITO2的电压会因耦合效应而被同步提升。而当停止施加开启电压(Vgh)于扫描线SL(n)时，第一像素电极ITO1、第二像素电极ITO2与第一信号输出端D2’的电压会因馈通效应(feed through)而略为下降。

[0050] 接着，当在时间t(n+1)施加开启电压(Vgh)于扫描线SL(n+1)时，第一像素电极ITO1、第二像素电极ITO2与第一信号输出端D2’的电压会因开启电压的施加而再度被提升。另一方面，第三开关TFT3会被开启，而使得第一信号输出端D2’与第二像素电极ITO2处于导通状态。在电荷重新分配的情况下，第一信号输出端D2’的电压会逐渐下降，而第二像素电极ITO2的电压会逐渐上升，直到第一信号输出端D2’的实质上电压等于第二像素电极ITO2的电压为止。最后，如图5所示，当停止施加开启电压于扫描线SL(n+1)时，第一像素电极ITO1与第二像素电极ITO2会因馈通效应而略为下降，且二者电压不相同。

[0051] 由上述可知，通过耦合电容Cx3的耦合效应，第二像素电极ITO2的电压可被同步提升，但仍小于第一像素电极ITO1的电压。换言之，第一像素电极ITO1的电压与第二像素电极ITO2所呈现的电压不同，而可以改善色偏问题。

[0052] 从另一个角度观看，本发明的实施例亦提供一种驱动像素阵列的方法，其包括以下步骤。依序开启扫描线SL，并通过数据线DL将影像数据记录于各个子像素P2中。当第n条扫描线SL(n)被施加开启电压以开启第一开关TFT1与第二开关TFT2时，排列于第n列的各个子像素P2中的第一像素电极ITO1以及第一信号输出端D2’与对应的数据线DL(m)导通，且第二像素电极ITO2的电压受到第一信号输出端D2’耦合而改变。当(n+i)条扫描线SL(n+i)被施加开启电压以开启第三开关TFT3时，排列于第n列的各个子像素中的第二像素电极ITO2与第一信号输出端D2’导通，其中i为正整数且本实施例的i＝1。另外，在本实施例中，当(n+i)条扫描线被施加开启电压以开启第三开关TFT3时，第二像素电极ITO2的电压上升，而第一信号输出端D2’的电压下降。

[0053] 图4B为本发明另一实施例的像素阵列的布局示意图。本实施例的像素阵列200b与图4A的像素阵列200a类似，但二者主要差异之处在于：位于第一信号输出端D2’上方所对应的第一像素电极ITO1具有一开口AP，以有效减少图4A中第一信号输出端D2’与第一像素电极ITO1所形成的寄生电容Cx4。亦即，本实施例是通过将第一信号输出端D2’上方所对应的第一像素电极ITO1挖空或第一信号输出端D2’与第一像素电极ITO1之间介电层垫厚以减少寄生电容Cx4。

[0054] 图4C为本发明另一实施例的像素阵列的布局示意图。本实施例的像素阵列200c与图4A的像素阵列200a类似，但二者主要差异之处在于：第一信号输出端D2’与信号输入端D3’之间具有一分支BR。分支BR使得部分的第一信号输出端D2’与第二像素电极ITO2下方的共通线COM会耦合成第一电容Ccs-c。

[0055] 【第二实施例】

[0056] 图6为本发明第二实施例的像素阵列的示意图，而图7A为本发明第二实施例的像素阵列的布局示意图。请参照图6与图7A，本实施例的像素阵列200’与图4C的像素阵列200c类似，惟二者主要差异之处在于：像素阵列200’进一步包括至少一耦合导体210(图
7A仅示意地绘示2个)。耦合导体210与第一像素电极ITO1电性连接，其中耦合导体210延伸至第二像素电极ITO2下方，以与第二像素电极ITO2形成寄生电容Cx5。

[0057] 从图7A可知，本实施例的该耦合导体沿着第二像素电极ITO2的边缘延伸。在图6与图7A的像素阵列200’中，耦合电容Cx3为改善色偏问题的主要电容，而耦合导体210与第二像素电极ITO2的寄生电容Cx5可有效降低第一信号输出端D2’与第一像素电极ITO1之间的寄生电容Cx4，因此第一像素电极ITO1的电压与第二像素电极ITO2的电压更可以被有效地拉开，而具有良好的显示品质。

[0058] 图7B为本发明另一实施例的像素阵列的布局示意图。本实施例的像素阵列200”与图像素阵列200’类似，但二者主要差异之处在于：耦合导体210与第二像素电极ITO2电性连接，其中耦合导体210延伸至第一像素电极ITO1下方，以与第一像素电极ITO1形成寄生电容Cx5。

[0059] 在另外的实施例中，可以与图7A与图7B所表示的实施例类似，但二者主要差异之处在于：位于第一信号输出端D2’上方所对应的第一像素电极ITO1具有一开口AP，以有效减少图7A与图7B中第一信号输出端D2’与第一像素电极ITO1所形成的寄生电容Cx4。

[0060] 【第三实施例】

[0061] 图8为本发明的聚合物稳定配向液晶显示面板的示意图。请参照图8，本实施例的聚合物稳定配向液晶显示面板300包括一第一基板310、一第二基板320、二聚合物稳定配向层330a、330b以及一液晶层340。第一基板310具有前述第一实施例或第二实施例中的像素阵列(200或200’)，第二基板320配置于第一基板310上方，而二聚合物稳定配向层330a、330b分别配置于第一基板310与第二基板320上。此外，液晶层340配置于二聚合物稳定配向层330a、330b之间。值得注意的是，液晶层340在制作上采用包含有能够被能量源聚合的单体的液晶材料，当能量源(如紫外光)被施加于液晶层340时，这些能够被能量源聚合的单体会分别聚合于第一基板310与第二基板320的表面上，以形成二聚合物稳定配向层330a、330b。

[0062] 基于上述，由于本发明的第二开关的第一信号输出端与第三开关电性连接，其中第三开关与第二像素电极电性连接，且第一信号输出端与第二像素电极会形成耦合电容，因此第一像素电极与第二像素电极的电压差距可因电容耦合效应而被有效地拉开，进而使本发明的像素阵列能够提供较佳的影像品质。

[0063] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。