半导体器件和制造半导体器件的方法

摘要

本发明公开了一种半导体器件和制造半导体器件的方法，在该半导体器件中，半导体层形成在绝缘衬底上，并且在半导体层和绝缘衬底之间插入有前端绝缘层，前端绝缘层能够防止绝缘衬底中包含的杂质对半导体层产生作用，并且能够提高半导体器件的可靠性。在TFT(薄膜晶体管)中，硼被包含在位于距绝缘衬底表面约100nm或者更近的区域中，使得硼的浓度从绝缘衬底表面朝向半导体层以每1nm约1/1000倍的平均速率降低。

权利要求

1.一种半导体器件，包括：

形成在绝缘衬底上的半导体层，并且在所述半导体层和所述绝缘衬底之间插入有前端绝缘层，其中杂质被包含在所述前端绝缘层中使得杂质浓度从所述绝缘衬底表面朝向所述半导体层以每1nm 1/1000倍或者更小的平均速率降低，并且其中，所述杂质浓度在所述前端绝缘层的位于距离所述绝缘衬底的所述表面100nm或

19 3

者更远的区域中为10 原子/cm 或者更小。

2.如权利要求1所述的半导体器件，其中，所述前端绝缘层的其中所述杂质浓度从所述绝缘衬底的表面朝向所述半导体层以每1nm1/1000倍或者更小的平均速率降低的区域是位于距离所述绝缘衬底的所述表面100nm或者更近的区域。

3.如权利要求1所述的半导体器件，其中，所述前端绝缘层的其中所述杂质浓度从所述绝缘衬底的表面朝向所述半导体层以每1nm1/1000倍或者更小的平均速率降低的区域至少被形成在栅极电极下。

4.如权利要求1所述的半导体器件，其中，所述杂质是硼、铝、包含硼的物质、或者包含铝的物质。

5.如权利要求1所述的半导体器件，其中，所述杂质是硼或者包含硼的物质，其被包含在所述前端绝缘层中使得硼的浓度以每1nm 1/10000倍到1/1000倍的平均速率降低。

6.如权利要求1所述的半导体器件，其中，所述杂质是铝或者包含铝的物质，其被包含在所述前端绝缘层中使得铝的浓度以每1nm 1/10000倍到1/1000倍的平均速率降低。

7.如权利要求4所述的半导体器件，其中，硼浓度或铝浓度是通过二次离子质谱法计算出的。

8.一种用于制造半导体器件的方法，其中在所述半导体器件中，半导体层被形成在绝缘衬底上，并且在所述半导体层和所述绝缘衬底之间插入有前端绝缘层，所述方法包括：在所述绝缘衬底上形成所述前端绝缘层的过程，其中杂质浓度从所述绝缘衬底表面朝向所述半导体层以每1nm 1/1000倍或者更小的平均速率降低，并且其中，所述杂质浓度在所述前端绝缘层的位于距离所述绝缘衬底的所述表面100nm或

19 3

者更远的区域中为10 原子/cm 或者更小。

9.如权利要求8所述的用于制造半导体器件的方法，还包括在位于距离所述绝缘衬底的所述表面100nm或者更近的区域中形成所述前端绝缘层的其中所述杂质浓度从所述绝缘衬底的表面朝向所述半导体层以每1nm

1/1000倍或者更小的平均速率降低的所述区域的过程。

10.如权利要求8所述的用于制造半导体器件的方法，还包括至少在栅极电极下形成所述前端绝缘层的其中所述杂质浓度从所述绝缘衬底的表面朝向所述半导体层以每1nm

1/1000倍或者更小的平均速率降低的所述区域的过程。

11.如权利要求8所述的用于制造半导体器件的方法，其中所述杂质是硼、铝、包含硼的物质、或者包含铝的物质。

12.如权利要求8所述的用于制造半导体器件的方法，还包括使硼或者包含硼的物质被包含在所述前端绝缘层中使得硼的浓度以每1nm1/10000倍到1/1000倍的平均速率降低的过程。

13.如权利要求8所述的用于制造半导体器件的方法，还包括使铝或者包含铝的物质被包含在所述前端绝缘层中使得铝的浓度以每1nm1/10000倍到1/1000倍的平均速率降低的过程。

14.如权利要求11所述的用于制造半导体器件的方法，其中硼浓度或铝浓度是通过二次离子质谱法计算出的。

说明书

半导体器件和制造半导体器件的方法

[0001] 分案申请说明

[0002] 本申请是申请日为2007年3月30日、题为“半导体器件和制造半导体器件的方法”的中国发明专利申请No.200710090652.9的分案申请。

技术领域

[0003] 本发明涉及半导体器件和用于制造半导体器件的方法，更具体地说，涉及这样的半导体器件：在该半导体器件中形成有半导体层，以及插入在该半导体层和绝缘衬底之间的前端绝缘层。

[0004] 本申请要求2006年3月31日提交的日本专利申请No.2006-101140的优先权，该申请通过引用被结合于此。

背景技术

[0005] 例如，在作为代表性的显示设备的LCD(液晶显示器)设备中，在其上形成有TFT(薄膜晶体管)的有源矩阵衬底被用作液晶元件的驱动器件。在TFT中，由形成在绝缘衬底上的无定形硅薄膜、多晶硅薄膜等制成的半导体层被用作其有源层，在该有源层中，形成有有源区，例如源极区和漏极区。由于近些年来LCD的使用的多样化，要求所使用的TFT是多功能、小尺寸、精心制造的，并且还具有高可靠性和/或高耐用性。

[0006] 玻璃衬底被用作TFT的绝缘衬底，因为其在制造成本方面有优势，但是，在制造阶段，将一些类型的杂质混合到玻璃衬底中来使玻璃衬底更容易制造并且更易于对其进行处理是不可避免的。但是，这些杂质对充当TFT的有源区的半导体层产生作用，并且具有不利的效果，例如导致阈值改变，而阈值是TFT特性的一个重要因素，这从而导致TFT的可靠性下降。具体而言，即使非常少量的硼或铝作为这种杂质被掺杂到其中，也会对TFT的特性带来非常大的影响。为了避免这种情况，在在玻璃衬底上形成半导体层的处理之前，要对玻璃衬底执行清洁处理，但是，完全移除这种杂质是不可能的。

[0007] 在专利文献1(日本专利申请早期公开No.Hei 5-203982)或专利文献2(日本专利申请早期公开No.2005-340280)中公开了传统的TFT，这种TFT能够保护半导体层免受玻璃衬底中包含的杂质的影响。图9是在例如专利文献1中公开的传统TFT的横截面图。如图9所示，传统的TFT 100包括绝缘衬底101、形成在绝缘衬底101上的前端绝缘层102、形成在前端绝缘层102上的半导体层103、形成在半导体层103的一端中的源极区104、形成在半导体层103的另一端中的漏极区105、形成在绝缘层103上的栅极绝缘膜106、形成在栅极绝缘膜106上的栅极电极107、形成在包括栅极电极107的表面在内的前述所有的表面上的隔层绝缘膜108、形成为经由接触孔109(通过形成穿过形成在包括栅极电极107的表面在内的前述所有的表面上的隔层绝缘膜108的孔获得)与源极区104接触的源极电极111，以及也形成为经由接触孔110(通过形成穿过隔层绝缘膜108的孔获得)与漏极区
105接触的漏极电极112。

[0008] 根据具有上述配置的传统的TFT 100，形成有半导体层103，以及插入在半导体层103和绝缘衬底101之间的前端绝缘层102，并且因此阻挡了杂质侵袭到半导体层103中，并抑制了杂质对半导体层103的作用。结果，可以防止TFT的阈值改变。

[0009] 但是，在专利文献1中公开的传统TFT是存在问题的。就是说，即使前端绝缘层102被插入在半导体层103和绝缘衬底101之间，但是当在制造TFT的多个阶段中执行各种热处理过程时，绝缘衬底101中包含的杂质由于热处理而扩散到前端绝缘层102中，并且扩散的杂质对半导体层103产生作用。换言之，例如，为了形成源极区104和漏极区105，磷(N型杂质)和硼(P型杂质)等被植入到半导体层103中，此后，在相对较高的300℃或者更高的温度下重复进行执行热处理的过程，例如激活过程来激活这种杂质。结果，如果其上形成有半导体层103和插入在半导体层103和其之间的前端绝缘层102的绝缘衬底101长时间暴露在热处理所产生的热量中，则硼或铝就会从绝缘衬底101中扩散到前端绝缘层102中。

[0010] 然后，在硼或铝扩散到前端绝缘层102中并且到达半导体层103附近时，TFT的特性就被改变了。这种现象之所以发生可能是因为硼或铝作为前端绝缘层102中的固定电荷产生的作用。硼或铝在扩散过前端绝缘层102并且然后到达半导体层103后作为受体产生作用，结果TFT的阈值发生了改变。在杂质已到达直接位于栅极电极107下面的半导体层103的相邻部分，或者具有LDD(轻掺杂漏极)结构的半导体层103的相邻部分，或者具有LDD结构的半导体层103时，这种现象变得非常明显。

[0011] 解决上述问题的一种可能的方法是降低在上述激活过程中用于热处理的温度，以抑止硼或铝从绝缘衬底101扩散到前端绝缘层102中。但是，降低在激活过程中用于热处理的温度导致不能实现热处理的初始目的，这相应地带来一些负面因素，例如，激活速率、栅极绝缘薄膜的击穿电压下降，等等。因此，即使和专利文献1和2中公开的TFT一样，前端绝缘层102被形成在绝缘衬底101上，也无法避免TFT的可靠性下降。

发明内容

[0012] 考虑到上述问题，本发明的目的是提供一种半导体器件，其具有形成在绝缘衬底上的半导体层，并且在半导体层和绝缘衬底之间插入有前端绝缘层，前端绝缘层能够防止绝缘衬底中包含的杂质对半导体层产生作用，从而提高了半导体器件的可靠性。

[0013] 根据本发明第一方面，提供了一种半导体器件，包括：

[0014] 形成在绝缘衬底上的半导体层，并且在半导体层和绝缘衬底之间插入有前端绝缘层，其中杂质被包含在前端绝缘层中使得杂质浓度从绝缘衬底表面朝向半导体层以每1nm约1/1000倍或者更小的平均速率降低。

[0015] 在前述半导体器件的一个优选模式中，前端绝缘层的其中杂质浓度从绝缘衬底的表面朝向半导体层以每1nm约1/1000倍或者更小的平均速率降低的区域是位于距离绝缘衬底的表面约100nm或者更近的区域。

[0016] 在另一个优选模式中，杂质浓度在前端绝缘层的位于距离绝缘衬底的表面约19 3
100nm或者更近的区域中为约10 (原子/cm)或者更小。

[0017] 在另一个优选模式中，前端绝缘层的其中杂质浓度从绝缘衬底的表面朝向半导体层以每1nm约1/1000倍或者更小的平均速率降低的区域至少被形成在栅极电极下。

[0018] 在另一个优选模式中，杂质是硼、铝、包含硼的物质、或者包含铝的物质。

[0019] 在另一个优选模式中，杂质是硼或者包含硼的物质，其被包含在前端绝缘层中使得硼的浓度以每1nm约1/10000倍到约1/1000倍的平均速率降低。

[0020] 在另一个优选模式中，杂质是铝或者包含铝的物质，其被包含在前端绝缘层中使得铝的浓度以每1nm约1/10000倍到约1/1000倍的平均速率降低。

[0021] 在另一个优选模式中，硼浓度和铝浓度是通过二次离子质谱法计算出的。

[0022] 根据本发明第二方面，提供了一种用于制造半导体器件的方法，其中在该半导体器件中，半导体层被形成在绝缘衬底上，并且在半导体层和绝缘衬底之间插入有前端绝缘层，该方法包括：

[0023] 在绝缘衬底上方形成前端绝缘层的过程，其中杂质浓度从绝缘衬底表面朝向半导体层以每1nm约1/1000倍或者更小的平均速率降低。

[0024] 在前述方法的一个优选模式中，包括在位于距离绝缘衬底的表面约100nm或者更近的区域中形成前端绝缘层的其中杂质浓度从该绝缘衬底的表面朝向半导体层以每1nm约1/1000倍或者更小的平均速率降低的区域的过程。

[0025] 在另一个优选模式中，包括控制使得杂质浓度在前端绝缘层的位于距离绝缘衬底19 3
的表面约100nm或者更远的区域中为约10 (原子/cm)或者更小的过程。

[0026] 在另一个优选模式中，包括至少在栅极电极下形成前端绝缘层的其中杂质浓度从绝缘衬底的表面朝向半导体层以每1nm约1/1000倍或者更小的平均速率降低的区域的过程。

[0027] 在另一个优选模式中，包括使硼、铝、包含硼的物质、或者包含铝的物质作为杂质被包含的过程。

[0028] 在另一个优选模式中，包括使硼或者包含硼的物质被包含在前端绝缘层中使得使得硼的浓度以每1nm约1/10000倍到约1/1000倍的平均速率降低的过程。

[0029] 在另一个优选模式中，包括使铝或者包含铝的物质被包含在前端绝缘层中使得铝的浓度以每1nm约1/10000倍到约1/1000倍的平均速率降低的过程。

[0030] 在另一个优选模式中，硼浓度和铝浓度是通过二次离子质谱法计算出的。

[0031] 根据本发明第二方面，提供了一种半导体器件，其包括：

[0032] 形成在绝缘衬底上的半导体层，并且在半导体层和绝缘衬底之间插入有前端绝缘层，其中杂质被包含在位于距绝缘衬底的表面约100nm或者更近的前端绝缘层中，使得杂质浓度从绝缘衬底表面朝向半导体层以每1nm约1/1000倍或者更小的平均速率降低，[0033] 其中杂质浓度在前端绝缘层的位于距离绝缘衬底的表面约100nm或者更远的区19 3
域中为约10 (原子/cm)或者更小。

[0034] 利用上述配置，硼或铝被包含在前端层中，其浓度使得形成在前端层上的半导体层不受影响，因此可以防止绝缘衬底中包含的硼或铝对半导体层产生作用，从而提高了半导体器件的可靠性。

附图说明

[0035] 结合附图，从下面的详细描述中将更清楚本发明的上述和其他目的、优点和特征。

[0036] 图1是示出了根据本发明第一实施例的半导体器件的配置的横截面图；

[0037] 图2A到图2D是示出了根据本发明第一实施例用于按照处理顺序制造半导体器件的方法的图；

[0038] 图3E到图3G也是示出了根据本发明第一实施例用于按照处理顺序制造半导体器件的方法的图；

[0039] 图4H到图4J也是示出了根据本发明第一实施例用于按照处理顺序制造半导体器件的方法的图；

[0040] 图5是示出了根据本发明第二实施例的半导体器件的配置的横截面图；

[0041] 图6是用于说明本发明的原理的图，该图示出了阈值(Vth)改变速率(纵轴)与每1nm硼浓度下降的平均速率(横轴)之间的关系；

[0042] 图7也是用于说明本发明的原理的图，该图示出了阈值(Vth)改变速率(纵轴)与每1nm铝浓度下降的平均速率(横轴)之间的关系；

[0043] 图8是基于本发明的原理通过二次离子质谱法检测出的杂质浓度分布的图，该图示出了杂质浓度(纵轴)和深度(横轴)之间的关系；以及

[0044] 图9是传统TFT的横截面图。

具体实施方式

[0045] 下面参考附图利用各种实施例来更详细地描述实施本发明的最佳模式。在半导体器件中形成有半导体层，以及插入在该半导体层和衬底之间的前端绝缘层，硼被包含在前端绝缘层中位于距绝缘衬底的表面约100nm或者更近的区域中，使得硼的浓度从绝缘衬底的表面朝向半导体层以每1nm约1/10000倍到约1/1000倍的平均速率下降。

[0046] 发明原理

[0047] 作为认真研究的结果，本发明的发明人已发现即使硼或铝被植入到形成在绝缘衬底上的前端绝缘层中，但是通过施加控制使得硼或铝之类杂质的浓度从绝缘衬底朝向半导体层以指定的平均速率下降，被植入到前端绝缘层中的硼或铝就不会对TFT的阈值造成影响。

[0048] 图6是用于说明本发明的原理的图，该图示出了阈值(Vth)改变速率(纵轴)与硼浓度下降的平均速率(横轴)之间的关系，这两类数据都是在下述条件下获得的：使用形成在绝缘衬底上的P沟道TFT，该P沟道TFT的沟道长度和沟道宽度都是5μm，并且在绝缘衬底上其LDD长度为1.2μm；并且通过在将该TFT暴露在60℃的高温和90％的湿度的大气状态中时，在栅极和源极之间提供电压(Vgs＝-18V)，从而应用负的栅极应力。即，植入到前端绝缘层中硼的浓度从绝缘衬底的表面朝向半导体层下降的平均速率被绘制成横轴，这示出了在该下降的平均速率大于每1nm1/100倍的速率时Vth改变速率的改变。

[0049] 上面的速率表示通过将硼或铝在前端绝缘层的一个位置处的浓度除以硼或铝在玻璃衬底表面处的浓度获得的速率。另外，下降的平均速率表示通过将硼或铝浓度下降的速率转换到单位薄膜厚度获得的速率，并且如果前端绝缘膜由两种或者更多种不同的绝缘膜构成，则对于该转换来说这两种绝缘膜被认为是一种绝缘膜。例如，如果在厚度为100nm的前端层中包含的硼或铝的浓度是1/100000倍，则浓度下降的平均速率是每1nm 1/1000倍。

[0050] 图7也是用于说明本发明的原理的图，该图示出了阈值(Vth)改变速率(纵轴)与每1nm铝浓度下降的平均速率(横轴)之间的关系，这两类数据都是在下述条件下获得的：使用形成在绝缘衬底上的具有与上述TFT相同规格的P沟道TFT，并且应用与上述条件相同的条件，这示出了在该下降的平均速率大于每1nm 1/100倍的速率时Vth改变速率的改变。

[0051] 通过利用由二次离子质谱法获得的数据，从图8所示的杂质浓度分布图可以容易地计算出硼浓度或铝浓度。在图8中，示出了杂质浓度(纵轴)和深度(横轴)之间的关系。图6中所示的硼浓度是利用二次离子质谱法计算出的，其中氧等离子体离子被用作一次离子，并且一次离子的加速电压被设置为5keV。要被检测的浓度是基于前端绝缘层中单质硼(simple boron)或者包含硼的物质(化合物)的。类似地，图7中所示的铝浓度也是利用二次离子质谱法计算出的，其中氧等离子体离子被用作一次离子，并且一次离子的加速电压被设置为5keV。要被检测的浓度是基于前端绝缘层中的单质铝或者包含铝的物质(化合物)的。

[0052] 在Vth改变速率(纵轴)和硼浓度下降的平均速率之间的关系中，如图6所示，在前端绝缘层中的硼浓度下降的平均速率为每1nm约1/1000倍的区域中，Vth改变速率快速下降，而在硼浓度下降的平均速率从每1nm约1/1000倍到每1nm约1/10000倍的区域中，Vth改变速率被维持在足够低的水平。但是，如果由于在形成前端绝缘层时混合了大量硼，则在前端绝缘层中位于距离绝缘衬底的表面约100nm或者更远的区域中硼浓度超过约19 3
1×10 (原子/cm)，从而半导体层在其相邻部分中受到硼的影响，并且因此希望在前端层
19 3
中位于距离绝缘衬底的表面约100nm或者更远的区域中硼的浓度为约1×10 (原子/cm)或者更小。无需多说，硼浓度越低越好。这表明通过对硼浓度进行设置使得硼的浓度在前端层中位于距离绝缘衬底的表面约100nm或者更近的区域中从绝缘衬底的表面朝向半导体层以每1nm约1/1000倍的平均速率下降，可以抑止TFT的阈值改变。具体而言，优选将硼的浓度设置为使得以每1nm约1/10000倍到约1/1000倍的速率下降。即，通过使前端绝缘层包含不会影响半导体层的杂质浓度的硼，可以防止绝缘衬底中包含的硼对半导体层的作用，从而可以提高半导体器件的可靠性。

[0053] 类似地，在Vth改变速率(纵轴)和铝浓度下降的平均速率之间的关系中，如图7所示，在铝浓度下降的平均速率为每1nm约1/1000倍的区域中，Vth改变速率快速下降，而在铝浓度下降的平均速率达到从每1nm约1/1000倍到每1nm约1/10000倍之前，Vth改变速率被维持在足够低的水平。但是，与图6所示情形相同，如果由于在形成前端绝缘层时混合了大量铝，则如果在前端绝缘层中位于距离绝缘衬底的表面约100nm或者更远的区
19 3
域中铝浓度超过约1×10 (原子/cm)，半导体层在其相邻部分中就会受到铝的影响，并且因此希望在前端层中位于距离绝缘衬底的表面约100nm或者更远的区域中铝的浓度为约
19 3
1×10 (原子/cm)或者更小。无需多说，铝浓度越低越好。这表明通过对铝浓度进行设置使得铝的浓度在前端层中位于距离绝缘衬底的表面约100nm或者更近的区域中从绝缘衬底的表面朝向半导体层以每1nm约1/1000倍的平均速率下降，可以抑止TFT的阈值改变。
具体而言，优选将铝的浓度设置为使得以每1nm约1/10000倍到约1/1000倍的速率下降。

[0054] 第一实施例

[0055] 图1是示出了根据本发明第一实施例的半导体器件的配置的横截面图。图2A到图4J是示出了根据本发明第一实施例用于按照处理顺序制造半导体器件的方法的图。在该实施例中，描述了半导体器件被应用于TFT的示例。如图1所示，TFT(半导体器件)10包括由玻璃制成的绝缘衬底1、形成在绝缘衬底1上的由膜厚为20nm到100nm的二氧化硅薄膜制成的前端绝缘层2、形成在前端绝缘层2上的由厚度为20nm到100nam的无定形硅层或者多晶硅层制成的半导体层3、形成在半导体层3一端上的源极区4、形成在半导体层3另一端上的漏极区5、形成在前端绝缘层2上的由膜厚为50nm到300nm的二氧化硅薄膜制成的栅极绝缘膜6、以及形成在栅极绝缘膜6上的由膜厚为50nm到1000nm的铬膜制成的栅极电极7。稍后将描述，在该实施例中，源极区4由P型高浓度区域4A和P型低浓度区域4B组成，漏极区5由P型高浓度区域5A和P型低浓度区域5B组成，这二者都是LDD(轻掺杂漏极)结构。

[0056] 此外，如图1所示，TFT 10还包括隔层绝缘膜8、源极电极12和漏极电极13，隔层绝缘膜8形成在包括栅极电极7的表面在内的上述部分的所有表面上，由膜厚为10nm到500nm的二氧化硅薄膜制成；源极电极12由膜厚为30nm到500nm的铝膜制成，经由通过在隔层绝缘膜8中形成孔得到的接触孔9与源极区4接触；并且漏极电极13由膜厚为30nm到500nm的铝膜制成，经由通过在隔层绝缘膜8中形成孔得到的接触孔11与漏极区5接触。

[0057] 在这里，基于本发明的原理，使得前端绝缘层2在位于前端绝缘层中距离绝缘衬底1的表面约100nm或者更近的区域中包含其浓度从绝缘衬底1的表面到半导体层以每1nm约1/10000倍到约1/1000倍的平均速率降低的硼。优选地，绝缘衬底1表面上的硼的
22 3
浓度为约1×10 (原子/cm)或者更低。

[0058] 如上所述，根据第一实施例的TFT 10，其浓度从绝缘衬底1的表面到半导体层3以每1nm约1/10000倍到约1/1000倍的平均速率降低的硼被包含在位于前端绝缘层2中距离绝缘衬底1的表面约100nm或更近的区域中，基于本发明的原理，在前端绝缘层2中的硼浓度下降的平均速率为每1nm约1/1000倍的区域中，Vth改变速率快速下降，而在硼浓度下降的平均速率为每1nm约1/100000倍之前，Vth改变速率被维持在足够小的水平。结果，可以抑制TFT 10的阈值改变，并且可以提高TFT的可靠性。

[0059] 接下来参考图2A到图4J按照处理顺序说明制造第一实施例的TFT的方法(第一制造方法)。如图2A所示，通过利用TEOS(四乙氧基硅烷)或者SiH4(甲硅烷)作为材料气体的等离子体CVD(化学气相沉积)方法，在绝缘衬底1上形成由膜厚为100nm到1000nm的二氧化硅薄膜制成的前端绝缘层2。在前端绝缘层2上形成半导体层3，这一点稍后将描述。就此而言，硼被包含在前端绝缘层2中距离绝缘衬底1的表面约100nm或者更近的区域中，使得其浓度从绝缘衬底1的表面到半导体层3以每1nm约1/10000倍到约1/1000倍的平均速率降低。这是在通过上述等离子体CVD法形成构成前端绝缘层的二氧化硅薄膜时，通过在必要时对材料气体的流率、气体压强、高频施加功率的量、电极和衬底之间的距离、沉积温度等进行控制实现的。这些要被控制的要素随等离子体CVD装置的类型而变，并且希望通过在考虑生产成本的情况下尽可能缩短前述形成所需要的时间。

[0060] 接下来，如图2B所示，通过利用SiH4作为材料气体的等离子体CVD法，在前端绝缘层2上形成由膜厚为30nm到100nm的无定形硅薄膜制成的半导体层3。在沉积无定形硅薄膜的同时，为了控制TFT的阈值，半导体层3被掺杂有少量杂质，例如，硼、磷等。利用这些杂质进行掺杂可以在无定形硅薄膜的沉积完成后执行。如果必要的话，通过将受激激光施加到无定形硅薄膜，可以将无定形硅薄膜改变成多晶硅薄膜，从而形成由多晶硅薄膜制成的半导体层3。由于多晶硅薄膜的迁移率比无定形硅薄膜的迁移率高，所以可以获得具有高工作速度的TFT。

[0061] 然后，如图2C所示，在利用用于形成图案的光刻法或者光蚀刻法有选择地对半导体层3进行了蚀刻来获得期望的形状后，通过等离子体CVD法，在半导体层3上形成由膜厚为50nm到300nm的二氧化硅薄膜制成的栅极绝缘膜6。也可以使用氮化硅薄膜而不是二氧化硅薄膜来形成栅极绝缘膜6，或者由二氧化硅薄膜和氮化硅层叠的薄膜也可以被用作栅极绝缘膜6。为了形成栅极绝缘膜6，不仅可以使用等离子体CVD法，而且还可以采用PVD(物理气相沉积)法、等离子体氧化法、利用高压水蒸气的氧化法或者通过组合这些方法实现的方法，但是，优选在约600℃下执行这些方法，以防止在加热时绝缘衬底1变形。

[0062] 接下来，如图2D所示，在栅极绝缘膜6上形成由膜厚为50nm到1000nm的铬薄膜制成的栅极电极薄膜。除了铬膜以外，利用CVD法形成并且掺杂有例如硼、磷等杂质的硅膜也可以被用作栅极电极薄膜，或者可以采用由铬膜和硅膜层叠的薄膜。然后，利用用于形成图案的光刻或者光蚀刻方法有选择地蚀刻栅极电极薄膜来形成栅极电极7。

[0063] 然后，当在栅极电极7上形成了抗蚀图案后，如图3E所示，利用该抗蚀图案作为掩膜，通过栅极电极7利用P型杂质对半导体层3进行掺杂，以形成P型高浓度区域4A和5A。形成P型高浓度区域4A和5A可以在形成栅极电极7之前执行，但是，为了抑止由于利用杂质掺杂导致的栅极绝缘膜6的恶化，优选在形成栅极绝缘膜6之前形成P型高浓度区域4A和5A。然后，当在栅极电极7上形成新的抗蚀图案之后，利用该抗蚀图案作为掩膜，通过栅极电极7利用P型杂质对半导体层3进行掺杂，以形成P型低浓度区域4B和5B。从而，形成了由P型高浓度区域4A和P型低浓度区域4B组成的P型源极区4以及由P型高浓度区域5A和P型低浓度区域5B组成的P型漏极区5。

[0064] 接下来，如图3F所示，通过等离子体CVD法，在上述部分的所有表面上形成由膜厚为10nm到500nm的二氧化硅薄膜、氮化硅薄膜、或者二氧化硅薄膜和氮化硅薄膜层叠的薄膜制成的隔层绝缘膜8。形成隔层绝缘膜8的目的是防止用作漏极区5的材料(在本实施例中是铬)在稍后阶段中以300℃到700℃的相对高温执行热处理来激活具有LDD结构的源极区4和漏极区5中包含的杂质时剥落，并且确保栅极电极7和将在稍后阶段中形成的源极电极12之间的绝缘状态，以及漏极电极13和栅极电极7之间的绝缘状态。

[0065] 然后，如图3G所示，源极区4和漏极区5中包含的杂质在处于300℃到700℃的炉子中进行热处理时被激活。也可以通过施加受激激光等而不是使用热处理炉来激活杂质。

[0066] 接下来，如图4H所示，为了终止半导体层3中以及半导体层3和栅极绝缘膜6的界面处的虚焊，通过在氢等离子体的氛围中的热处理来执行氢终止处理。这样作是为了防止在上述虚焊未被终止时可能发生的TFT电特性的下降。

[0067] 然后，如图4I所示，通过光刻法、光蚀刻法、湿法蚀刻法或者光蚀刻和湿法蚀刻法二者对隔层绝缘膜8和栅极电极7进行有选择地蚀刻，来形成接触孔9和11，使得源极区4和漏极区5暴露出来。

[0068] 接下来，如图4J所示，在通过溅射法在上述部分的所有表面上形成铝薄膜后，通过光刻法、光蚀刻法、湿法蚀刻法、或者光蚀刻法和湿法蚀刻法的组合来对该薄膜进行蚀刻，以形成分别与源极区4和漏极区5接触的源极电极12和漏极电极13。然后，通过移除抗蚀掩膜，完全形成了如图1所示的TFT 10。然后，如果必要的话，另外形成另一个电极膜、钝化膜、隔层绝缘膜、平整膜、容性绝缘膜等。

[0069] 根据第一实施例的用于制造TFT 10的方法，通过组合已知的制造过程，在不使用任何专门制造过程的情况下，可以制造TFT 10，这使得能够在不增加制造成本的情况下生产TFT 10。

[0070] 第二实施例

[0071] 图5是示出了根据本发明第二实施例的半导体器件的配置的横截面图。第二实施例的半导体器件的配置与第一实施例中的半导体器件的配置的不同之处在于前端绝缘膜是层叠结构的。如图5所示，第二实施例的TFT 20由层叠膜构成，该层叠膜具有下层膜2A和上层膜2B，下层膜2A由膜厚为50nm到100nm的氮化硅薄膜制成，上层膜2B由膜厚为
50nm到1000nm的二氧化硅薄膜制成。氮化硅薄膜具有能高效地阻挡杂质离子的优点，但是具有大内部应力的缺点。因此，如果半导体层3直接被形成在氮化硅薄膜上，则半导体层3中会发生变形，这种变形将影响TFT的阈值，因此前端绝缘层2具有其中二氧化硅薄膜被形成在氮化硅薄膜上的层叠结构。前端绝缘层2的膜厚优选为约100nm或者更厚，以抑止在绝缘衬底1和前端绝缘层2之间的界面处存在的电荷对半导体层3的影响。

[0072] 在第二实施例的TFT 20中，当前端绝缘层2被掺杂有硼时可以获得与图6所示近似相同的结果，而当前端绝缘层2被掺杂有铝时可以获得与图7所示近似相同的结果。上述之外的配置与第一实施例中的那些近似相同，并且在图5中，相同的标号被指派给具有与图1中的相同功能的组件，并且因此省略了对它们的描述。

[0073] 因此，根据第二实施例的TFT，除了前端绝缘层2是层叠结构的之外，其配置与第一实施例中的那些相同，因此，可以实现与第一实施例中获得的效果近似相同的效果。

[0074] 接下来说明用于制造第二实施例的TFT的方法(第二制造方法)。在第二制造方法中，作为对图2A所示第一制造方法中的处理的替换，通过利用SiH4、NH3和N2作为材料气体的等离子体CVD形成由膜厚为50到100nm的氮化硅薄膜制成的下层膜2A。然后，通过利用TEOS或者SiH4作为材料气体的等离子体CVD法在下层膜2A上形成由膜厚为50nm到100nm的二氧化硅薄膜制成的上层膜2B。

[0075] 此刻，前端绝缘层2在位于前端绝缘层2中距离绝缘衬底1的表面约100nm或者更近的区域中被掺杂硼，使得硼的浓度从绝缘衬底1的表面朝向半导体层3以每1nm约1/10000倍到约1/1000倍的平均速率降低。或者，前端绝缘层2在位于前端绝缘层2中距离绝缘衬底1的表面约100nm或者更近的区域中被掺杂铝，使得铝的浓度从绝缘衬底1的表面朝向半导体层3以每1nm约1/10000倍到约1/1000倍的平均速率降低。这是在通过上述等离子体CVD法形成构成前端绝缘层的氮化硅薄膜和二氧化硅薄膜时，通过在必要时对材料气体的流率、气体压强、高频施加功率的量、电极和衬底之间的距离、沉积温度等进行控制实现的。这些要被控制的要素随等离子体CVD装置的类型而变，并且希望通过在考虑生产成本的情况下尽可能缩短前述形成所需要的时间。除上述之外，该方法与第一实施例中的那些相同，并且因此省略了其描述。

[0076] 与第一实施例中的用于制造TFT 10的方法的情形中相同，根据第二实施例的用于制造TFT 20的方法，通过组合已知的制造过程，在不使用任何专门制造过程的情况下，可以制造TFT 20，这使得能够在不增加制造成本的情况下生产TFT 20。

[0077] 应当清楚，本发明不限于上述实施例，而是可以在不脱离本发明的范围和精神的情况下被改变和修改。例如，在该实施例中，描述了其中TFT的源极区和漏极区二者都具有LDD结构的示例，但是，本发明不限于此。另外，在该实施例中，描述了其中源极区和漏极区都是P型导电并且二氧化硅薄膜被用作栅极薄膜的示例，但是，本发明不限于此，并且可以使用由二氧化硅薄膜和氮化硅薄膜构成的层叠膜。在该实施例中，铬薄膜被用作栅极电极，但是，除了铬之外，也可以使用铝、钼、钨、铌和例如这些金属的合金之类的其他金属。