形成沟槽的方法

摘要

本发明公开了一种形成沟槽的方法，用于对半导体器件的绝缘层进行刻蚀，形成沟槽，所述绝缘层包括在半导体衬底上依次形成的刻蚀终止层、低介电常数(Low-K)绝缘材料层和硬掩膜层，该方法包括：在所述硬掩膜层上涂布光阻层；图案化所述光阻层；在刻蚀反应腔内，以图案化的光阻层为掩膜，依次对所述硬掩膜层和Low-K绝缘材料层进行刻蚀，在刻蚀终止层停止刻蚀，形成沟槽；在同一反应腔内分两步对光阻层进行原位灰化处理；所述灰化处理的第一步为采用氮气(N2)对刻蚀反应腔内的残留刻蚀气体进行稀释；所述灰化处理的第二步为采用一氧化碳(CO)或者二氧化碳(CO2)进行灰化。采用该方法能够有效解决台阶状开口(facet top profile)的缺陷。

权利要求

1.一种形成沟槽的方法，用于对半导体器件的绝缘层进行刻蚀，形成沟槽，所述绝缘层包括在半导体衬底上依次形成的刻蚀终止层、低介电常数Low-K绝缘材料层和硬掩膜层，其特征在于，该方法包括：在所述硬掩膜层上涂布光阻层；

图案化所述光阻层；

在刻蚀反应腔内，以图案化的光阻层为掩膜，依次对所述硬掩膜层和Low-K绝缘材料层进行刻蚀，在刻蚀终止层停止刻蚀，形成沟槽；

在同一反应腔内分两步对光阻层进行原位灰化处理；

所述灰化处理的第一步为采用氮气N2对刻蚀反应腔内的残留刻蚀气体进行稀释；

所述灰化处理的第二步为采用一氧化碳CO进行灰化。

2.如权利要求1所述的方法，其特征在于，所述灰化处理的第一步还包括采用CO或者CO2。

3.如权利要求2所述的方法，其特征在于，所述灰化处理的第一步N2流量为300～600标准立方厘米/分钟sccm。

4.如权利要求3所述的方法，其特征在于，所述灰化处理的第一步N2与CO或者CO2比例大于5∶1。

5.如权利要求1、2、3或4所述的方法，其特征在于，所述对光阻层进行灰化处理的第一步在同一刻蚀反应腔内原位进行，所述刻蚀反应腔内的压力为15～25毫托；使用的源功率为100～200瓦；使用的偏置功率为零。

6.如权利要求5所述的方法，其特征在于，对光阻层进行灰化处理的第一步的时间为

30～50秒。

7.如权利要求1所述的方法，其特征在于，所述灰化处理的第二步CO的流量为300～

800sccm。

8.如权利要求7所述的方法，其特征在于，所述对光阻层进行灰化处理的第二步在同一刻蚀反应腔内原位进行，所述刻蚀反应腔内的压力为50～100毫托；使用的源功率为

200～300瓦；使用的偏置功率为100～200瓦。

9.如权利要求8所述的方法，其特征在于，对光阻层进行灰化处理的第二步的时间为

35～65秒。

说明书

形成沟槽的方法

技术领域

[0001] 本发明涉及半导体元器件制造技术领域，特别涉及一种形成沟槽的方法。 背景技术

[0002] 目前，在半导体器件的后段(back-end-of-line，BEOL)工艺中，可根据不同需要在半导体衬底上生长多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。绝缘层包括在半导体衬底上依次形成的刻蚀终止层，例如掺氮的碳化硅层；低介电常数(Low-K)绝缘材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)材料；还包括形成于Low-K绝缘材料层上的硬掩膜层(hard mask)，例如由正硅酸乙酯(TEOS)形成的氧化硅层，即TEOS层。

[0003] 现有技术中对绝缘层沟槽的干法刻蚀及原位灰化方法，包括以下步骤： [0004] 步骤11、在硬掩膜层上涂布光阻(PR，Photo Resist)层；

[0005] 步骤12、图案化所述PR层。

[0006] 步骤13、依次对硬掩膜层和Low-K绝缘材料层进行刻蚀，在刻蚀终止层停止刻蚀，形成沟槽。该过程称之为主蚀刻(ME，Main Etch)过程。在现有的刻蚀工艺中，一般采用等离子体刻蚀的方法形成沟槽。

[0007] 步骤14、去除PR层，即进行光阻胶的灰化过程。

[0008] 现有技术中一般采用一步原位灰化(one step in-situ ashing)方法，在低压条件下，通入二氧化碳(CO2)进行光阻胶灰化过程。in-situ指的是在刻 蚀工艺结束后立刻进行光阻的灰化，在同一个刻蚀反应腔中连续的进行。

[0009] 需要说明的是，由于在灰化之前的刻蚀步骤13中使用含氟气体作为蚀刻沟槽的气体，在蚀刻步骤结束后灰化过程中刻蚀反应腔里仍然会有大量残留的含氟气体，这些残留含氟气体降低了光阻胶对TEOS层以及Low-K绝缘材料层的选择比，会继续对TEOS层以及TEOS层下面的Low-K绝缘材料层进行刻蚀，并且由于灰化所使用一定的源功率(Source Power)和偏置功率(Bias Power)，因此导致在光阻原位灰化过程中TEOS层受到一定的刻蚀，从而在TEOS层和Low-K绝缘材料层的界面出现台阶状开口(facet topprofile)的缺陷。其中，Source Power用于提供等离子体的密度，对光阻胶进行灰化；Bias Power主要用于控制等离子体灰化的方向性，对光阻胶进行轰击，使光阻胶彻底去除。图1为现有技术中的沟槽轮廓的效果示意图。如图1所示，TEOS层101与Low-K绝缘材料层102的连接处没有形成平滑的沟槽内侧壁，而是出现阶梯断面，这对后续通过物理气相沉积(PVD)在沟槽100内表面形成阻挡层，例如钽/氮化钽层(Ta/TaN)的沉积(BarrierDepositon)，以及进行电化学电镀(Electrical Chemical Plating)，都会产生阻碍，因此将对半导体元器件的电学性能带来不利的影响。

发明内容

[0010] 有鉴于此，本发明解决的技术问题是：沟槽刻蚀后，硬掩膜层和低介电常数绝缘材料层的界面出现台阶状开口缺陷。

[0011] 为解决上述技术问题，本发明的技术方案具体是这样实现的： [0012] 本发明公开了一种形成沟槽的方法，用于对半导体器件的绝缘层进行刻蚀，形成沟槽，所述绝缘层包括在半导体衬底上依次形成的刻蚀终止层、低介电常数Low-K绝缘材料层和硬掩膜层，该方法包括：

[0013] 在所述硬掩膜层上涂布光阻层；

[0014] 图案化所述光阻层；

[0015] 在刻蚀反应腔内，以图案化的光阻层为掩膜，依次对所述硬掩膜层和Low-K 绝缘材料层进行刻蚀，在刻蚀终止层停止刻蚀，形成沟槽；

[0016] 在同一反应腔内分两步对光阻层进行原位灰化处理；

[0017] 所述灰化处理的第一步为采用氮气N2对刻蚀反应腔内的残留刻蚀气体进行稀释；

[0018] 所述灰化处理的第二步为采用一氧化碳CO进行灰化。

[0019] 所述灰化处理的第一步还包括采用CO或者CO2。

[0020] 所述灰化处理的第一步N2流量为300～600标准立方厘米/分钟sccm。 [0021] 所述灰化处理的第一步N2与CO或者CO2比例大于5∶1。

[0022] 所述对光阻层进行灰化处理的第一步在同一刻蚀反应腔内原位进行，所述刻蚀反应腔内的压力为15～25毫托；使用的源功率为100～200瓦；使用的偏置功率为零。 [0023] 对光阻层进行灰化处理的第一步的时间为30～50秒。

[0024] 所述灰化处理的第二步CO的流量为300～800sccm。

[0025] 所述对光阻层进行灰化处理的第二步在同一刻蚀反应腔内原位进行，所述刻蚀反应腔内的压力为50～100毫托；使用的源功率为200～300瓦；使用的偏置功率为100～200瓦。

[0026] 对光阻层进行灰化处理的第二步的时间为35～65秒。

[0027] 由上述的技术方案可见，本发明刻蚀沟槽后，去除光阻胶时，灰化光阻胶在刻蚀沟槽的反应腔内原位进行，并且分为两步执行，在第一步中使用氮气作为稀释气体，主要将刻蚀反应腔内的含氟气体排出刻蚀反应腔；然后在第二步中进行灰化光阻胶过程。这样在第二步的主要灰化过程中，不再有残留的含氟气体，从而不会产生对硬掩膜层的蚀刻作用，使得硬掩膜层与Low-K绝缘材料层的界面连接处形成了平滑的沟槽内侧壁，有效地克服了facet top profile的缺陷。

附图说明

[0028] 图1为现有技术中的沟槽轮廓的效果示意图。

[0029] 图2为本发明中对绝缘层沟槽的干法刻蚀及原位灰化方法的流程示意图。 [0030] 图3为使用本发明的两步原位灰化光阻胶(two step in-situ ashing)方法后的沟槽轮廓的效果示意图。

具体实施方式

[0031] 为使本发明的目的、技术方案、及优点更加清楚，以下参照附图并举实施例，对本发明进一步详细说明。

[0032] 本发明灰化光阻胶在刻蚀沟槽的反应腔内原位进行，并且分为两步执行，在第一步中使用氮气(N2)作为稀释气体(Dilute gas)，主要用于将刻蚀反应腔内的含氟气体排出刻蚀反应腔；然后在第二步中进行灰化光阻胶过程。这样就有效地克服了facet top profile的缺陷。

[0033] 图2为本发明中对绝缘层沟槽的干法刻蚀及原位灰化方法的流程示意图，包括以下步骤：

[0034] 步骤21、在硬掩膜层上涂布光阻层；

[0035] 步骤22、图案化所述光阻层。对涂布的光阻层进行曝光和显影后，就得到了图案化的光阻层，图案化的效果取决于现有的曝光和显影技术。

[0036] 步骤23、依次对硬掩膜层和Low-K绝缘材料层进行刻蚀，在刻蚀终止层停止刻蚀，形成沟槽。该主刻蚀步骤一般采用等离子体刻蚀的方法形成沟槽，并且一般采用含氟气体，在刻蚀反应腔内进行沟槽的刻蚀。后段工艺中的绝缘层包括依次形成的刻蚀终止层、Low-K绝缘材料层和硬掩膜层，一般Low-K绝缘材料层的K值都小于或者等于3，本发明具体实施例中，为BD材料，硬掩膜层为TEOS层。

[0037] 步骤24、去除光阻层，即进行原位光阻胶的灰化过程。本发明中灰化过程在刻蚀沟槽的反应腔内原位进行，并且分为两步执行。

[0038] 第一步：具体地，使用N2与CO或者CO2相结合对光阻胶进行灰化，可以有效提高光阻胶对TEOS层以及Low-K绝缘材料层的选择比，也就是说只对光 阻胶进行灰化，而不刻蚀TEOS层以及Low-K绝缘材料层。本发明具体实施例中，N2与CO或者CO2比例要大于5∶1，这是因为本步骤中主要是采用N2对刻蚀反应腔内的残留刻蚀气体，例如含氟气体的稀释，即将含氟气体随N2一起排出刻蚀反应腔。通入的CO或者CO2的流量较少，少量CO或者CO2既对光阻胶进行灰化，同时也为第二步的灰化过程做过渡，其中，N2的流量为300～600标准立方厘米/分钟(sccm)，优选为400sccm、500sccm或550sccm。

[0039] 本步骤中，刻蚀反应腔内的压力较低，较佳地，反应腔内的压力为15～25毫托(mT)，优选为15mT、20mT或22mT。在刻蚀反应腔内，刻蚀所使用的Source Power较高，但所使用的Bias Power为零，即不使用偏置功率。其中，高的源功率用于增大等离子体的密度，可以提高对光阻胶的灰化速率；同时，偏置功率为0，离子没有被加速，所以等离子体的物理轰击效果较弱，从而有效地对光阻胶进行处理，而不产生对光阻胶下的TEOS层以及Low-K绝缘材料层进行蚀刻。在本发明具体实施例中，所使用的源功率可以为100～200瓦(W)，优选为120W、150W或180W。该步骤进行稀释处理的时间根据具体制程而定，一般随光阻胶厚度的不同而不同，本发明具体实施例中为30～50秒(s)，优选为30s、40s或50s。 [0040] 第二步：通入CO或者CO2进行原位灰化光阻胶过程。本发明具体实施例中，CO或者CO2的流量为300～800sccm，较佳地，流量为300sccm、500sccm或700sccm。本步骤中，刻蚀反应腔内的压力仍然较低，较佳地，刻蚀反应腔内的压力为50～100毫托(mT)，优选为60mT、80mT或100mT。在刻蚀反应腔内，刻蚀所使用的Source Power为200～300W，优选为200W、250W或300W；Bias Power为100～200W，优选为100W、150W或200W。该步骤中采用BiasPower主要是为控制等离子体的方向性，在保证对光阻胶进行原位灰化使光阻胶彻底去除的同时减少对Low-K绝缘材料层的伤害。本步骤的灰化处理时间为35～65s，优选为40s、50s或60s。

[0041] 图3为使用本发明的两步原位灰化光阻胶(two step in-situ ashing)方法后的沟槽轮廓的效果示意图。如图3所示，沟槽在使用上述处理方法后， TEOS层101与Low-K绝缘材料层102的连接处形成了平滑的沟槽内侧壁，facet top profile的问题得到了很大的改善，所形成的沟槽100具有较好的轮廓。

[0042] 以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。