一种SOI场效应晶体管的散热结构

摘要

本发明公开了一种用于肖特基源漏SOI场效应晶体管的散热结构，属于微电子领域。该散热结构是与SOI场效应晶体管的源端或源、漏两端分别连接填充N型和P型高热电常数材料的两孔，漏端附近的N型高热电常数材料的金属引线相对于漏端接高电位，漏端附近的P型高热电常数材料的金属引线相对于漏端接低电位；源端附近的N型高热电常数材料的金属引线相对于源端接高电位，源端附近的P型材料的金属引线相对于源端接低电位。本发明利用帕尔帖效应，在热电材料与源或漏接触处吸收热量同时在热电材料与底电极金属连接处放出热量，从而将器件有源区的热量有效地传递到衬底，通过散热片散走。

权利要求

1.一种用于肖特基源漏SOI场效应晶体管的散热结构，其特征在于，在肖特基源漏SOI场效应晶体管的漏端附近的SOI衬底形成两个孔，孔内分别填充N型和P型高热电常数材料，所述N型和P型高热电常数材料与场效应晶体管的漏端连接，所述连接处均为欧姆接触，且所述N型高热电常数材料的金属引线相对于漏端接高电位，所述P型高热电常数材料的金属引线，相对于漏端接低电位，当器件不工作或不需要进行散热时，上述高热电常数材料连接的金属电位均与漏电压相等。

2.一种用于肖特基源漏SOI场效应晶体管的散热结构，其特征在于，在肖特基源漏SOI场效应晶体管的漏端附近的SOI衬底形成两个孔，孔内分别填充N型和P型高热电常数材料，所述N型和P型高热电常数材料与场效应晶体管的漏端连接，所述连接处均为欧姆接触；在肖特基源漏SOI场效应晶体管的源端附近的SOI衬底也形成两个孔，孔内分别填充N型和P型高热电常数材料，源端附近的N型和P型高热电常数材料与场效应晶体管的源端连接，所述连接处均为欧姆接触；漏端附近的N型高热电常数材料的金属引线相对于漏端接高电位，漏端附近的P型高热电常数材料的金属引线相对于漏端接低电位；源端附近的N型高热电常数材料的金属引线相对于源端接高电位，源端附近的P型材料的金属引线相对于源端接低电位；当器件不工作或不需要进行散热时，源端附近的高热电常数材料连接的金属电位均与源电压相等；漏端附近的高热电常数材料连接的金属电位均与漏电压相等。

3.如权利要求1或2所述散热结构，其特征在于，所述高热电常数材料为Bi2Te3或Bi2Sb。

4.如权利要求1或2所述散热结构，其特征在于，所述N型和P型高热电常数材料均重掺，且电阻值相同。

5.如权利要求1或2所述的散热结构，其特征在于，针对肖特基源漏SOI场效应晶体管的源、漏长为0.4um，宽为0.8um的结构，所述孔的长度小于0.4um，孔的宽度小于0.25um，最小尺寸由光刻条件限制。

6.如权利要求5所述的散热结构，其特征在于，位于肖特基源漏SOI场效应晶体管的漏端或源端附近的两个孔的距离大于0.3um。

说明书

一种SOI场效应晶体管的散热结构

技术领域

[0001] 本发明属于微电子领域，具体涉及一种用于肖特基源漏的SOI场效应晶体管的散热结构。

背景技术

[0002] 随着器件尺寸的减小，SOI场效应晶体管以其理想的亚阈摆幅、小的漏电流以及有效抑制短沟效应等优势，被业界广泛的使用。同时为了减小源漏的串联电阻，进一步提高器件性能，肖特基源漏SOI场效应晶体管得到了越来越多的重视。

[0003] 另一方面，SOI场效应晶体管具有的自加热效应在一定程度上限制了器件的性能。对于体硅场效应晶体管，器件产生的热量主要通过体硅衬底散走。而SOI场效应晶体管具有一层厚的二氧化硅层(一般在百纳米量级)，二氧化硅的热导率远远小于体硅，常温下只有1.38W/m/K，阻碍了沟道向衬底的散热。同时，SOI场效应晶体管的硅膜很薄，声子表面散射导致硅膜热导率要小于体硅，进一步抑制了器件的散热。因此，SOI场效应晶体管和体硅场效应晶体管相比具有明显的自加热效应，影响器件的电学性能和可靠性。为了减小SOI场效应晶体管的自热效应，有的方法在埋氧层上方添加一层热导率高的散热层(如石墨烯)，并从侧边散热；也有其他方法，如将STI区域里填入热导率高的材料(如金刚石)，并将该区域延伸穿过埋氧层与硅衬底接触。上述方法中，散热结构未与器件直接连接，故散热效果不佳。

发明内容

[0004] 本发明的目的在于提供一种用于肖特基源漏SOI场效应晶体管散热结构，用以解决现有该类型器件自加热效应的问题。

[0005] 本发明提出的用于肖特基源漏SOI场效应晶体管散热结构，如图3所示。该散热结构包括源、漏下方分别设置填充N型和P型高热电效率材料的两个孔。该结构也可以只在漏端打孔，因为产生的热量主要集中在漏端。源漏同时打孔可以提高散热效率。所述N型和P型高热电常数材料与场效应晶体管的漏端连接，所述连接处均为欧姆接触，漏端附近的N型高热电常数材料的金属引线相对于漏端接高电位，漏端附近的P型高热电常数材料的金属引线相对于漏端接低电位；所述N型和P型高热电常数材料与场效应晶体管的源端连接，所述连接处均为欧姆接触，源端附近的N型高热电常数材料的金属引线相对于源端接高电位，源端附近的P型材料的金属引线相对于源端接低电位；当器件不工作或不需要进行散热时，漏端附近的高热电常数材料连接的金属电位均与漏电压相等；源端附近的高热电常数材料连接的金属电位均与源电压相等。本发明利用帕尔帖效应，在热电材料与源漏接触处吸收热量同时在热电材料与底电极金属连接处放出热量，从而将器件有源区的热量有效地传递到衬底，通过散热片散走。

[0006] 本发明的优点是将散热结构直接与器件有源区相连，利用帕尔帖效应，降低器件源端和漏端的温度，从而有效地降低器件沟道温度，提高器件性能；当器件不工作时，可以通过电压设置使散热结构不工作。这种结构可以应用在3D电路结构中，并且可以扩展到所有肖特基源漏SOI场效应晶体管中，不受材料和结构的限制。同时该结构的制造工艺与CMOS工艺兼容。

附图说明

[0007] 图1(a)-(m)为散热结构实现工艺流程图；

[0008] 图1(a)-(m)中，相同的标号表示相同的部件：

[0009] 101-氮化硅阻挡层 102-多晶硅栅

[0010] 103-n+源、漏 104-SOI衬底的二氧化硅埋层

[0011] 105-衬底 106-沟道(SOI顶层硅) 107-栅氧

[0012] 108-二氧化硅(场氧) 109-二氧化硅薄膜

[0013] 110-N型热电材料 111-P型热电材料

[0014] 112-金属(铜)

[0015] 图2为散热结构背面俯视图；

[0016] 图2中：

[0017] 1-V1＝Vs+V1(V1为正) 2-V2＝Vs-V1(V1为正)

[0018] 3-V3＝Vd-V2(V2为正) 4-V4＝Vd+V2(V2为正)

[0019] 5-源端N型热电材料 6-源端P型热电材料

[0020] 7-漏端P型热电材料 8-源端N型热电材料

[0021] 图3为本发明SOI场效应晶体管的散热结构示意图。

具体实施方式

[0022] 下面通过实例对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

[0023] 以漏端为例，漏端与分别填充N型和P型高热电常数材料(一般常用Bi2Te3和Bi2Sb等V-VI族化合物半导体，也可以是新型的纳米热电材料)的两个孔连接，连接处均为欧姆接触。N型材料相对于漏端接高电位，P型材料相对于漏端接低电位。通过设计偏置电压以及材料掺杂浓度，使得从N型材料流向漏端的电流与从漏端流向P型材料的电流大小相等方向相反，进而不影响场效应晶体管的输出电流大小。电流从N型材料流向漏端和从漏端流向P型材料时，利用肖特基源漏场效应晶体管的源漏特性与金属类似的特点以及帕尔帖效应，在漏端和材料接触处吸收器件沟道产生的热量；电流从互联金属引线流向N型材料和从P型材料流向金属引线时，利用帕尔帖效应在金属和材料接触处放出热量。源端功能实现方法一致。

[0024] 该结构的工艺实现主要包括以下步骤：

[0025] 1)实现SOI场效应晶体管，淀积二氧化硅钝化层，如图1(a)所示[0026] 2)CMP二氧化硅层，以Si3N4为停止层，如图1(b)所示

[0027] 3)淀积二氧化硅，形成表面平整的二氧化硅钝化层，如图1(c)所示[0028] 4)倒置器件，淀积一层二氧化硅阻挡层，如图1(d)所示

[0029] 5)光刻，腐蚀二氧化硅，形成孔的图形，如图1(e)所示

[0030] 6)各向异性等离子体刻孔，以埋氧层为停止层，如图1(f)所示

[0031] 7)各向异性等离子体刻孔，以源漏为停止层，如图1(g)所示

[0032] 8)淀积热电材料并原位掺杂分别形成N型和P型热电材料。退火，形成欧姆接触，如图1(h)所示

[0033] 9)腐蚀掉二氧化硅，如图1(i)所示

[0034] 10)淀积一层二氧化硅保护层，防止衬底被污染，如图1(j)所示[0035] 11)反应离子刻蚀金属连线孔，以衬底Si层为停止层，并淀积金属，如图1(k)所示[0036] 12)倒置器件，各向异性等离子体刻蚀金属连线孔并淀积金属，如图1(l)所示[0037] 13)CMP磨平金属，以二氧化硅层为停止层，如图1(m)所示

[0038] 本发明中，源端及漏端N型材料和P型材料中的电流大小相等方向相反。另外，填充孔的材料的电阻与衬底相比很小，在设计中同一端的N型和P型材料距离尽量远一些从而忽略材料中电流往硅衬底的流动。

[0039] 本发明中，选择的N型热电材料和P型热电材料均重掺，电阻值很小且大小相同，从而保证源端及漏端每端N型热电材料和P型热电材料中流经的电流大小相等方向相反，最终对器件正常工作的电流不造成影响。另外，由于热电材料电阻很小，衬底电阻很大，并且在设计中同一端的N型和P型材料距离尽量远一些从而忽略热电材料中电流往硅衬底的流动。以标准工艺.013工艺为例，场效应晶体管的源漏长为0.4um，宽为0.8um。可设计孔的长度小于0.4um并且最小尺寸由光刻限制；孔的宽度小于0.25um左右。同一端两孔距离大于0.3um左右。

[0040] 本发明以N型号肖特基结SOI场效应晶体管为例，取值.13um标准工艺，(仅用来举例说明，不作为本发明的限制条件)。

[0041] 电压设置主要包括以下两个方面：

[0042] (1)、进行器件散热时，V1＝Vs+1.5V，V2＝Vs-1.5V，V3＝Vd-1.5V，V4＝Vd+1.5V。

[0043] (3)、不进行器件散热时，V1＝Vs，V2＝Vs，V3＝Vd，V4＝Vd。

[0044] 以上通过实施例描述了本发明所提供的晶体管散热结构的电压偏置设定，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明的器件结构做一定的变形或修改，测试电压也不限于实施例所公开的内容。