半导体装置

摘要

本发明提供一种半导体装置，其能够在活性区和终端区改变单位单元的间距的情况下在其过渡区的单位单元内实现电荷平衡，从而能够防止耐压降低。将过渡区(22)的p隔离区域的形状相对于活性区(21)和终端区(23)改变，在活性区(21)、过渡区(22)和终端区(23)的各p隔离区域(4a)、(4b)、(4c)和n漂移区域(3)取得电荷平衡，由此实现防止耐压降低。

权利要求

1.一种半导体装置，其为超级结结构的半导体装置，在第一导电型的第一半导体层上具备多个与该第一半导体层垂直地配置的第一导电型的漂移区域和第二导电型的隔离区域，所述半导体装置的特征在于：在作为耐压构造部的终端区、流通主电流且被所述终端区包围的活性区和位于从该活性区向所述终端区转变的部位的过渡区，所述隔离区域的平面形状彼此不同。

2.根据权利要求1所述的半导体装置，其特征在于：

所述隔离区域的平面形状，在所述终端区为圆形，在所述活性区为条状，在所述过渡区为多个椭圆的一部分与条状隔离区域组合而成的变形形状。

3.一种半导体装置，其为超级结结构的半导体装置，在第一导电型的第一半导体层上具备多个与该第一半导体层垂直地配置的第一导电型的漂移区域和第二导电型的隔离区域，所述半导体装置的特征在于：在作为耐压构造部的终端区、流通主电流且被所述终端区包围的活性区和位于从该活性区向所述终端区转变的部位的过渡区，所述隔离区域的平面形状，在所述终端区和所述活性区为圆形，在所述过渡区为由圆形的一部分和椭圆形的一部分构成的变形形状。

说明书

半导体装置

技术领域

[0001] 本发明涉及一种具有能够兼而实现高耐压化和电流大容量化的超接合(SJ：Super Junction)构造的MOSFET(绝缘栅型场效应晶体管)等半导体装置。

背景技术

[0002] 通常，半导体元件被分类为电极形成于半导体基板的一面的横型元件和在半导体基板的两面具有电极的纵型元件。就纵型半导体元件而言，导通状态时漂移电流流动的方向与截止状态时由反向偏置电压引起的耗尽层伸展的方向相同。在通常的平面型n沟道纵型MOSFET，高电阻的漂移层在导通状态时作为使漂移电流在纵方向上流动的区域发挥作用。从而，如果将漂移层的电流路径缩短，则漂移电阻变低，因此能够获得MOSFET的实质的导通电阻降低的效果。

[0003] 另一方面，在截止状态时使漂移层耗尽来提高耐压。从而，当漂移层变薄时，从p型基极区域与n型漂移层之间的pn结起进行的漏极-基极间耗尽层扩展的宽度变窄，较快地达到硅的临界电场强度，因此耐压下降。相反地，在耐压高的半导体元件中，漂移层较厚，因此导通电阻变大，导致损耗增加。像这样，在导通电阻与耐压之间存在权衡(trade-off)关系。

[0004] 已知该权衡关系在IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、双极晶体管、二极管等半导体元件中也同样成立。此外，该权衡关系也同样存在于导通状态时漂移电流流动的方向与截止状态时耗尽层伸展的方向不同的横型半导体元件中。

[0005] 作为上述由权衡关系引起的问题的解决方法，公知一种超接合半导体装置，其使漂移部为将提高了杂质浓度的n型漂移区域和p型隔离区域交替反复地接合而构成的并列pn层。在这种构造的半导体装置中，即使并列pn层的杂质浓度变高，在截止状态时耗尽层从在并列pn层的纵方向上伸展的各pn结起向横方向扩展，使漂移部整体耗尽，因此也能够实现高耐压化。

[0006] 利用该超级结结构开发出突破现有MOSFET的特性界限的超级结结构的MOSFET(SJ MOSFET)。为了突破特性界限，需要将终端区的耐压设定在活性区的耐压以上，其方案例如由专利文献1和专利文献2公开。根据上述的专利文献，公开有以下方案：就构成超接合的并列pn层的反复最小单位即单位单元的间距(pitch)而言，作为耐压构造部的终端区比活性区窄。

[0007] 此外，在专利文献3中，公开了以下方案：在p隔离区域和n漂移区域为条状的情况下，通过使终端区的p隔离区域的宽度和深度比活性区的大，防止在终端区的耐压降低。

[0008] 专利文献1：美国专利申请公开第2007/0222025号说明书

[0009] 专利文献2：日本特开2007-27313号公报

[0010] 专利文献3：日本特开2006-186108号公报

发明内容

[0011] 但是，在记载于专利文献1～专利文献3的构造中，在活性区和终端区改变并列pn层的间距的情况下，在其过渡区并列pn层的电荷平衡受到破坏，产生耐压降低等问题。

[0012] 本发明的目的在于提供一种半导体装置，其是为了解决上述的问题而完成的，在活性区和终端区改变并列pn层的间距的情况下，通过在其过渡区的并列pn层取得电荷平衡，能够防止耐压降低。

[0013] 为了实现上述目的，根据本发明的第一方面的超级结结构的半导体装置，其在第一导电型的第一半导体层上具备多个与该第一半导体层垂直配置的第一导电型的漂移区域和第二导电型的隔离区域，该超级结结构的半导体装置的特征在于：

[0014] 在作为耐压构造部的终端区、流通主电流且被上述终端区包围的活性区和位于从该活性区向上述终端区转变的部位的过渡区，上述隔离区域的形状彼此不同。

[0015] 此外，根据本发明的第二方面的半导体装置，在第一方面的发明中，上述隔离区域的平面形状，在上述终端区和上述活性区为圆形，在上述过渡区为由圆形的一部分和椭圆形的一部分构成的变形形状。

[0016] 此外，根据本发明的第三方面的发明，在第一方面的发明中，上述隔离区域的平面形状，在上述终端区为圆形，在上述活性区为条状，在上述过渡区为多个椭圆的一部分与条状隔离区域组合而成的变形形状。

[0017] 发明效果

[0018] 根据本发明，通过在过渡区的并列pn层取得电荷平衡，能够实现防止耐压降低。

附图说明

[0019] 图1为本发明的第一实施例的半导体装置的结构图，(a)为一侧的主要部分的平面图，(b)为(a)的沿着Y-Y线截断而成的主要部分的截面图。

[0020] 图2为图1的半导体装置的角部的主要部分的平面图。

[0021] 图3为将p隔离区域放大而得到的主要部分的平面图，(a)为终端区的图，(b)为半导体装置的一侧的过渡区的图，(c)为(b)的分解图，(d)为半导体装置的角部的过渡区的图，(e)为(d)的分解图，(f)为活性区的图。

[0022] 图4为本发明的第二实施例的半导体装置的主要部分的平面图。

[0023] 符号说明：

[0024] 1 n半导体基板

[0025] 2 n半导体层

[0026] 3，3a n漂移区域

[0027] 4 p隔离区域(总称)

[0028] 4a，4b，4c，4d，4e，4f，4g p隔离区域

[0029] 5 p基极层

[0030] 6 p层

[0031] 7 n源极层

[0032] 8 栅极绝缘膜

[0033] 9 栅极电极

[0034] 10 层间绝缘膜

[0035] 11 源极电极

[0036] 21 活性区

[0037] 22 过渡区

[0038] 23 终端区

具体实施方式

[0039] 通过以下实施例对实施方式进行说明。这里，令第一导电型为n型，第二导电型为p型，但是也可以使其为相反的结构。

[0040] 图1～图3是本发明的第一实施例的半导体装置的结构图，图1(a)为半导体装置的一侧的主要部分的平面图，图1(b)为图1(a)的沿着Y-Y线截断而成的主要部分的截面图，图2为半导体装置的角部的主要部分的平面图，图3为将p隔离区域放大而得到的主要部分的平面图，(a)为终端区的图，(b)为半导体装置的一侧的过渡区的图，(c)为(b)的分解平面图，(d)为半导体装置的角部的过渡区的图，(e)为(d)的分解平面图，(f)为活性区的图。

[0041] 图1(a)和图2为在形成从SJ MOSFET的活性区21起到终端区23为止的p隔离区域4(4为以总称所赋予的符号)的阶段中的主要部分的平面图。

[0042] 在图1(a)和图2中，示出了p隔离区域4和n漂移区域3的形状和配置关系，图1(b)所示为形成MOSFET整体构造之后的截面图，该MOSFET包括在形成该n漂移区域3和p隔离区域4之后的工序中形成的p基极层5、n源极层7、栅极绝缘膜8、栅极电极9、层间绝缘膜10、和源极电极11等。另外，图中的6为形成于过渡区22的p层。该p层6用于当MOSFET截止时在过渡区22的载流子的抽取。即，对雪崩时在终端区23产生的空穴的抽取、二极管模式工作时的反向恢复时的空穴抽取而言需要p层6，通过该p层6，能够实现雪崩耐量和反向恢复耐量的提高。此外，省略了关于形成于半导体装置的终端区的外周表面的n+沟道阻止层(channel stopper)区域及其表面上形成的沟道阻止层电极的记载。

[0043] 该SJ MOSFET包括：配置在n半导体基板1上的n半导体层2；贯通该n半导体层2地配置有多个p隔离区域4；该p隔离区域4之间的n漂移区域3；配置在p隔离区域4上的p基极层5；和配置在p基极层5的表面层的n源极层7。作为n漂移区域3和p隔离区域4的形成方法，可以为以下的任意方法：将n半导体层2的形成分割成多次的外延生长，在该外延生长的每次均注入p型杂质和n型杂质，并进行退火使各个杂质区域连结而形成的方法；或者在n半导体层2形成沟槽(trench)，并使p型外延层生长于该沟槽来形成n漂移区域3和p隔离区域4的方法。

[0044] 此外，包括：在由n源极层7与n漂移区域3夹持的p基极层5上隔着栅极绝缘膜8配置的栅极电极9；与n源极层7和p基极层5连接、在栅极电极9上隔着层间绝缘膜10配置的源极电极11；和在n半导体基板1的背面配置的未图示的漏极电极。另外，图中的6为形成于过渡区22的p层。

[0045] 如图1(a)、图2和图3所示，上述的p隔离区域4在活性区21和终端区23配置为圆形的p隔离区域4a和p隔离区域4c，就其直径而言，终端区23的p隔离区域4c的直径更小。通过使终端区23的p隔离区域4c变小，C部的并列pn层的间距变窄，容易地确保在终端区23的耐压。

[0046] 此外，在过渡区22附近，配置有由圆形的一部分和椭圆形的一部分构成的p隔离区域4b和圆形的p隔离区域4c。

[0047] 如图1(a)和图2所示，并列pn层的反复在活性区21的A部和终端区23的C部，相邻的纵横的p隔离区域间构成正方形。此外，终端区23的C部比活性区21的A部小，在各个正方形的A部、C部的四角，配置有圆形的p隔离区域4a、4c的1/4。在将p隔离区域4a、4b的杂质剂量设定为n漂移区域3的杂质剂量的4倍的情况下，正方形的A部、C部内的p隔离区域4a、4c的杂质总量和n漂移区域3的杂质总量大致相等。

[0048] 如图1(a)、图2、图3(b)和图3(c)所示，在上述的过渡区22，B部的相邻的纵横的p隔离区域之间构成长方形。在该B部的活性区21侧的角部配置有构成p隔离区域4b的椭圆形的1/4。此外，在终端区23侧的角部配置有与终端区23相同的圆形的p隔离区域4c的1/4。进一步，在长方形的长边的中央部配置有与终端区23相同的圆形的p隔离区域
4c的1/2。在将p隔离区域4b的杂质剂量设定为n漂移区域3的杂质剂量的4倍的情况下，长方形的B部内的p隔离区域4b的杂质总量与n漂移区域3的杂质总量大致相等。

[0049] 此外，如图2和图3(d)、(e)所示，在半导体装置的角部F的过渡区22和终端区23的各自的并列pn层由B部和C部构成。在该角部F的p隔离区域4d在活性区21和过渡区22的边界线上的过渡区22侧，配置有圆形的p隔离区域4c的1/4和2个部位的p隔离区域4b的椭圆形的1/4。此外，在终端区23与过渡区22的边界线上的过渡区22侧，在
3个部位配置有圆形的p隔离区域4c的1/4。在将p隔离区域4c、4d的杂质剂量设定为n漂移区域3的杂质剂量的4倍的情况下，C部内的p隔离区域4d和p隔离区域4c与n漂移区域3的杂质总量大致相等。

[0050] 此外，如图1(a)、图2所示，过渡区22是指形成于活性区21的A部的端部与形成于终端区23的C部的区间。工作中的过渡区，如图1(b)所示，为包含该过渡区22的p层6的部位，但是这里以并列pn层的间隔为基准如上述那样来决定过渡区22。

[0051] 接着，对图1和图2的半导体装置的制造方法进行说明。

[0052] 在将磷以例如1×1013/cm2的剂量对晶片(n半导体基板1)的整个面进行离子注入来形成n半导体层2之后，利用图1所示的p隔离区域4的形状和配置间隔的掩模形成13 2
图案，有选择地将硼以例如4×10 /cm 进行离子注入来形成p隔离区域4(4a、4b、4c、4d)。
即，使p隔离区域4的杂质剂量为n漂移区域3的杂质剂量的4倍。

[0053] 此时，p隔离区域4的掩模，使p隔离区域4a、4b、4c、4d所占有的面积相对于A部、B部、C部的面积为1/4的面积。

[0054] 由此，在A部、B部、C部内，能够使p隔离区域4a、4b、4c、4d的杂质总量与n漂移区域3的杂质总量大致相等。即，有效受主浓度和有效施主浓度大致相等，能够取得电荷平衡，防止耐压降低。

[0055] 在图1和图2中，对令活性区21的A部的间距为8μm、形成耐压构造的终端区23的C部的间距为4μm的情况进行说明。

[0056] 首先，对活性区进行说明。这里，令活性区21的A部是一侧为8μm的正方形，p隔离区域4a是半径为2.25μm的圆形。

[0057] A部的面积：8×8＝64μm2

[0058] p隔离区域4a的每一个圆的面积：∏×2.25×2.25＝15.9μm2

[0059] 这里，令∏为圆周率即3.14。

[0060] p隔离区域4a的面积占A部的面积的比例：15.9/64＝24.8％，像这样，在活性区21p隔离区域4a的面积占A部的面积的大致1/4。

[0061] 接着，对终端区进行说明。这里，令终端区23的C部是一边为4μm的正方形，p隔离区域4c是半径为1.15μm的圆。

[0062] C部的面积：4×4＝16μm2

[0063] p隔离区域4c的每一个圆的面积：∏×1.15×1.15＝4.15μm2

[0064] p隔离区域4c的面积占C部的比例：4.15/16＝25.9％

[0065] 如上所述，在活性区21的A部和终端区23的C部中，p隔离区域的面积占A部和C部总共大致1/4的面积。

[0066] 接着，对过渡区22进行说明。该过渡区22的p隔离区域4b、4d为圆和椭圆组合而成的形状。另外，就椭圆而言，可以取比圆的半径大的半径，将半径不同的圆的一部分彼此组合而成，但是，在连结半径不同的圆的一部分时，如果构成锐角部，则存在电场集中于该部分的可能性，因而较佳的是使连结部为圆的形状。

[0067] 这里，图1所示的p隔离区域4b构成为将半径为2.25μm的半圆(活性区的p隔离区域的圆的半圆)和长径为4.5μm(p隔离区域的圆的直径)、短径为0.6μm的半椭圆以径向相对的方式连结而成的形状。

[0068] B部的面积：8×4＝32μm2

[0069] p隔离区域4b和p隔离区域4c的面积：(∏×4.5×0.6)/2+(∏×1.15×1.15)2
＝8.4μm

[0070] p隔离区域4b、4c的面积占B部的比例：8.4/32＝26.2％

[0071] 如上所述，在过渡区22的p隔离区域4b、4c占B部的面积的大致1/4。

[0072] 如上所述，在活性区21、过渡区22和终端区23的A部、B部、C部内的p隔离区域4的面积为A部、B部、C部的面积的大致1/4，p隔离区域4的杂质总量与n漂移区域3的杂质总量大致相等，因此能够取得电荷平衡。

[0073] 接着，对角部进行说明。如图2所示，过渡区22的角部F由两个B部和一个C部构成，能够取得电荷平衡。另外，p隔离区域4d由圆形的p隔离区域4a的1/4、两个p隔离区域4b的椭圆形的1/4、和圆形的p隔离区域4c的1/4构成。

[0074] 如上所述，在A部、B部、C部能够确保电荷平衡，因此能够防止耐压降低。

[0075] 实施例2

[0076] 图4是与图1(a)对应的本发明第二实施例的半导体装置的主要部分的平面图。与实施例1的区别在于，活性区21的p隔离区域4e和n漂移区域3a的平面形状为条状(stripe)。与实施例1同样地，在令p隔离区域4e的杂质剂量为n漂移区域3a的杂质剂量的4倍的情况下，使活性区21的D部内的p隔离区域4e的面积为D部的面积的1/4，由此，能够取得电荷平衡，能够防止耐压降低。

[0077] 终端区23的p隔离区域的形状和大小与实施例1的p隔离区域的形状和大小相同。

[0078] 另外，图4的活性区21侧的过渡区22的p隔离区域4f、4g与作为图3(b)、图3(d)的p隔离区域4b、4d的一部分的4f、4g相同。

[0079] 如上所述，在实施例1和实施例2中，使p隔离区域4的杂质剂量为n漂移区域3的杂质剂量的4倍，但是并不限定于此。在令该倍数为K的情况下，通过使p隔离区域4的面积为单位面积的1/K，能够使单位面积内的p隔离区域4的杂质总量与n漂移区域3的杂质总量相等，能够取得电荷平衡。

[0080] 另外，在上述的实施例中，令p隔离区域的形状为圆形、条状，但是并不限定于此，也可以为六角形等。此外，就杂质总量而言，在存在向外扩散的情况下，可以将杂质总量设定为残存的杂质的总量。

[0081] 上面参照附图对本发明的实施例进行了说明，但本发明并不局限于上述的实施例。在本发明的技术思想范围内可以进行种种变更，它们都属于本发明的保护范围。