DC-HSDPA和TxAA并存场景的PCI编码方法和装置

摘要

一种DC-HSDPA和TxAA并存场景的PCI编码方法和装置，所述方法包括：获取DC-HSDPA的两个载波的PCI信息；将DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧上；将承载DC-HSDPA的两个载波的PCI信息的HS-DPCCH的子帧发送给网络端。本发明实施例降低了DC-HSDPA+TxAA并存场景技术中客户端进行网络接入时向网络端的上报PCI信息的最小反馈周期，节省时间和网络资源。

权利要求

1.一种采用双载波技术的高速下行分组接入DC-HSDPA和发射自适应天线阵列TxAA并存场景的预编码指示PCI编码方法，其特征在于，所述方法包括：获取所述DC-HSDPA的两个载波的PCI信息；

将所述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个高速专用物理控制信道HS-DPCCH的子帧的PCI和信道质量指示CQI部分，其中，所述承载步骤进一步包括：将所述DC-HSDPA的两个载波的PCI信息承载在所述HS-DPCCH的子帧所在的主载波的信道质量指示CQI之前或者所述CQI的两端；

将承载所述DC-HSDPA的两个载波的PCI信息的所述HS-DPCCH的子帧发送给网络端。

2.如权利要求1所述方法，其特征在于，获取所述DC-HSDPA的两个载波的PCI信息之前，还包括：接收网络端发送的高速共享控制信道命令HS-SCCH order，并根据所述HS-SCCH order触发所述PCI的联合编码。

3.如权利要求1所述方法，其特征在于，所述将所述DC-HSDPA的两个载波的PCI信息承载在所述HS-DPCCH的子帧所在的主载波的信道质量指示CQI的两端包括：(a0 a1 a2 a3 a4 a5 a6 a7 a8)＝(pci0 pci1 cqi0 cqi1 cqi2 cqi3 cqi4 pci'0 pci'1)或者所述将所述DC-HSDPA的两个载波的PCI信息承载在所述HS-DPCCH的子帧所在的主载波的信道质量指示CQI之前包括：(a0 a1 a2 a3 a4 a5 a6 a7 a8 )＝(pci0 pci1 pci'0 pci'1 cqi0 cqi1 cqi2 cqi3 cqi4)，其中：所述a0a1a2a3a4a5a6a7a8表示所述PCI和所述CQI部分的编码前信息；所述pci0，pci1和所述pci'0，pci'1分别表示主载波的预编码因子和辅载波的预编码因子，均为所述PCI部分的编码后信息；所述cqi0cqi1cqi2cqi3cqi4为所述CQI部分的编码后信息。

4.一种DC-HSDPA和TxAA并存场景的PCI编码装置，其特征在于，所述装置包括：获取单元，用于获取所述DC-HSDPA的两个载波的PCI信息；

编码单元，用于将所述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧的PCI和信道质量指示CQI部分；所述编码单元进一步用于将所述DC-HSDPA的两个载波的PCI信息承载在所述HS-DPCCH的子帧所在的主载波的信道质量指示CQI之前或者所述CQI的两端；

发送单元，用于将承载所述DC-HSDPA的两个载波的PCI信息的所述HS-DPCCH的子帧发送给网络端。

5.如权利要求4所述装置，其特征在于，所述装置还包括：

编码触发单元，用于接收网络端发送的HS-SCCH order，并根据所述HS-SCCH order触发所述PCI的联合编码。

6.如权利要求4-5中任一项所述装置，其特征在于，所述装置包括移动通信终端。

说明书

DC-HSDPA和TxAA并存场景的PCI编码方法和装置

技术领域

[0001] 本发明涉及通信领域，尤其涉及一种DC-HSDPA(Double Carrier-HighSpeed Downlink Packet Access，采用双载波技术的高速下行分组接入)和TxAA(Transmit Adaptive Antennas Array，发射自适应天线阵列)并存场景的PCI(Pre-CodingIndicator，预编码指示)编码方法和装置。

背景技术

[0002] 目前的DC-HSDPA+TxAA并存场景技术，HS-DPCCH(High-SpeedDedicated Physical Control Channel，高速专用物理控制信道)的PCI和CQI(Channel Quality Indicator，信道质量指示)部分采用2bit的PCI信息和5bit的CQI信息联合编码，采用时分方式反馈。此处，采用双载波技术的高速下行分组接入DC-HSDPA就是在原有的HSDPA(High Speed Downlink PacketAccess，高速下行分组接入)技术基础上增加一个发射载波，以提高传输速率。TxAA技术是指发射自适应天线阵列技术，其使用天线发射分集，获得空间分集增益。如下表1所示，为现有技术PCI和CQI信息联合编码基本序列表。

[0003]i Mi，0 Mi，1 Mi，2 Mi，3 Mi，4 Mi，5 Mi，6 Mi，7 Mi，8 Mi，9 Mi，10
0 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0 0 0
2 0 0 0 1 0 0 0 0 0 0 0
3 0 0 0 0 1 0 0 0 0 0 0
4 0 0 0 0 0 1 0 0 0 0 0
5 0 0 0 0 0 0 0 1 0 0 0
6 0 0 0 0 0 0 0 0 1 0 1
7 0 0 0 0 0 0 0 0 0 1 1
8 1 0 1 0 0 0 1 1 1 0 1
9 1 1 0 1 0 0 0 1 1 1 1
10 0 1 1 0 1 0 0 0 1 1 1
11 1 0 1 1 0 1 0 0 0 1 0
12 1 1 0 1 1 0 1 0 0 0 0
13 1 1 1 0 1 1 0 1 0 0 0
14 0 1 1 1 0 1 1 0 1 0 1
15 0 0 1 1 1 0 1 1 0 1 0
16 0 0 0 1 1 1 0 1 1 0 1
17 1 0 0 0 1 1 1 0 1 1 1
18 0 1 0 0 0 1 1 1 0 1 0
19 1 1 1 1 1 1 1 1 1 1 1

[0004] 表1现有技术PCI和CQI信息联合编码基本序列表

[0005] 目前的DC-HSDPA+TxAA并存场景技术，HS-DPCCH的PCI和CQI部分采用2bit的PCI信息和5bit的CQI信息联合编码，采用时分方式反馈。

[0006] PCI和CQI的编码前信息位映射方式为：

[0007] (a0 a1 a2 a3 a4 a5 a6)＝(pci0 pci1 cqi0 cqi1 cqi2 cqi3 cqi4)，

[0008] 其中，(a0 a1 a2 a3 a4 a5 a6)是编码前的信息比特的一个数学表达，表示一个序列的第一位到第七位比特。另外，pci0，pci1就是上述说的2bit的PCI信息，cqi0，cqi1，cqi2，cqi3，cqi4就是上述说的5bit的CQI信息。

[0009] 编码后的输出信息位表示成：

[0010] 其中，i＝0，...，19。Mi，n表示上表1的编码矩阵，从这个表的11列Mi，n中选取9列，与an相乘后进行相加，然后mod2(即除2取余)后，就变成了编码后的20个比特bi，余数正是上表
1中的0或1。

[0011] 在实现本发明过程中，发明人发现现有技术中至少存在如下问题：现有技术的PCI和CQI部分的编码是2个比特的PCI信息和5个比特的CQI信息一起编码的，并且每个子帧向网络端反馈一次。但是每次反馈的PCI和CQI编码部分只能指示一个载波的PCI信息，所以另一个载波的PCI信息要等到下一个子帧才能上报。这样两个载波不断地交替上报，就使上报PCI信息的最小反馈周期增加了一倍，浪费时间和网络资源。

发明内容

[0012] 本发明实施例提供一种DC-HSDPA和TxAA并存场景的PCI编码方法和装置，能够减少客户端向网络端的上报PCI信息的最小反馈周期，节省时间和网络资源。

[0013] 一方面，本发明实施例提供了一种采用双载波技术的高速下行分组接入DC-HSDPA和发射自适应天线阵列TxAA并存场景的预编码指示PCI编码方法，上述方法包括：获取DC-HSDPA的两个载波的PCI信息；将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧上；将承载上述DC-HSDPA的两个载波的PCI信息的上述HS-DPCCH的子帧发送给网络端。

[0014] 另一方面，本发明实施例提供了一种DC-HSDPA和TxAA并存场景的PCI编码装置，上述装置包括：获取单元，用于获取DC-HSDPA的两个载波的PCI信息；编码单元，用于将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧上；发送单元，用于将承载上述DC-HSDPA的两个载波的PCI信息的上述HS-DPCCH的子帧发送给网络端。

[0015] 上述技术方案具有如下有益效果：因为采用将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个子帧上的技术手段，所以达到了减少客户端进行网络接入时向网络端的上报PCI信息的最小反馈周期，节省时间和网络资源的技术效果。

附图说明

[0016] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

[0017] 图1为本发明实施例一种DC-HSDPA和TxAA并存场景的PCI编码方法流程图；

[0018] 图2为本发明实施例一种DC-HSDPA和TxAA并存场景的PCI编码装置结构示意图；

[0019] 图3为本发明实施例另一种DC-HSDPA和TxAA并存场景的PCI编码装置结构示意图。

具体实施方式

[0020] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0021] 实施例一：

[0022] 如图1所示，为本发明实施例一种采用双载波技术的高速下行分组接入DC-HSDPA和发射自适应天线阵列TxAA并存场景的预编码指示PCI编码方法流程图，上述方法包括：

[0023] 101，获取DC-HSDPA的两个载波的PCI信息。

[0024] 可选的，上述获取DC-HSDPA的两个载波的PCI信息之前，上述方法还可以包括：接收网络端发送的高速共享控制信道命令(HS-SCCH order)，并根据HS-SCCH order触发上述PCI联合编码。这里的两个载波就是指DC-HSDPA的两个载波。这两个载波可以是相邻载波也可以是不相邻载波。一个载波可以定义为主载波，另一个载波被定义为辅载波。

[0025] 102，将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧上。

[0026] 所述将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧上可以包括：将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧的PCI和信道质量指示CQI部分。所述将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧的PCI和信道质量指示CQI部分可以包括：将上述DC-HSDPA的两个载波的PCI信息承载在上述HS-DPCCH的子帧所在的主载波的信道质量指示CQI之前或者CQI的两端。

[0027] 103，将承载上述DC-HSDPA的两个载波的PCI信息的上述HS-DPCCH的子帧发送给网络端。

[0028] 本发明上述方法实施例因为采用将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个子帧上的技术手段，所以达到了减少客户端进行网络接入时向网络端的上报PCI信息的最小反馈周期，节省时间和网络资源的技术效果。

[0029] 实施例二：

[0030] 把DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个载波的PCI和CQI部分(实际上也可以承载在其它部分，本发明并不以此为限)。PCI和CQI部分的编码前信息用a0 a1 a2 a3 a4 a5 a6 a7 a8表示，可以有两种映射方式：

[0031] pci0，pci1表示主载波的预编码因子；

[0032] pci′0，pci′1表示辅载波的预编码因子。

[0033] 映射方式一：

[0034] (a0 a1 a2 a3 a4 a5 a6 a7 a8)＝(pci0 pci1 cqi0 cqi1 cqi2 cqi3 cqi4 pci′0 pci′1)

[0035] 映射方式二：

[0036] (a0 a1 a2 a3 a4 a5 a6 a7 a8)＝(pci0 pci1 pci′0 pci′1 cqi0 cqi1 cqi2 cqi3 cqi4)

[0037] PCI和CQI信息联合编码基本序列的编码码本需要重新设计，可以将表1的11列数据中去掉2列(可以是Mi，0，Mi，1，Mi，2，Mi，3，Mi，4，Mi，5，Mi，6，Mi，7，Mi，8，Mi，9，Mi，10中的任意2列)，再按Mi，0，Mi，1，Mi，2，Mi，3，Mi，4，Mi，5，Mi，6，Mi，7，Mi，8，Mi，9的顺序重新组合成9列的码本，比如，去掉第5列的Mi，4和第11列的Mi，10，则新构成的PCI/CQI码本表示成表2，如下表2所示，为本发明实施例PCI和CQI信息联合编码基本序列表。

[0038]i Mi，0 Mi，1 Mi，2 Mi，3 Mi，4 Mi，5 Mi，6 Mi，7 Mi，8
0 1 0 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0
2 0 0 0 1 0 0 0 0 0
3 0 0 0 0 0 0 0 0 0
4 0 0 0 0 1 0 0 0 0
5 0 0 0 0 0 0 1 0 0
6 0 0 0 0 0 0 0 1 0
7 0 0 0 0 0 0 0 0 1
8 1 0 1 0 0 1 1 1 0
9 1 1 0 1 0 0 1 1 1
10 0 1 1 0 0 0 0 1 1
11 1 0 1 1 1 0 0 0 1
12 1 1 0 1 0 1 0 0 0
13 1 1 1 0 1 0 1 0 0
14 0 1 1 1 1 1 0 1 0
15 0 0 1 1 0 1 1 0 1
16 0 0 0 1 1 0 1 1 0
17 1 0 0 0 1 1 0 1 1
18 0 1 0 0 1 1 1 0 1
19 1 1 1 1 1 1 1 1 1

[0039] 表2本发明实施例PCI和CQI信息联合编码基本序列表编码后的输出信息位可以表示成：

[0040]

[0041] 其中，i＝0，...，19。Mi，n表示上表2的编码矩阵，利用这个表的9列Mi，n与an相乘后进行相加，然后mod2(即除2取余)后，就变成了编码后的20个比特bi，余数正是上表1中的0或1。上述这个表达式是针对表2的一个具体实施例而言。表2中的Mi，n已经经过抽取重新排列了顺序，所以表达式可以这样简化。实际当中Mi，n是从表1的11列中随意抽取9列的任意组合，排列顺序也可以完全随机。这里的表达式只是针对经过排序后的Mi，n的一个具体实施例而言，本发明并不以此为限。

[0042] 本发明上述方法实施例降低了DC-HSDPA+TxAA并存场景技术中客户端进行网络接入时向网络端的上报PCI信息的最小反馈周期，节省时间和网络资源。

[0043] 实施例三：

[0044] 对应于上述方法实施例，如图2所示，为本发明实施例一种采用双载波技术的高速下行分组接入DC-HSDPA和发射自适应天线阵列TxAA并存场景的预编码指示PCI编码装置结构示意图，上述装置20包括：

[0045] 获取单元201，用于获取DC-HSDPA的两个载波的PCI信息；

[0046] 编码单元202，用于将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧上；

[0047] 发送单元203，用于将承载上述DC-HSDPA的两个载波的PCI信息的上述HS-DPCCH的子帧发送给网络端。

[0048] 如图3所示，为本发明实施例另一种DC-HSDPA和TxAA并存场景的PCI编码装置结构示意图，上述装置30不但包括：获取单元301，用于获取DC-HSDPA的两个载波的PCI信息；编码单元302，用于将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个HS-DPCCH的子帧上；发送单元303，用于将承载上述DC-HSDPA的两个载波的PCI信息的上述HS-DPCCH的子帧发送给网络端。

[0049] 上述装置30还可以包括：

[0050] 编码触发单元304，可以用于在获取DC-HSDPA的两个载波的PCI信息之前，接收网络端发送的HS-SCCH order，并根据HS-SCCH order触发上述PCI联合编码。

[0051] 可选的，上述编码单元202或者编码单元302，进一步用于将上述DC-HSDPA的两个载波的PCI信息进行联合编码，可以承载在同一个HS-DPCCH的子帧的PCI和信道质量指示CQI部分。可选的，上述编码单元202或者编码单元302，可以进一步用于将上述DC-HSDPA的两个载波的PCI信息承载在上述HS-DPCCH的子帧所在的主载波的信道质量指示CQI之前或者CQI的两端。上述装置20或者装置30包括移动通信终端等，本发明并不以此为限。

[0052] 本发明上述装置实施例因为采用将上述DC-HSDPA的两个载波的PCI信息进行联合编码，承载在同一个子帧上的技术手段，所以达到了减少客户端进行网络接入时向网络端的上报PCI信息的最小反馈周期，节省时间和网络资源的技术效果。采用本发明上述装置方案后，移动通信终端的每个子帧周期可以同时向网络端上报DC-HSDPA的两个载波的PCI信息，不用交替上报了。

[0053] 本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，包括上述全部或部分步骤，所述的存储介质，如：ROM/RAM、磁盘、光盘等。

[0054] 以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。