具有一个或多个非定值掺杂浓度分布的相变化存储器

摘要

本发明公开了一种具有一个或多个非定值掺杂浓度分布的相变化存储器，其包含一具有例如是硫属化物GST的相变化材料主体及一个或多个添加物的存储元件，其中添加物具有一沿着通过存储元件的电极间电流路径非定值添加浓度分布。此处的名词″非定值″添加物浓度分布的使用可以根据不同的结晶性、热性和电性以及相变化转变等条件而在不同区域中掺杂不同的材料或浓度。

权利要求

1.一种存储器装置，具有一第一电极、一第二电极和存储元件，其特征在于，该存储元件包含：

一相变化存储材料，与该第一电极和第二电极连接，该相变化存储材料包含一基础相变化存储材料及一添加物浓度分布介于该第一电极和第二电极之间，对一个或以上的添加物其添加物浓度分布是不均匀的；

其中，该基础相变化存储材料具有浓度分布在邻接该第一电极的一第一层的一第一添加物及浓度分布在邻接该第二电极的一第二层的一第二添加物，且该第一和第二添加物为不同的添加物；

该基础相变化存储材料是锗锑碲GST，该添加物之一是硅，在该相变化存储材料的一主动区域内具有较高浓度而在邻接该第二电极具有较低浓度，及另一添加物是氧化硅，在该主动区域内和介于该主动区域与该第二电极之间的一区域具有较高浓度。

2.根据权利要求1所述的装置，其特征在于，该添加物浓度分布包含至少两种添加物具有各自的浓度分布，在介于该第一电极和第二电极之间其浓度分布是不均匀的。

3.根据权利要求1所述的装置，其特征在于，该相变化存储材料具有一主动区域，且该主动区域于该第一层内。

4.根据权利要求3所述的装置，其特征在于，该相变化存储材料具有一较低电阻相及一较高电阻相，且该第一添加物浓度分布是用于改善该较低电阻相的电阻值稳定性，且该第二添加物浓度分布是用于改善该存储元件的循环承受力。

5.根据权利要求1所述的装置，其特征在于，该相变化存储材料具有一第一区域邻接该第一电极、一第二区域包围该主动区域、一第三区域介于该主动区域与该第二电极之间及一第四区域邻接该第二电极，该添加物浓度分布在该第一、第二、第三、及第四区域变动。

6.一种集成电路存储器装置，其特征在于，包含：

一存储单元阵列，其中于该阵列中的一存储单元包含一存储装置，具有一第一电极、一第二电极和存储元件，且该存储元件包含相变化存储材料与该第一电极和第二电极连接，该相变化存储材料包含一基础相变化存储材料及添加物浓度分布介于该第一电极和第二电极之间，对一个或以上的添加物其添加物浓度是不均匀的；该基础相变化存储材料具有浓度分布在邻接该第一电极的一第一层的一第一添加物及浓度分布在邻接该第二电极的一第二层的一第二添加物，且该第一和第二添加物为不同的添加物；该基础相变化存储材料是锗锑碲GST，该添加物之一是硅，在该相变化存储材料的一主动区域内具有较高浓度而在邻接该第二电极具有较低浓度，及另一添加物是氧化硅，在该主动区域内和介于该主动区域与该第二电极之间的一区域具有较高浓度；

译码电路，与该阵列耦接以响应地址而存取该阵列中的所选取的存储单元；以及一控制器及支持电路，与该阵列耦接以响应命令而在该阵列中的所选取的存储单元中执行读取、设置和复位操作。

7.根据权利要求6所述的装置，其特征在于，该添加物浓度分布包含至少两种添加物具有各自的浓度分布，在介于该第一电极和第二电极之间其浓度分布是不均匀的。

8.根据权利要求6所述的装置，其特征在于，该相变化存储材料具有一主动区域，且该主动区域于该第一层内。

9.根据权利要求8所述的装置，其特征在于，该相变化存储材料具有一较低电阻相及一较高电阻相，且该第一添加物浓度分布是用于改善该较低电阻相的电阻值稳定性，且该第二添加物浓度分布是用于改善该存储单元的循环承受力。

10.根据权利要求6所述的装置，其特征在于，该相变化存储材料具有一第一区域邻接该第一电极、一第二区域包围一主动区域、一第三区域介于该主动区域与该第二电极之间及一第四区域邻接该第二电极，该添加物浓度分布在该第一、第二、第三、及第四区域变动。

11.一种集成电路存储器装置，其特征在于，包含：

一存储单元阵列，其中于该阵列中的一存储单元包含一存储装置，具有一第一电极、一第二电极和一存储元件，且该存储元件包含相变化存储材料与该第一电极和第二电极连接及一主动区域，该相变化存储材料包含一基础相变化存储材料的一第一层邻接该第一电极与一基础相变化存储材料的一第二层邻接该第二电极，具有一第一添加物浓度分布于该第一层中包括一第一添加物及一第二添加物浓度分布于该第二层中包括一第二添加物；其中，该第一和第二添加物为不同的添加物；该基础相变化存储材料是锗锑碲GST，该添加物之一是硅，在该相变化存储材料的一主动区域内具有较高浓度而在邻接该第二电极具有较低浓度，及另一添加物是氧化硅，在该主动区域内和介于该主动区域与该第二电极之间的一区域具有较高浓度。

12.根据权利要求11所述的装置，其特征在于，该第一添加物被选取用于改善该相变化存储材料电阻值的稳定性，且该第二添加物被选取用于降低该相变化存储材料于固态相之间转换时的密度改变。

13.一种集成电路存储器装置，其特征在于，包含：

一存储单元阵列，其中于该阵列中的一存储单元包含一存储装置，具有一第一电极、一第二电极和存储元件，且该存储元件包含相变化存储材料与该第一电极和第二电极连接及一主动区域，该相变化存储材料包含一基础相变化存储材料及一添加物，该添加物具有一分布介于该第一电极和第二电极之间是不均匀的；其中，该基础相变化存储材料具有浓度分布在邻接该第一电极的一第一层的一第一添加物及浓度分布在邻接该第二电极的一第二层的一第二添加物，且该第一和第二添加物为不同的添加物；该基础相变化存储材料是锗锑碲GST，该添加物之一是硅，在该相变化存储材料的一主动区域内具有较高浓度而在邻接该第二电极具有较低浓度，及另一添加物是氧化硅，在该主动区域内和介于该主动区域与该第二电极之间的一区域具有较高浓度；以及其中该添加物分布包含硅浓度为5±2％原子数百分比，氧浓度为10±4％原子数百分比于一主动区域内。

说明书

具有一个或多个非定值掺杂浓度分布的相变化存储器

技术领域

[0001] 本发明是关于以包含硫属化物的相变化材料为基础的存储器装置，以及用于制造此装置的方法。

背景技术

[0002] 以相变化为基础的材料，例如以硫属化物为基础的材料或相似的材料，可以使用于集成电路中所提供适当大小的电流，来引发在非晶相与结晶相之间的相变化。非晶相通常的特征是具有比结晶相更高的电阻，其可以很容易地被感应以指示数据。此特性已引起广泛的注意，尤其是对于使用可编程电阻材料以形成非易失性存储器电路，其可利用随机存取方式来读取及写入。

[0003] 由非晶相至结晶相的改变通常是使用较小电流的操作。由结晶相至非晶相的改变，在此称为复位，通常是使用较高电流的操作，其包含一个短且高电流密度脉冲以熔化或打断此晶相结构，在此相变化材料快速的冷却之后，退火此熔化的相变化材料且允许至少一部份的相变化材料稳定至非晶相。

[0004] 复位操作所需的电流密度可由降低在存储单元内相变化材料元件的大小及/或在电极及相变化材料之间的接触面积，故而使用较小电极接触面积可以有较高的电流密度穿过此相变化材料。

[0005] 相变化装置所引起的一个问题是数据保持能力。相变化存储器会因为电阻随着时间偏移而产生问题，此时主动区域的组成会因为此装置所曝露的环境因素由非晶相转变为结晶相，或是反之亦然。举例而言，一存储单元的主动区域被复位至大致为非晶态或许在一段时间之后会在主动区域中发展出结晶区域的分布。假如这些结晶区域连接在一起而在主动区域中形成一低电阻路径的话，当此存储单元被读取时就会检测到一低电阻状态而产生nd数据错误。可参见Gleixner的论文″Phase Change MemoryReliability″，22 NVSMW，
2007。

[0006] 相变化存储单元所引起的另一个问题是由非晶态与结晶态之间的材料密度差异所引发的问题。如此体积的改变是因为非晶态至结晶态转变导致相变化材料中及与电极界面之间的应力所产生。于操作时，重复的设置与复位操作导致相变化材料中空洞的产生，其会造成装置失效且限制存储单元的循环承受力。此外，于制造时，高温的后段工艺可以导致先前沉积的非晶态转变为高密度的结晶态，其也可以产生导致装置失效的空洞。

[0007] 硫属化物及其它的相变化材料可以与添加物结合以改善导电性、转换温度、熔化温度及其它材料特性。与添加物结合的相变化材料通常称为″掺入杂质″或是″添加掺杂物″。这些名词″添加物″、″杂质″或是″掺杂物″可以于此说明书中交互的使用。硫属化物中所使用的代表性添加物包括氮、硅、氧、氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛及氧化钛。举例而言，可参阅美国专利第6800504号(掺杂金属)及美国专利申请公开第2005/0029502号(掺杂氮)。已有许多研究进行以通过调整相变化材料中的掺杂浓度提供可以在低电流操作的存储装置。

[0008] Ovshinsky等人的美国专利第6087674号及其母案第5825046号描述形成复合存储材料的方法，其中相变化材料与相对高浓度的介电材料混合以管理此复合存储材料的电阻值。这些专利中所描述的复合存储材料的本质为何并不清楚，但是其描述可以利用多层结构或是混合结构的方式进行复合。这些专利中所描述的介电材料包含一个广泛的范围。

[0009] 许多研究已对于使用氧化硅掺杂的硫属化物展开以减少存储装置操作时所需的复位电流。可参阅Ryu等人的论文″SiO2 Incorporation Effects inGe2Sb2Te5 Films Prepared by Magnetron Sputtering for Phase Change RandomAccess Memory Device″，Electrochemical and Solid-State Letters，9(8)G259～G261(2006)；Lee等 人的 论文″Separate domain doemation inGe2Sb2Te5-SiO2 mixed layer″，Appl.Phys.Lett.89，163503(2006)；Czubatyj等人的论文″Current Reduction in Ovonic Memory Device″，E*PCOS06(2006)；以及Noh等人的论文″Modification of Ge2Sb2Te5 by the Addition ofSiOx for Improved Operation of Phase Change Random Access MemoryDevice″，Mater.Res.Soc.Symp.Proc.Vol.888(2006)。这些参考数据建议相对低浓度的氧化硅掺杂于Ge2Sb2Te5(GST)中导致电阻的显著增加及复位电流的对应降低。Czubatyj等人的论文建议掺杂约10％体积百分比(6.7％原子数百分比)氧化硅的GST合金结构可以改善其电阻，且报导对于最高达30％体积百分比氧化硅掺杂进行测试，但是并没有提供其细节。Lee等人的论文则描述约为8.4％原子数百分比的相对高掺杂浓度的一种现象，其中在高温退火之后氧化硅似乎会自GST中分离，以形成GST区域在边界主要由氧化硅所包围。掺杂氧化硅也会导致此材料结晶相中的粒子大小降低，且改善其可制造性。

[0010] Hudgens的美国专利申请公开第2005/0029502号描述一种复合的掺杂GST，其中宣称氮或氮及氧会导致粒子大小降低，而第二掺杂物如钛，以可增加设置编程速度的方式施加。在Hudgens专利申请案中的第二掺杂物施加是用来抵消由掺杂氮所增加的设置编程时间。然而，发现到如氮或氧的气相掺杂物虽然可以降低沉积材料中的粒子大小，但是并不可靠，且会在使用时于材料中生成空洞。

[0011] Chen等人的于2009年3月10日发证的美国专利第7501648号″PHASECHANGE METERIAL AND AS SOCIATED MEMORY DEVICES″中描述使用氮化合物掺杂的相变化材料会影响其转变速度。

[0012] 本案发明人的另一于2008年10月2日申请的美国专利申请第12/286874号″DIELECTRIC MESH ISOLATED PHASE CHANGESTRUCTURE FOR PHASE CHANGE MEMORY″中描述使用相对高浓度的氧化硅掺杂，及提出与上述改变相变化存储材料成分相关的一些问题。

[0013] 虽然使用添加物可以大幅地改善良率，但是会造成数据保持及可靠性等问题。此外，与未掺杂的相变化材料相较，使用添加物会对许多存储器性能产生不良的影响，例如设置编程速度及阈值电压等，因而限制了相变化为基础的存储电路无法在某些应用中的使用。

[0014] 因此，最好是能提供一种存储单元，其能够解决上述良率、数据保持及可靠性等问题。

发明内容

[0015] 有鉴于此，本发明的主要目的是提供一个相变化存储装置，其包含一具有例如是硫属化物GST的相变化材料主体及一个或多个添加物的存储元件，其中添加物具有一沿着通过存储元件的电极间电流路径的非定值添加浓度分布。此装置包括一第一电极、一相变化存储元件与该第一电极连接、及一第二电极与相变化存储元件连接。此存储元件具有一相变化材料主体，其具有不同的区域特性，在装置操作时具有极不同的热性、电性和相转变等特性。一第一区域邻接该第一电极、一第二区域包围该主动区域、一第三区域介于该主动区域与该第二电极之间及一第四区域邻接该第二电极。此处的名词″非定值″添加物浓度分布的使用可以根据不同的应力性、热性和电性，以及相转变等条件而在不同区域中掺杂不同的材料或浓度。

[0016] 在此处所描述的一实施例中，该相变化存储材料包含一基础相变化存储材料具有一第一添加物浓度分布在邻接该第一电极的一第一层及一第二添加物浓度分布在邻接该第二电极的一第二层。该相变化存储材料的该主动区域于该第一层内。该第一添加物浓度分布是用于改善该较低电阻相的电阻值稳定性，且该第二添加物浓度分布是用于改善该存储单元的循环承受力。在一范例中，该基础相变化存储材料是锗锑碲(GST)，该第一层中的添加物是硅，而在该第一层及第二层中的另一添加物是氧化硅。如此提供存储单元在多次设置/复位循环中于低电阻状态的改善阻抗稳定性，同时又可以避免空洞的形成。此外，在第二层中没有硅掺杂的存在减少存储单元整体的电阻值。

[0017] 本发明是揭露一种集成电路存储器装置其是以具有非定值添加物浓度分布的相变化存储装置为基础。

附图说明

[0018] 图1为一个存储单元的一部份的简要剖面示意图，其具有不同的区域特性，在装置操作时具有极不同的热性、电性和相转变等特性。

[0019] 图2显示使用一基础相变化材料及单一添加物的浓度分布的第一实施例。

[0020] 图3显示使用一基础相变化材料及两种添加物组合的浓度分布的第二实施例。

[0021] 图4显示使用一基础相变化材料及另两种不同添加物组合的浓度分布的第三实施例。

[0022] 图5显示使用一基础相变化材料及另两种不同添加物组合的浓度分布的第四实施例。

[0023] 图6显示具有此处所描述的非定值添加物浓度分布的存储单元的制造流程图。

[0024] 图7为一第一实施例中存储单元的一部份的剖面图，其包含一具有非定值添加浓度分布的相变化材料存储元件。

[0025] 图8为一第二实施例中存储单元的一部份的剖面图，其包含一具有非定值添加浓度分布的相变化材料存储元件。

[0026] 图9为一第三实施例中存储单元的一部份的剖面图，其包含一具有非定值添加浓度分布的相变化材料存储元件。

[0027] 图10是可应用本发明的集成电路的简化方块图。此集成电路包括使用此处所描述的非定值添加浓度分布存储单元的存储器阵列。

[0028] 图11为具有此处所描述的非定值添加浓度分布存储单元的存储器阵列的简要示意图。

[0029] 【主要元件符号说明】

[0030] 100、700、800、900：存储单元

[0031] 110、710、810、910：主动区域

[0032] 113、713、813、913：非主动区域

[0033] 116、716、816、916：存储元件

[0034] 120、720、820、920：第一电极

[0035] 122：第一电极的宽度

[0036] 130：介电层

[0037] 140、740、840、940：第二电极

[0038] 715：介电间隔物

[0039] 717：电流路径长度

[0040] 817：存储元件宽度

[0041] 822：底表面

[0042] 824：顶表面

[0043] 1010：集成电路

[0044] 1012：具有非定值掺杂分布的相变化存储单元阵列

[0045] 1014：字线译码器及驱动器

[0046] 1016：字线

[0047] 1018：位线译码器

[0048] 1020：位线

[0049] 1022：总线

[0050] 1024：感应放大器/数据输入结构

[0051] 1026：数据总线

[0052] 1028：数据输入线

[0053] 1030：其它电路

[0054] 1032：数据输出线

[0055] 1034：控制器

[0056] 1036：偏压电路的电压及电流源

[0057] 1130、1132、1134、1136：存储单元

[0058] 1140、1142、1144、1146：存储元件

[0059] 1154：源极线

[0060] 1155：源极线终端

[0061] 1156、1158：字线

[0062] 1160、1162：位线

[0063] 1180：电流路径

具体实施方式

[0064] 本发明以下的实施例描述系搭配第1到11图进行说明。

[0065] 图1为一个概要图示，其描述一个存储单元100的一部份的剖面图，其包含一具有相变化材料主体的存储元件116，相变化材料主体包括一沿着通过存储元件116的电极间电流路径的非定值添加浓度分布。如同之前所描述的，非定值添加浓度分布包含一第一添加浓度分布于主动区域110中及一第二添加浓度分布于主动区域110外的非主动区域113中。

[0066] 此存储单元100包括一第一电极120延伸穿透介电层130以接触存储元件116的底表面，及一第二电极140于存储元件116之上。此第一及第二电极120、140，可以包含举例而言，氮化钛或氮化钽。替代地，此第一及第二电极120、140，每一个可以包含钨、氮化钨、氮化钛铝、或是氮化钽铝，或是包含，对进一步的范例而言，一个或多个元素选自下列群组掺杂-Si、Si、C、Ge、Cr、Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、N、O以及Ru及其组合。

[0067] 如图1中所示，第一电极120相对窄的宽度122(在某些实施例中为直径)导致此第一电极与存储元件的接触区域小于存储元件116与顶电极140的接触区域。因此电流集中于存储元件116靠近第一电极120的部分，导致主动区域110是靠近或是与第一电极120接触，如图中所示。此存储元件116也包括一非主动区域113于主动区域110之外，其所谓的非主动是指在操作时不会进行相变化。此存储元件包括一基础相变化材料，其可以被特征为具有四个区间。区间1是相变化材料与第一电极120的界面、区间2是包围存储元件主动区域的一层、区间3是介于主动区域与第二电极140界面的一层而区间4是与第二电极140的界面。区间1～4可以在此装置的制造及操作时具有极不同的热性、电性、结晶性和应力性。每一个区间因此可以作为基础相变化材料不同添加物的候选人以增进其效能。根据此存储单元的结构及相变化材料中主动区域的位置，此界面区间1和4可以包括主动区域的一部份。此外，对一远离电极的主动区域，可以在主动区域与各自的第一和第二电极之间具有两个中间区间。

[0068] 存储元件116的基础相变化材料在此范例中为Ge2Sb2Te5。这些基础材料可以定义为选取作为相变化材料的元素组合，且沉积具有定义该材料特性的浓度分布。因为添加物是组合的，基础材料中的相对元素浓度并不会改变。而是，在此范例中基础相变化材料掺杂的添加物是沿着底电极120与顶电极140之间的电极间路径的具有非定值浓度分布的氧化硅，如图2中所示。在此非定值浓度分布中，氧化硅中硅与氧成分的整体浓度在区间1和区间2是约为15％原子数百分比，且在区间3的非主动区域中浓度下降，而在区间4靠近第二电极140处更下降至接近0％。也可以使用其它硫属化物或是添加物。

[0069] 举例而言，其它的基础相变化材料可以包括GexSb2yTex+3y，其中x和y是整数(包括0)。也可以使用GeSbTe为基础以外的其它的基础相变化材料，包括GaxSb2yTex+3y，其中x和y是整数。替代地，此基础相变化材料可以选自包括AgxInySb2Te3，其中x和y是小于1的分数。

[0070] 图2显示使用氧化硅作为添加物的一非定值添加物浓度分布的第一实施例。如图2中所示，氧化硅的浓度在底电极120与存储元件116界面处较顶电极140与存储元件116界面处为高。在图2的所示范例中，相变化材料的添加物在底电极120与存储元件116界面处具有硅浓度约5±2％原子数百分比，氧浓度约10±4％原子数百分比。而氧化硅的浓度随后向下转变至在与顶电极界面处的大致未掺杂的GST，导致图中所示的非定值添加物浓度分布。

[0071] 主动区域110包含相变化材料结晶相区域与富含介电质的网状结构(未示)，是由氧化硅掺杂自相变化合金分离所导致，细节可参阅美国专利申请第12/286874号，名称为″DIELECTRIC MESH ISOLATED PHASECHANGE STRUCTURE FOR PHASE CHANGE MEMORY″，在此作为参考数据。

[0072] 在此存储单元100的复位操作，偏压电路(可参阅，例如图10中的具有控制器撘配1034的偏压电路的电压及电流源1036)与第一及第二电极120、140耦接以诱发电流经由存储元件116通过第一与第二电极120、140之间足以诱发一通常为高电阻的非晶相于主动区域的相变化区域中以在此存储单元100建立高电阻复位状态。

[0073] GST为基础的存储材料通常包含两个结晶相，一较低转换温度的面心立方(FCC)相及一较高转换温度的六方最密堆积(HCP)相，此六方最密堆积(HCP)相的密度高于面心立方(FCC)相。在通常情况下，并不希望发生自面心立方(FCC)相至六方最密堆积(HCP)相的转换，因为存储材料体积的减少会导致存储材料内及电极与存储材料界面间的应力。未掺杂的Ge2Sb2Te5，其自面心立方(FCC)相至六方最密堆积(HCP)相的转换是发生在低于退火温度400℃以下。因为包含未掺杂的Ge2Sb2Te5的存储单元在设置操作时或许会经历大于400℃的温度，转换至六方最密堆积(HCP)相或许会对存储单元产生一些可靠性问题。此外，转换至六方最密堆积(HCP)相的速度也会较慢。

[0074] 于一存储单元的寿命期间，如此的体积变化会于主动区域内产生空洞，因而造成装置的失效。

[0075] 曾发现Ge2Sb2Te5若含有10％～20％原子数百分比的氧化硅，可以在高达400℃的退火温度时仍保持面心立方(FCC)相。更进一步而言，具有10％～20％原子数百分比的氧化硅掺杂的Ge2Sb2Te5与未掺杂的Ge2Sb2Te5比较，具有较小的结晶尺寸。其结果是，包含10％～20％原子数百分比的氧化硅掺杂的Ge2Sb2Te5的存储单元在后段工艺或是设置操作时可以在高达400℃的温度退火以避免高密度六方最密堆积(HCP)相，且与未掺杂的Ge2Sb2Te5比较，因此经历较少的应力和具有增加的可靠性及较高切换速度。

[0076] 一相变化材料的结构会倾向在装置主动区域内改变，而不是在主动区域外，因为在其内部具有较剧烈热条件，因此材料会根据热环境迁移至较稳定的状态。通过将第一添加物浓度分布掺杂于主动区域内，其通过抑制空洞迁移倾向强化此相变化材料，此存储装置的良率、耐力及保持力会显著地改善。

[0077] 图3显示使用氧化硅和硅的组合作为添加物的一非定值添加物浓度分布的第二实施例。如图3所示的范例中，相变化材料的添加物在底电极120与存储元件116界面处具有硅浓度约5±2％原子数百分比，氧浓度约10±4％原子数百分比。在此范例中，除了原本氧化硅中的硅组成之外，硅添加物的最大浓度约1～5％原子数百分比之间。因此，此材料组合后的元素硅和氧以及GST基底的浓度分布包括10％原子数百分比硅、10％原子数百分比氧和80％原子数百分比的GST元素。可以发现硅添加物改善了保持时间及承受力，但是会伤害设置时间。将较高浓度的硅加入主动区域110中可以改善主动区域的保持能力，而不会严重地影响远离主动区域的保持力。此外，降地远离主动区域的区域的硅掺杂浓度可以降低存储单元的整体电阻值，且改善此技术微缩至更低操作电压时的稳定性。

[0078] 图4显示使用氧化硅和银的组合作为添加物的一非定值添加物浓度分布的第三实施例。如图4所示的范例中，相变化材料的添加物在底电极120与存储元件116界面处具有硅浓度约5±2％原子数百分比，氧浓度约10±4％原子数百分比。发现银添加物改善了保持时间，但是会使得存储单元的阈值电压变得太高而无法实际应用在芯片上。改变银的非定值添加物浓度分布或许可以降低阈值电压至一现实可用的值而仍能为存储单元提供好的保持力。

[0079] 图5显示使用氧化硅和氮化硅的组合作为添加物的一非定值添加物浓度分布的第四实施例。如图5所示的范例中，相变化材料的氧化硅添加物在底电极120与存储元件116界面处具有硅浓度约5±2％原子数百分比，氧浓度约10±4％原子数百分比。在此范例中，氮化硅添加物的最大浓度中的硅组成约5±2％原子数百分比，而氮组成约8.3±3.3％原子数百分比。发现掺杂氮化硅的GST具有较掺杂氧化硅的GST更佳的保持时间，但是此装置会较掺杂氧化硅的GST更早失效。图5的实施例中可以较在整个主动区域掺杂定量氮化硅时提供更佳的承受力和保持时间，通过在邻近第一和第二电极的界面区域掺杂氧化硅，在主动区域中掺杂氮化硅而没有大量氧化硅分布于此主动区域中。此外在此范例中介于氮化硅掺杂区域与顶电极界面的大块区域是仅掺杂氧化硅。

[0080] 其它的添加物也可以使用于此非定值添加物浓度分布中。举例而言，也可以使用InGeTe中的In添加于GST基础的相变化材料中提供较高温度保持。也发现Ge可以和硅类似的方式改善保持能力。

[0081] 图6显示具有此处所描述的非定值添加物浓度分布的存储单元的制造流程图，此存储单元具有与图1类似的结构。故使用与图1元件相同的参考标号。

[0082] 在步骤600，具有宽度或直径122的第一电极120延伸穿过介电层130。在此例示实施例中，第一电极120包含氮化钛而介电层130包含氮化硅。在其它的实施例中，第一电极120具有采用亚光刻技术产生的宽度或直径122。

[0083] 第一电极120延伸穿过介电层130至底层的存取电路(未示)。此底层的存取电路可以使用业界所熟知的工艺形成，且存取电路元件的组态是取决于此处所描述的存储单元实际应用的存储阵列的组态。通常而言，存取电路可以包括例如是晶体管和二极管的存取装置、字线和源极线、导电栓塞、及掺杂区域于一半导体衬底内。

[0084] 此第一电极120及介电层130可以由举例而言于2007年6月18日申请的美国专利申请第11/764678号(现为公开号2008/0191187)的”Methodfor Manufacturing a Phase Change Memory Device with Pillar BottomElectrode”所揭露的方法、工艺及材料形成，在此引为参考数据。举例而言，一电极材料层可以形成于存取电路(未示)的上表面，之后再使用标准光刻工艺图案化一层光刻胶于电极层之上以形成一光刻胶掩模于第一电极120位置之上。之后光刻胶掩模，举例而言使用氧气等离子体进行图案化，以形成具有亚光刻尺寸的掩模结构于第一电极120位置之上。之后，此电极材料层使用图案化后的光刻胶掩模结构进行刻蚀，因此形成具有亚光刻直径122的第一电极120。最后形成介电层130及进行平坦化。

[0085] 此第一电极120及介电层130可以由另一范例于2007年9月14日申请的美国专利申请第11/855979号(现为公开号2009/0072215)的”PhaseChange Memory Cell in Via Array with Self-Aligned，Self-Converged BottomElectrode and Method for Manufacturing”所揭露的方法、工艺及材料形成，在此引为参考数据。举例而言，介电层130可以形成于存取电路(未示)的上表面，之后再形成一隔离层和牺牲层。之后，具有开口接近于工艺最小特征尺寸的掩模被形成以产生掩模于牺牲层之上，开口是位于第一电极120位置上方。使用此掩模选择性地刻蚀隔离层和牺牲层，因此形成一介层孔于隔离层和牺牲层之中且裸露出介电层130的上表面。于移除掩模之后，于介层孔中进行一选择性地侧削刻蚀使得隔离层被刻蚀而保留牺牲层和介电层130。然后在介层孔中形成一填充材料，因为选择性地侧削刻蚀工艺的缘故，导致自动对准的空洞的填充材料形成在介层孔中。之后，在此填充材料进行非均向刻蚀以开启此空洞，且继续刻蚀直到低于空洞的填充材料被裸露出来为止，因此形成填充材料的侧壁间隔物在介层孔中。此侧壁间隔物具有一开口尺寸大致由空洞的尺寸所决定，且因此可以小于工艺最小特征尺寸。之后，使用侧壁间隔物作为刻蚀掩模对介电层130进行刻蚀，因此形成一具有小于工艺最小特征尺寸的开口于介电层130中。之后，一电极材料层形成于开口内的介电层130之上。进行一例如是化学机械抛光的平坦化工艺以除去隔离层和牺牲层而形成此第一电极120。

[0086] 在步骤610形成一相变化元件，包含一基础的相变化材料Ge2Sb2Te5具有非定值添加物浓度分布。

[0087] 非定值添加物浓度分布可以使用多种技术形成。举例而言，将基础GST材料共同溅射而成，是在相同的反应室中使用不同的溅射枪而具有添加物，且通过开启或关闭各自的掺杂溅射枪来调整添加物浓度分布。在另一范例中，通过在一反应室中使用单一的掺杂GST溅射枪，然后移至另一反应室中使用其它的掺杂/未掺杂GST溅射枪等等。在另一范例中，通过在一反应室中使用单一的未掺杂GST溅射枪，然后移至另一反应室中使用单一的掺杂GST溅射枪，然后再移至第三反应室中使用另一的掺杂GST溅射枪等等。替代地，此存储材料可以使用复合靶材进行溅射。此外，也可以使用其它的沉积技术，包括化学气相沉积、原子层沉积等等。

[0088] 之后，在步骤620形成一第二电极，且在步骤630进行后段工艺以完成此晶片的半导体工艺步骤，导致如图1所示的结构。此后段工艺可以使用业界所熟知的标准工艺形成，且所进行的工艺是取决于此处所描述的存储单元实际应用的存储阵列的组态。通常而言，由此后段工艺所形成的结构可以包括例如是接点、层间介电层及此晶片中的内联机的不同的金属层接，其包含用以将此存储单元与周边电路耦接的电路。这些后段工艺可以包括在升温时沉积介电材料，例如在400℃或以上沉积氮化硅，或是在500℃或以上的高密度等离子体沉积氧化硅。由于这些工艺的结果，图10中所示的控制电路和偏压电路形成于此装置上。

[0089] 在图1中的香菇状存储单元中，电流是在底电极集中，导致主动区域110是邻接于底电极。因此，如图2～图5中所示的非定值添加物浓度分布可以抑制空洞迁移于主动区域110内。

[0090] 对于对称的结构，以下所讨论的如此的桥或柱结构，此主动区域可以与电极远离。在这种情况下，添加物浓度分布可以是对主动区域相对称的。举例而言，施加图2中第一实施例所示的概念至桥或柱结构装置，添加物浓度分布(自第一电极至第二电极)可以是未掺杂GST、具有增加氧化硅添加物的GST、具有定值氧化硅添加物的GST、具有减少氧化硅添加物的GST、及未掺杂GST。因此，对香菇状存储单元而言，最热的点是靠近底电极处，且添加物浓度分布相对于最热点而改变。对桥或柱结构存储单元而言，此添加物浓度分布根据主动区域的位置自香菇状存储单元的轮廓做调整。

[0091] 图7～图9显示具有非定值添加物浓度分布存储单元的替代结构，具有包含相变化区域嵌于富含介电质的网状结构内的主动区域。描述于图1中的元件可以应用于图7～图9的存储单元中，且因此不重复详细地描述这些材料。

[0092] 图7为一个存储单元700的一部份的剖面图，其包含一具有相变化材料主体的存储元件716，相变化材料主体包括一沿着通过存储元件716的电极间电流路径的非定值添加浓度分布。此非定值添加浓度分布包含一第一添加浓度分布于主动区域710中及一第二添加浓度分布于主动区域710外的非主动区域713中。此主动区域710包含相变化区域嵌于富含介电质的网状结构区域内(未示)，是由氧化硅掺杂自相变化合金分离所导致，细节可参阅美国专利申请第12/286874号，名称为″DIELECTRIC MESHISOLATED PHASE CHANGE STRUCTURE FOR PHASE CHANGEMEMORY″，在此作为参考数据。

[0093] 此存储单元700包括一介电间隔物715分隔第一和第二电极720、740。存储元件716延伸穿越介电间隔物715以接触第一和第二电极720、740，因此定义出一介于第一和第二电极720、740之间的电极间电流路径，其具有由此介电间隔物715宽度717所定义的一长度。在操作时，电流会通过第一和第二电极720、740之间且通过存储元件716，此主动区域710会较存储元件716的其余部分(如非主动区域713)更快地加热。

[0094] 图8为一个存储单元800的一部份的剖面图，其包含一具有相变化材料主体的存储元件816，相变化材料主体具有一沿着通过存储元件816的电极间电流路径的非定值添加浓度分布。此非定值添加浓度分布包含一第一添加浓度分布于主动区域810中及一第二添加浓度分布于主动区域810外的非主动区域813中。此主动区域810包含相变化区域嵌于富含介电质的网状结构区域内(未示)，是由氧化硅掺杂自相变化合金分离所导致。

[0095] 此存储单元800包括一柱状存储元件816与第一和第二电极820、840分别在底表面和顶表面822、824接触。存储元件816具有一宽度817大致与第一和第二电极820、840相同以定义出由介电层(未示)所环绕的一多层柱状物。此处所使用的名词″大致″是想要用来表示工艺偏差的容许值。在操作时，电流会通过第一和第二电极820、840之间且通过存储元件816，此主动区域810会较存储元件816的其余部分(如非主动区域813)更快地加热。

[0096] 图9为一个存储单元900的一部份的剖面图，其包含一具有相变化材料主体的存储元件916，相变化材料主体包括一沿着通过存储元件916的电极间电流路径的非定值添加浓度分布。此非定值添加浓度分布包含一第一添加浓度分布于主动区域910中及一第二添加浓度分布于主动区域910外的非主动区域913中。此主动区域910包含相变化区域嵌于富含介电质的网状结构区域内(未示)，是由氧化硅掺杂自相变化合金分离所导致。

[0097] 此存储单元900包括一多孔状存储元件916由介电层(未示)所环绕且与第一和第二电极920、940分别在底表面和顶表面接触。存储元件916具有一宽度小于第一和第二电极的宽度，且在操作时，电流会通过第一和第二电极之间且通过存储元件，此主动区域会较存储元件的其余部分更快地加热。

[0098] 必须理解的是，此处所描述的非定值添加浓度分布并不局限于此处所描述的存储单元结构，且通常包括存储单元具有包含相变化材料的主动区域，其中主动区域内会发生具有可检测的电性特性的固态相之间的转换。

[0099] 图10是可应用本发明的集成电路1010的简化方块图。此集成电路1010包括使用此处所描述的非定值添加浓度分布存储单元的存储器阵列1012。一字线译码器及驱动器1014具有读取、复位及设置模式，被耦接至多条字线1016，其间并形成电性连接，且沿着存储器阵列1012的列方向排列。一位线(行)译码器1018被耦接并电性连接至多条沿着存储器阵列1012的行排列的多条位线1020，以读取、设置和复位此阵列1012中的相变化存储单元(未示)。地址是经由总线1022提供至字线译码器及驱动器1014和位线译码器1018。方块1024中的感应电路与数据输入结构，包括读取、复位及设置模式的电压及/或电流源，是透过数据总线1026耦接至位线译码器1018。数据是由集成电路1010上的输入/输出端或其它内部或外部的数据来源，透过数据输入线1028传送至方块1024的数据输入结构。集成电路1010亦可包括其它电路1030，如一般用途的处理器、特定用途的应用电路或是可提供此存储单元阵列1012所支持的系统单芯片功能的多个模块的组合。数据是由方块1024中的感应放大器，透过数据输出线1032，传送至集成电路1010上的输入/输出端或其它集成电路1010内或外的数据目的地。

[0100] 集成电路1010中也包括此存储单元阵列1012对于读取、复位及设置模式的控制器1034。在此实施例中，此控制器1034是利用偏压调整状态机构来实施控制偏压电路电压及电流源1036，以施加如读取、编程、擦除、擦除验证及编程验证等模式的电压及/或电流至字线及位线。此外，熔化/冷却循环的调整偏压也可如同前述般应用。控制器1034可以利用技术领域中已知的特殊目的逻辑电路来实作。于其它实施方式中，控制器1034可包括一般用途的处理器以执行计算机程序来控制元件的操作，而该处理器可以实作于相同的集成电路上。于另外的实施方式中，控制器1034可利用特殊目的逻辑电路与一般用途的处理器的组合来实作。

[0101] 如图11所示，存储器阵列1012中的每一存储单元包括一场效晶体管(或是其它的存取装置例如是二极管)及一相变化存储元件其具有主动区域110包含相变化材料区域嵌于富含介电质的网状结构内。图11中显示四个存储单元1130、1132、1134、1136，如图中所示每一个存储单元具有各自的存储元件1140、1142、1144、1146，代表阵列305中的一小区段其可以包含上百万个存储单元。

[0102] 存储单元1130、1132、1134、1136中每一个存取晶体管的源极与共同源极线1154耦接，此共同源极线终止于一例如是接地端点的源极线终端电路1155。在另一实施例中，存取晶体管的源极并没有电性连接，而是可以单独的控制。此源极线终端电路1155可以包含一偏压电路例如电压源或是电流源，以及译码电路以施加调整偏压至某些实施例接地端点以外的共同源极线1154。

[0103] 多条字线包含字线1156、1158平行地延伸于一第一方向且与字线译码器1014电性通讯。存储单元1130和1134中存取晶体管的栅极与字线1156耦接，存储单元1132和1136中存取晶体管的栅极与字线1158耦接。

[0104] 多条位线包含位线1160、1162平行地延伸于一第二方向且与位线译码器1018电性通讯。在此例示实施例中，每一个存储元件是将对应的位线与对应的存取晶体管的漏极耦接。替代地，存储元件可以是将对应的位线与对应的存取晶体管的源极耦接。

[0105] 必须明白的是存储阵列1012并不局限于图11中所示的阵列组态，且其它的组态也可以替代地被使用。此外，MOS场效晶体管以外，双极结晶体管在某些实施例也可以用来作为存取装置。

[0106] 在操作中，阵列1012中的每一存储单元根据对应存储元件的电阻值来储存数据。此数据可以由，例如比较一选取存储单元的位线电流与一由感应放大器1024所感应的合适的参考电流来决定。此参考电流可以被建立使得一预定的电流范围与逻辑″0″对应，而另一不同的预定电流范围与逻辑″1″对应。

[0107] 读取或写入阵列1012中的一个存储单元可以通过施加合适的电压至字线1156、1158之一且耦接位线1160、1162之一至一电压以使得电流流入所选取的存储单元来达成。
举例而言，通过所选取的存储单元(在此范例中为1130及其对应的存储元件为1140)的电流路径1180是通过施加足以开启存储单元1130的晶体管的电压至位线1160、字线1156、源极线1154，以诱发电流自位线1160流至源极线1154，或反之亦然，来建立此路径1180。所施加的电压大小及持续时间是根据所执行的操作，例如是读取操作或是写入操作，来决定。

[0108] 在存储单元1130的一复位(或擦除)操作时，字线译码器1014提供字线1156一个合适的电压以开启存储单元1130的存取晶体管。位线译码器1018提供位线1160一个合适的电压大小及持续时间以诱发电流通过存储元件1140，此电流足以提高主动区域的温度超过此存储元件1140的相变化材料的转换温度，且高于熔化温度以将此主动区域置于一液态。此电流然后被终止，举例而言，停止施加在字线1156与位线1160的电压，导致相对短的冷却时间而使主动区域很快地冷却而稳定在大致为高电阻的非晶相，以在存储单元1130中建立高电阻复位状态。此复位操作也可以包含一个或多个电压脉冲施加至此位线，举例而言使用一组脉冲。

[0109] 在存储单元1130的一设置(或编程)操作时，字线译码器1014提供字线1156一个合适的电压以开启存储单元1130的存取晶体管。位线译码器1018提供位线1160一个合适的电压大小及持续时间以诱发电流通过存储元件1140，此电流足以导致主动区域的至少一部分自非晶相转变至结晶相，此转变降低此存储元件1140的电阻且将此存储单元1130设置为所预期的状态。

[0110] 在此存储单元1130的读取(或感应)操作时，字线译码器1014提供字线1156一个合适的电压以开启存储单元1130的存取晶体管。位线译码器1018提供位线1160一个合适的电压大小及持续时间以诱发电流通过存储元件1140，此电流并不会导致存储元件1140进行电阻态改变。通过此位线1160及存储单元1130的电流是根据此存储单元的电阻，即与存储单元相关的数据状态而决定。因此，此存储单元1130的数据状态可以由举例而言，由方块1024中的感应放大器比较位线1160电流与一合适的参考电流来决定。

[0111] 在此处所描述实施例中是使用具有一个或多个添加物的基础相变化材料Ge2Sb2Te5。也可以使用其它添加物或是其它硫属化物。硫属化物是任意选自由四种元素氧(O)、硫(S)、硒(Se)及碲(Te)组成的群，形成周期表VIA族的群。硫属化物包含硫属与更具有正电性元件或自由基的化合物。硫属合金包含硫属与其它材料，例如转换金属，的组成。硫属合金通常包含一个或多个选自元件周期表IVA族的元素，例如锗或锡。通常，硫属合金包含至少一种选自锑、镓、铟、银的组合物。以相变化为基础的存储器材料已被描述于许多技术文献中，包含Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te，Sn/Sb/Te，In/Sb/Ge，Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te以及Te/Ge/Sb/S的合金。在Ge/Sb/Te合金的家族中，可适用的合金组成范围相当的广。此组成可以被定义为TeaGebSb100-(a+b)。某一学者提出了最适用的合金为在沉积的材料中Te的平均浓度低于70％，通常是低于60％，且范围通常是介于23％至58％之间，最好是介于48％至58％之间。在此材料中，Ge的浓度高于约5％且平均范围由低至8％至30％上下的浓度，而残蚀的材料通常小于50％。最好是，Ge的浓度大约由8％至40％。剩余的主要组成元件为Sb。这些百分比为原子百分比，其构成100％组成元件的原子。请见Ovshinsky所提出的美国专利5687112案号第10-11栏。由其它学者所提出的合金包含Ge2Sb2Te5、GeSb2Te4、GeSb4Te7。请参考Noboru Yamada于1997年在SPIE v.3109第28/37页所提出的”Potentialof Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording”。通常，转换金属，例如铬、铁、镍、铌、钯、铂或上述的组合可以和Ge/Sb/Te组合以形成具有可编程电阻特征的相变化合金。适用的存储器材料可见于Ovshinsky于11-13栏的112，其在此作为参考的范例。

[0112] 以下的表1显示可以在装置的主动区域中发现的可能化合物，其具有之前所描述的掺杂硅和氧化硅的Ge2Sb2Te5相变化材料。可以发现，Si2Te3相较于此表中的其它可能化合物具有较高的熔化点及重新结晶转换温度。因此，在主动区域中形成Si2Te3倾向增加主动区域中存储材料的熔化点及重新结晶转换温度。如此现象相信可以稳定主动区域及抑制空洞的形成。

[0113]可能的化合物 熔化温度 重新结晶转换温度
SiO2 1726℃
Si 1414℃
Ge 938.3℃ 520℃
Si2Te3 885℃ 290℃
GeTe 724℃ 180℃
Ge2Sb2Te5 615℃ 140℃
Sb 630℃ X
Sb2Te3 617℃ 97℃
Sb2Te 547.5℃ 95℃
Te 449.5℃ 10℃

[0114] 表1

[0115] 以下的表2显示介于硅与不同的元素GexSybYTez、锗、锑、碲的键能能量。可以发现，硅-碲键能相较于碲与存储材料中其它成份的键能而言是较强的。因为是一较强键能的结果，可以改善存储器的承受力及数据保持特性。

[0116]能量
键能
(KJmol-1)
Ge-Ge 264.4±6.8
Ge-Sb X
Ge-Te 396.7±3.3
Sb-Te 277.4±3.8
Te-Te 257.6±4.1
Sb-Sb 301.7±6.3
Si-Ge 297
Si-Sb X
Si-Te 448±8

[0117]

[0118] 表2

[0119] 如同以上所描述的，许多稳定的材料，例如是介电材料，包括氧化铝、碳化硅和氮化硅等具有高混合热可以被用作为添加物以降低颗粒大小及分离颗粒边界而限制空洞在相变化材料中形成。此外，许多倾向与相变化材料中的元素反应及抑制空洞在主动区域中形成的活性添加物可以被使用。对硫属化物为基础的相变化材料而言，此种活性添加物可以包括倾向与碲强烈键能以在存储单元的主动区域内形成较高熔化点化合物的材料可能包括钪、钛、钒、铬、锰、铁和镓，以及其它自周期表元素14至33中(除了钝气之外)所选取的材料。

[0120] 虽然本发明是参照较佳实施例及范例来加以描述，应了解这些范例是用于说明而非限缩之用。对于依据本发明的精神及权利要求范围内的修改及组合，将为本领域技术人员显而易知。