本发明提供一种易于在CMOS工艺集成的高速的负电源Glitch检测电路。传统电路如果检测集成电路电源上出现的高频毛刺，则需要较大的功耗才能对较高频率的电源毛刺响应，本发明的目的在于以较低的功耗代价来实现高频电源Glitch的检测。本发明的电源Glitch检测电路包括采样模块、稳压模块、保持模块、以及放大电路模块；采样模块由串联电阻连接电源、地实现对电源上毛刺的采样；稳压模块由R、C构成；保持模块通过输入对管、NMOS管与电容参数的合理匹配实现；放大模块对于保持模块的输出信号放大输出检测标志位。
1.一种防电源毛刺攻击的检测电路，其特征在于：包括有稳压模块、采样模块、保持模块、放大模块，采样模块由串联电阻R2、R3连接电源、地，串联电阻R2、R3的公共节点S1为采样输出节点；所述稳压模块由电阻R1、电容C2串联在电源、地之间，其公共节点Vddin作为输出节点；所述保持模块中PMOS管P1、P2的源端连接节点Vddin，PMOS管P1、P2栅端连接PMOS管P1漏端，并由PMOS管P1漏端输入外界偏置电流；所述保持模块输入对管为PMOS管P3、P4，PMOS管P3、P4源端均连接PMOS管P2管漏端，PMOS管P3的栅端连接所述采样模块的输出节点S1，PMOS管P4的栅端连接参考电压VREF，PMOS管P4漏端连接地，PMOS管P3漏端连接NMOS管N1漏端，NMOS管N1漏端与NMOS管N1栅端连接，NMOS管N1源端接地，NMOS管N1栅端连接电容C1一端，电容C1另一端与地相连；所述放大模块输入端与所述保持模块中NMOS管N1栅端相连，放大模块输出端为检测电路输出端。
2.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述保持模块中与NMOS管N1栅端连接的对地连接电容C1为POLY-POLY电容或Metal-Metal电容或MOS电容。
3.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述保持模块中与NMOS管N1栅端连接的对地连接的电容C1为NMOS管N1栅端对地的寄生电容。
4.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述稳压模块由电阻R1、电容C2串联于电源、地之间，其公共节点Vddin作为所述保持模块的电源输入。
5.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述放大模块电路为反相器放大电路。
6.如权利要求1所述一种防电源毛刺攻击的检测电路，其特征在于，所述放大模块电路为单端输入放大电路。
一种防电源毛刺攻击的检测电路
技术领域：
[0001] 本发明涉及电源Glitch攻击的检测电路，尤其涉及在集成电路、智能卡集成电路中实现的一种防电源Glitch攻击的检测电路。背景技术：
[0002] 随着智能卡的广泛应用，在安全领域的智能卡成为了黑客等攻击者的重点攻击对象；安全智能卡芯片通常包括CPU、存储器(例如EEPROM)、以及操作系统(COS)。攻击者通过在智能卡芯片电源上施加适当的Glitch信号，可以利用DFA技术对密钥攻击、以及获取存储器内保密数据等。发明内容：
[0003] 本发明的目的是针对在电源上出现的Glitch信号进行实时检测，提供一种实时检测的电路。
[0004] 本发明公开了一种在集成电路中可实时检测电源Glitch的电路，其特征在于：包括有稳压模块、采样模块、保持模块、放大模块。其中稳压电路为检测单元提供稳定的电源，采样模块对电源上出现的Glitch信号进行采样，保持模块对采样得到的Glitch信号起到保持作用，放大模块对于保持模块保持的信号进行放大，电源上出现符合检测条件的Glitch信号，经过如上处理就能够被检测出来。
[0005] 采用以上电路对电源进行实时检测，则一旦检测出电源上出现了Glitch攻击信号，系统据此可以对内部逻辑电路作实时的保护处理，防止被攻击；本电路具有功耗低、速度快，占用面积小、可移植性强等特点。
[0006] 所述检测电路包括有稳压模块、采样模块、保持模块、放大模块，采样模块由串联电阻R2、R3连接电源、地，串联电阻R2、R3的公共节点S1为采样输出节点；所述稳压模块由电阻R1、电容C2串联在电源、地之间，其输出节点为Vddin；所述保持模块中PMOS管P1、P2的源端连接节点Vddin，P1、P2栅端连接P1漏端，并由此端输入外界偏置电流；所述保持模块输入对管为PMOS管P3、P4，P3、P4源端均连接P2管漏端，P3的栅端连接所述采样模块的输出节点S1，P4的栅端连接参考电压VREF，P4漏端连接地，P3漏端连接NMOS管N1漏端，N1漏端与N1栅端连接，N1源端接地，N1栅端连接电容C1一端，C1另一端与地相连；所述放大模块输入端与所述保持模块中N1栅端相连，放大模块输出端为检测电路输出端。附图说明：
[0007] 图1是在集成电路中防电源Glitch攻击的检测电路的原理图。
[0008] 其中VDD是电源输入端，IBIAS是偏置电流输入端，VREF是偏置电压输入端，OUT是检测输出端。
[0009] 图2是防电源Glitch攻击检测电路的信号波形。
[0010] 其中VDD上出现负Glitch时，采样模块采样得到VS1，如图中所示，VS1幅度低于VREF，则被检测到并输出低电平，如OUT信号波形。具体实施方式：
[0011] 下面结合附图和实例对本发明作进一步描述。
[0012] 本发明在集成电路中防电源Glitch攻击的检测电路工作原理如下：
[0013] 包括有稳压模块、采样模块、保持模块、放大模块，采样模块由串联电阻R2、R3连接电源、地，串联电阻R2、R3的公共节点S1为采样输出节点；所述稳压模块由电阻R1、电容C2串联在电源、地之间，其输出节点为Vddin；所述保持模块中PMOS管P1、P2的源端连接节点Vddin，P1、P2栅端连接P1漏端，并由此端输入外界偏置电流；所述保持模块输入对管为PMOS管P3、P4，P3、P4源端均连接P2管漏端，P3的栅端连接所述采样模块的输出节点S1，P4的栅端连接参考电压VREF，P4漏端连接地，P3漏端连接NMOS管N1漏端，N1漏端与N1栅端连接，N1源端接地，N1栅端连接电容C1一端，C1另一端与地相连；所述放大模块输入端与所述保持模块中N1栅端相连，放大模块输出端为检测电路输出端。
[0014] 如图1所示，当电源VDD上出现了负Glitch时，采样电阻R3、R2就会获得一定比例的Glitch信号输入给后面的保持模块，而稳压模块R1、C2起到了滤除电源VDD上Glitch的作用，其能够提供给保持模块稳定的电源，以保证保持模块稳定的工作；如果VDD上出现了幅度足够大的Glitch的信号，使得电路中S1节点的电压低于输入的参考电压VREF后，保持模块中的P3管将打开，对NMOS管N1的栅节点电容进行充电，当Glitch消失后，电路中S1点电位恢复正常，P3管关闭，此时NMOS栅节点的电容将通过N1管对地放电，调节N1管可以调节此处放电的时间常数，从而可将Glitch信号在此处保持设定的时间，后面的放大电路可以对此信号进行放大，从而可以将VDD上出现的Glitch信号检测输出。
[0015] 本电路中用NMOS管N1代替了电阻，可以节省面积，也能够实现较大的阻值，提供较大的时间常数，同时放大模块则可以较小的功耗代价对高频的Glitch信号进行响应。
[0016] 综上，本发明通过以上技术方案，可以对于电源上出现的Glitch攻击信号进行实时检测，而且电路不仅功耗低、面积小，而且速度快、可移植性强。
