多芯片自动同步和相移的方法

摘要

本发明提供一种多芯片自动同步和相移的方法，其包含以下步骤：1.若干芯片并联连接；2.芯片上电，开始工作；3.判断是否只有一颗芯片驱动芯片同步信号线；4.首先驱动芯片同步信号线的芯片定为主芯片其余芯片定为从芯片；5.停止尝试驱动芯片同步信号线；6.主芯片若干时间后释放芯片同步信号线；7.从芯片依次进行同步和相移；8.判断芯片同步信号线的空闲时间是否超过最大随机时间，若是则主芯片发出参考时钟，完成该若干颗芯片的自动同步和相移。本发明中各芯片之间复用一个芯片同步信号管脚完成多芯片自动同步和相移的功能，提高了芯片的灵活度，节省了管脚，不受芯片数量的限制，简化芯片应用。

权利要求

1.一种多芯片自动同步和相移的方法，其特征在于，该方法包含以下步骤：步骤1 若干颗芯片的芯片同步信号管脚通过电路并联连接，该芯片的数量为N；

步骤2 并联的若干颗芯片上电，开始工作；

步骤3 若干颗芯片驱动芯片同步信号线，所有芯片判断是否只有一颗芯片驱动芯片同步信号线，若是，则跳转到步骤4，若否，则认为有若干颗芯片共同驱动芯片同步信号线，所有芯片都进入异常模式，停止驱动芯片同步信号线，并在随机的时间后跳转到步骤2；

步骤4 首先驱动芯片同步信号线的芯片定为主芯片，该主芯片的相移为0，其余芯片定为从芯片，主芯片首先驱动芯片同步信号线为高电平，所有芯片都记录下芯片同步信号线上高电平的次数j，1≤j≤N；

步骤5 从芯片检测到芯片同步信号线为高电平后，停止尝试驱动芯片同步信号线；

步骤6 主芯片驱动芯片同步信号线到达高电平时间后释放芯片同步信号线，并不再尝试驱动芯片同步信号线；

步骤7 从芯片依次驱动芯片同步信号线；

步骤8 芯片判断芯片同步信号线的空闲时间是否超过最大随机时间，若是，则主芯片发出参考时钟，完成该若干颗芯片的自动同步和相移，若否，则跳转到步骤7。

2.如权利要求1所述的一种多芯片自动同步和相移的方法，其特征在于，所述步骤7还包含以下步骤：步骤7.1 所有未驱动过芯片同步信号线的从芯片都尝试驱动芯片同步信号线到高电平；

步骤7.2 若干颗从芯片驱动芯片同步信号线到高电平，所有从芯片判断是否只有一颗从芯片驱动芯片同步信号线，若是，则跳转到步骤7.3，若否，则认为有若干颗从芯片共同驱动芯片同步信号线，所有从芯片都进入异常模式，停止驱动芯片同步信号线，并在随机的时间后跳转到步骤7.1；

步骤7.3 芯片同步信号线第j次驱动到高电平，该驱动芯片同步信号线的从芯片编号为j；

步骤7.4 驱动芯片同步信号线的从芯片产生相移，其相移为360/N*（j-1）；

步骤7.5 该驱动芯片同步信号线的从芯片在到达高电平时间后自动释放同步信号线；

步骤7.6 各从芯片判断自己是否驱动过芯片同步信号线，若是，则不再尝试驱动芯片同步信号线，若否则跳转到步骤7.1。

3.如权利要求1所述的一种多芯片自动同步和相移的方法，其特征在于，所述步骤1中的若干芯片，其只采用一个芯片同步信号管脚互相电路连接。

4.如权利要求1所述的一种多芯片自动同步和相移的方法，其特征在于，所述的多芯片自动同步和相移的方法适用于各种类型的芯片。

5.如权利要求1所述的一种多芯片自动同步和相移的方法，其特征在于，所述的多芯片自动同步和相移的方法中芯片的连接数量的范围是N>1，N为正整数。

说明书

多芯片自动同步和相移的方法

技术领域

[0001] 本发明涉及一种应用于多芯片同步和相移领域的方法，具体涉及一种多芯片自动同步和相移的方法。

背景技术

[0002] 目前，在很多场合需要多芯片分时同步工作，同时通过相移使得各个芯片工作在不同的相位。若干芯片同步的作用是，使该若干芯片在同一时钟信号下工作，而相移则使该若干芯片在该同一个时钟信号下，按要求分别依次工作，以达到芯片同步、轮流地工作。现有的做法需要专门的芯片管脚来进行控制，其缺点在于，在管脚有限的情况下，用多个管脚控制芯片同步导致管脚的浪费，限制芯片的性能和功能，同时，每个芯片都人为的控制，使芯片的应用繁琐化。

发明内容

[0003] 本发明提供一种多芯片自动同步和相移的方法，复用一个管脚完成多芯片自动同步和相移的功能，提高芯片灵活度，节省管脚，简化芯片的应用。

[0004] 为实现上述目的，本发明提供一种多芯片自动同步和相移的方法，其特征是，该方法包含以下步骤：

[0005] 步骤1 若干颗芯片的芯片同步信号管脚通过电路并联连接，其相互连接的电路为芯片同步信号线，该若干颗芯片的数量为N；

[0006] 步骤2 并联的若干颗芯片开始工作，该若干颗芯片都尝试驱动芯片同步信号线为高电平；

[0007] 步骤3 若干颗芯片驱动芯片同步信号线，所有芯片判断是否只有一颗芯片驱动芯片同步信号线，若是，则跳转到步骤4，若否，则认为有若干颗芯片共同驱动芯片同步信号线，所有芯片都进入异常模式，停止驱动芯片同步信号线，并在随机的时间后跳转到步骤2；

[0008] 步骤4 首先驱动芯片同步信号线的芯片定为主芯片，该主芯片的相移为0，其余芯片定为从芯片，主芯片首先驱动芯片同步信号线为高电平，所有芯片都记录下芯片同步信号线上高电平的次数j，1≤j≤N；

[0009] 步骤5 从芯片检测到芯片同步信号线为高电平后，停止尝试驱动芯片同步信号线；

[0010] 步骤6 主芯片驱动芯片同步信号线到达高电平时间后释放芯片同步信号线，并不再尝试驱动芯片同步信号线；

[0011] 步骤7 从芯片依次驱动芯片同步信号线；

[0012] 步骤7.1 所有未驱动过芯片同步信号线的从芯片都尝试驱动芯片同步信号线到高电平；

[0013] 步骤7.2 若干颗从芯片驱动芯片同步信号线到高电平，所有从芯片判断是否只有一颗从芯片驱动芯片同步信号线，若是，则跳转到步骤7.3，若否，则认为有若干颗从芯片共同驱动芯片同步信号线，所有从芯片都进入异常模式，停止驱动芯片同步信号线，并在随机的时间后跳转到步骤7.1；

[0014] 步骤7.3 芯片同步信号线第j次驱动到高电平，该驱动芯片同步信号线的从芯片编号为j；

[0015] 步骤7.4 驱动芯片同步信号线的从芯片产生相移，其相移为360/N*（j-1）；

[0016] 步骤7.5 该驱动芯片同步信号线的从芯片在到达高电平时间后自动释放同步信号线；

[0017] 步骤7.6 各从芯片判断自己是否驱动过芯片同步信号线，若是，则不再尝试驱动芯片同步信号线，若否则跳转到步骤7.1；

[0018] 步骤8 芯片判断芯片同步信号线的空闲时间是否超过最大随机时间，若是，则主芯片发出参考时钟，完成该若干颗芯片的自动同步和相移，若否，则跳转到步骤7。

[0019] 上述步骤1中的若干芯片，其只采用一个芯片同步信号管脚互相电路连接。

[0020] 上述的多芯片自动同步和相移的方法适用于各种类型的芯片。

[0021] 上述的多芯片自动同步和相移的方法中芯片的连接数量的范围是N>1，N为正整数。

[0022] 本发明多芯片自动同步和相移的方法和现有技术相比，其优点在于，本发明中各芯片之间仅复用一个芯片同步信号管脚即可完成多芯片自动同步和相移的功能，这样极大地提高了芯片的灵活度，也节省了管脚，而且该算法可以广泛应用于各种需要进行多芯片同步和相移的领域，并且不受芯片数量的限制，同时，自动完成同步和相移可以极大地简化芯片的应用。

附图说明

[0023] 图1为本发明多芯片自动同步和相移的方法适用的芯片连接示意图；

[0024] 图2为本发明多芯片自动同步和相移的方法的总方法流程图；

[0025] 图3为本发明多芯片自动同步和相移的方法的从芯片自动同步和相移的方法流程图；

[0026] 图4为本发明多芯片自动同步和相移的方法的时序示意图；

[0027] 图5为本发明多芯片自动同步和相移的方法所适用的芯片内部的控制系统的电路模块图。

具体实施方式

[0028] 以下结合附图，说明本发明的具体实施方式。

[0029] 如图1所示，为本发明多芯片自动同步和相移的方法所适用的一种多芯片连接方式，若干颗芯片采用各自的一个芯片同步信号管脚相互连接，其芯片的连接数量为大于一的正整数，该芯片内部设有计时器。本发明的方法可适用于各种类型的芯片，需要自动同步和均匀分配相位的场合都可以应用。

[0030] 如图5所示，在芯片内部，包含有用以控制本发明所提供的多芯片自动同步和相移的方法的控制系统。该控制系统包含控制模块1，以及分别与该控制模块1电路连接的比较模块2和开关模块3。该比较模块2和开关模块3还电路连接芯片同步信号线的管脚连接芯片同步信号线。在芯片同步信号线上电路连接有一个阻值为100K欧姆的电阻。上述控制模块1包含控制器11和随机数发生器12，该控制器用于控制本发明中涉及的方法，随机数发生器用于产生随机数，向本方法提供随机时间。比较模块2包含两个比较器，分别用于将芯片同步信号线上的电压与0.3V和0.7V比较。开关模块3包含两个开关管，用于对芯片同步信号线进行驱动，使信号线达到不同的电压。

[0031] 芯片同步信号线的信号通过管脚传输到比较模块2，比较模块2检测和比较芯片同步信号线的电压值是小于0.3V，0.3V到0.7V之间，还是大于0.7V，并发送信号至控制模块1，小于0.3V说明没有芯片驱动芯片同步信号线，0.3V到0.7V之间说明只有一颗芯片驱动芯片同步信号线，芯片正常依次进行自动同步和相移工作，大于0.7V说明有多个芯片共同驱动芯片同步信号线。控制模块1按照该信息控制开关模块3的开关管，控制芯片驱动芯片同步信号线。

[0032] 以下结合图2、图3和图4具体说明本发明多芯片自动同步和相移的方法，该方法包含以下步骤：

[0033] 步骤1 若干颗芯片的芯片同步信号管脚通过电路并联连接，该连接的电路为芯片同步信号线（SYNC信号线），芯片的连接数量无限制，设为N。

[0034] 步骤2 如图4所示，T1时刻开始，上述相互并联连接的N颗芯片上电开始工作，该N颗芯片全都尝试驱动芯片同步信号线到高电平。

[0035] 步骤3 若干颗芯片在T2时刻成功驱动芯片同步信号线，所有芯片检测芯片同步信号线上的电压，并判断是否只有一颗芯片驱动芯片同步信号线，若是，则跳转到步骤4，若否，则认为有若干颗芯片共同驱动芯片同步信号线，所有芯片都进入异常模式，所有芯片都可以检测到SYNC信号线电压高于0.7V，所有芯片和共同驱动SYNC信号线的若干芯片由各自的控制模块1控制都停止驱动芯片同步信号线，并在随机的时间后跳转到步骤2，重启自动同步和相移的算法，其中随机的时间由随机数发生器12产生，随机数发生器12是利用电路中的随机噪声幅度产生随机数的。

[0036] 步骤4 由于芯片工艺的偏差属性，一般总会有一颗芯片首先驱动芯片同步信号线，该首先驱动芯片同步信号线的芯片定为主芯片，该主芯片的相移为0，其余芯片定为从芯片，主芯片如图4中T2时刻开始，首先驱动芯片同步信号线到高电平，该电压高于0.3V，同时所有芯片都检测和记录下芯片同步信号线上高电平的次数j（1≤j≤N），和同步信号线到达电平的次数相对应，主芯片的编号设定为1。

[0037] 步骤5 从芯片检测到主芯片驱动芯片同步信号线为高电平0.7V后，都停止尝试驱动芯片同步信号线。

[0038] 步骤6 芯片内部设有计时器，如图4所示，在主芯片驱动芯片同步信号线到达计时器设定的高电平时间（T2时刻到T3时刻，该高电平时间是us量级，由人为按照使用者的具体控制要求设定）后，即释放芯片同步信号线，并不再尝试驱动芯片同步信号线，直到所有流程完毕后重新启动，重新进行自动同步和相位分配的流程时，再尝试驱动SYNC信号线。

[0039] 步骤7 从芯片检测到主芯片释放芯片同步信号线后，依次驱动芯片同步信号线。

[0040] 步骤7.1 在T3到T4时段中芯片同步信号线未被驱动，进入空闲状态，该情况下没有芯片驱动芯片同步信号线时，连接在芯片同步信号线上的100K欧姆的下拉电阻将芯片同步信号线下拉到地电位，使芯片同步信号线电压小于0.3V，当从芯片检测到芯片同步信号线电压小于0.3V时，所有未驱动过芯片同步信号线的从芯片都在随机时间后尝试驱动芯片同步信号线到高电平，该随机时间由各芯片内的随机数发生器12产生。

[0041] 步骤7.2 如图4中T5时刻后，若干颗从芯片驱动芯片同步信号线到高电平，所有从芯片检测芯片同步信号线的电压并判断是否只有一颗从芯片驱动芯片同步信号线，若是，则跳转到步骤7.3，若否，则认为有若干颗从芯片共同驱动芯片同步信号线，所有从芯片都进入异常模式，停止驱动芯片同步信号线，并在随机的时间后跳转到步骤7.1，重新启动。

[0042] 步骤7.3 芯片同步信号线第j次驱动到高电平，该驱动芯片同步信号线的从芯片编号为j，例如，第一个驱动芯片同步信号线的从芯片，由于芯片是第一个驱动芯片同步信号线的，则该从芯片是第二个驱动芯片同步信号线到高电平的，于是该从芯片的芯片编号为2，其后依次驱动芯片同步信号线的从芯片的芯片编号以此类推。

[0043] 步骤7.4 驱动芯片同步信号线的从芯片产生相移，其相移为360/N*（j-1），例如，芯片编号为3的从芯片，芯片得总数N为6的情况下，该芯片产生的相移为360/6*（3-1）=120。

[0044] 步骤7.5 该驱动芯片同步信号线的从芯片在到达由人为在从芯片内计时器设定的高电平时间后自动释放同步信号线。

[0045] 步骤7.6 各从芯片的控制模块11判断自己是否驱动过芯片同步信号线，若是，则不再尝试驱动芯片同步信号线，若否则跳转到步骤7.1。

[0046] 步骤8 所有的芯片判断芯片同步信号线的空闲时间是否超过最大随机时间，该最大随机时间由人为按实际情况设定，若是，则认定所有芯片都完成了相位分配，主芯片发出参考时钟，完成该若干颗芯片的自动同步和相移，若否，则跳转到步骤7，继续对芯片进行自动同步和相移工作。

[0047] 尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。