本发明提供了一种时钟同步系统，该系统通过使用在分组网络上从主节点发送到从节点的时间戳分组来将从节点的时钟和主节点的时钟同步，其中该从节点包括：相位比较部件(201)，计算所接收的时间戳和在从节点侧生成的时间戳间的差值；LPF部件(202)，抑制包含在相位比较部件所获得差值中的抖动和噪声；PI控制部件(203)，生成被配置用于最终将该差值减少为零的控制信号VCO部件(204)，以与所生成的控制信号相对应的频率输出时钟信号；分频部件(205)，生成具有将所述时钟信号的频率向上变频的频率的时钟信号；时间戳生成部件(206)，基于来自分频部件的时钟信号输出时间戳；以及分辨率转换部件(207)，提升来自该时间戳生成单元的时间戳的分辨率。
1.一种时钟同步系统，其通过使用从主节点发送到从节点的时间戳分组来将所述从节点的时钟和所述主节点的时钟同步，其中所述从节点包括：
相位比较单元，其计算所接收的时间戳和在所述从节点侧生成的时间戳之间的差值；
抑制包含在所述相位比较单元所获得的所述差值中的抖动和噪声的单元；
控制单元，其生成控制信号，该控制信号被配置用于最终将所述差值减少为零；
时钟输出单元，其输出时钟信号，该时钟信号所具有的频率与所生成的控制信号相对应；
分频单元，其生成具有将所述时钟信号的频率向上变频的频率的时钟信号；
时间戳生成单元，其基于来自所述分频单元的时钟信号输出时间戳；以及分辨率转换单元，其提升来自所述时间戳生成单元的时间戳的分辨率。
2.如权利要求1所述的时钟同步系统，其中所述分辨率转换单元通过将来自所述时间戳生成单元的时间戳值除以放大系数来获得商，该放大系数代表所述时间戳的分辨率将被提升的程度；
通过进一步将用所述时间戳值除以所述放大系数的余数再除以所述放大系数来获得值；以及输出将所述商和通过将所述余数除以所述放大系数获得的值相加的值。
3.如权利要求1或2所述的时钟同步系统，其中所述分频单元生成时钟信号，该时钟信号所具有的频率是将来自所述主节点的时钟信号的频率乘以放大系数的结果，该放大系数代表所述分辨率应被提升的程度。
4.如权利要求1到3中的任一个所述的时钟同步系统，其中所述从节点包括抖动监视单元，该抖动监视单元基于从所述相位比较单元接收的定时误差来监视网络内部的延迟抖动，并根据所述延迟抖动的量来调整所述时间戳的分辨率。
5.如权利要求4所述的时钟同步系统，其中，所述抖动监视单元当从所述相位比较单元接收到预置数量的定时误差信息时，从所获得的所述定时误差信息计算所述延迟抖动的方差。
6.如权利要求5所述的时钟同步系统，其中，所述抖动监视单元基于所计算的所述延迟抖动的方差，获得最佳的分辨率，在该最佳的分辨率下，时钟同步的准确度将最大。
7.如权利要求6所述的时钟同步系统，其中，所述抖动监视单元为了将所述分辨率调整到最佳值，指示所述分频单元通过向上变频来变更所述频率，并且指示所述分辨率转换单元变更所述放大系数，该放大系数代表所述分辨率应被提升的程度。
8.一种节点，该节点通过使用在分组网络中从主节点发送的时间戳分组来将该节点的时钟与所述主节点的时钟同步，所述节点包括：相位比较单元，其计算所接收的时间戳和在所述节点侧生成的时间戳之间的差值；
抑制包含在所述相位比较单元所获得的所述差值中的抖动和噪声的单元；
控制单元，其生成控制信号，该控制信号被配置用于最终将所述差值减少为零；
时钟输出单元，其输出时钟信号，该时钟信号所具有的频率与所生成的控制信号相对应；
分频单元，其生成具有将所述时钟信号的频率向上变频的频率的时钟信号；
时间戳生成单元，其基于来自所述分频单元的时钟信号输出时间戳；以及分辨率转换单元，其提升来自所述时间戳生成单元的时间戳的分辨率。
9.如权利要求8所述的节点，其中，所述分辨率转换单元通过将来自所述时间戳生成单元的时间戳值除以放大系数来获得商，该放大系数代表所述时间戳的分辨率将被提升的程度；
通过进一步将用所述时间戳值除以所述放大系数的余数再除以所述放大系数来获得值；以及输出将所述商和通过将所述余数除以所述放大系数获得的值相加的值。
10.如权利要求8或9所述的节点，其中，所述分频单元生成时钟信号，该时钟信号所具有的频率是将来自所述主节点的时钟信号的频率乘以放大系数的结果，该放大系数代表所述分辨率应被提升的程度。
11.如权利要求8到10中的任一个所述的节点，其中，所述节点包括抖动监视单元，该抖动监视单元基于从所述相位比较单元接收的定时误差来监视网络内部的延迟抖动，并根据所述延迟抖动的量来调整所述时间戳的分辨率。
12.如权利要求11所述的节点，其中，所述抖动监视单元当从所述相位比较单元接收到预置数量的定时误差信息时，从所获得的所述定时误差信息计算所述延迟抖动的方差。
13.如权利要求12所述的节点，其中，所述抖动监视单元基于所计算的所述延迟抖动的方差，获得最佳的分辨率，在该最佳的分辨率下，时钟同步的准确度将最大。
14.如权利要求13所述的节点，其中，所述抖动监视单元为了将所述分辨率调整到最佳值，指示所述分频单元通过向上变频来变更所述频率，并且指示所述分辨率转换单元变更所述放大系数，该放大系数代表所述分辨率应被提升的程度。
15.一种时钟同步方法，其通过使用从主节点发送到从节点的时间戳分组来将所述从节点的时钟和所述主节点的时钟同步，该时钟同步方法包括：在所述从节点，
相位比较步骤，其计算所接收的时间戳和在所述从节点侧生成的时间戳之间的差值；
抑制包含在所述相位比较步骤所获得的所述差值中的抖动和噪声的步骤；
生成控制信号的步骤，该控制信号被配置用于最终将所述差值减少为零；
时钟输出步骤，其输出时钟信号，该时钟信号所具有的频率与所生成的控制信号相对应；
分频步骤，其生成具有将所述时钟信号的频率向上变频的频率的时钟信号；
时间戳生成步骤，其基于来自所述分频步骤的时钟信号输出时间戳；以及分辨率转换步骤，其提升来自所述时间戳生成步骤的时间戳的分辨率。
16.如权利要求15所述的时钟同步方法，其中在所述分辨率转换步骤，
通过将来自所述时间戳生成步骤的时间戳值除以放大系数来获得商，该放大系数代表所述时间戳的分辨率将被提升的程度；
通过进一步将用所述时间戳值除以所述放大系数的余数再除以所述放大系数来获得值；以及输出将所述商和通过将所述余数除以所述放大系数获得的值相加的值。
17.如权利要求15或16所述的时钟同步方法，其中在所述分频步骤，
生成时钟信号，该时钟信号所具有的频率是将来自所述主节点的时钟信号的频率乘以放大系数的结果，该放大系数代表所述分辨率应被提升的程度。
18.如权利要求15到17中的任一个所述的时钟同步方法，其中，所述从节点包括抖动监视步骤，该抖动监视步骤基于从所述相位比较步骤接收的定时误差来监视网络内部的延迟抖动，并根据所述延迟抖动的量来调整所述时间戳的分辨率。
19.如权利要求18所述的时钟同步方法，其中在所述抖动监视步骤，
当从所述相位比较步骤接收到预置数量的定时误差信息时，从所获得的所述定时误差信息计算所述延迟抖动的方差。
20.如权利要求19所述的时钟同步方法，其中在所述抖动监视步骤，
基于所计算的所述延迟抖动的方差，获得最佳的分辨率，在该最佳的分辨率下，时钟同步的准确度将最大。
21.如权利要求20所述的时钟同步方法，其中在所述抖动监视步骤，
为了将所述分辨率调整到最佳值，指示所述分频步骤通过向上变频来变更所述频率，并且指示所述分辨率转换步骤变更所述放大系数，该放大系数代表所述分辨率应被提升的程度。
22.一种时钟同步程序，其通过使用从主节点发送到从节点的时间戳分组来将所述从节点的时钟和所述主节点的时钟同步，其中所述时钟同步程序致使所述从节点执行
相位比较处理，其计算所接收的时间戳和在所述从节点侧生成的时间戳之间的差值；
抑制包含在所述相位比较处理所获得的所述差值中的抖动和噪声的处理；
生成控制信号的处理，该控制信号被配置用于最终将所述差值减少为零；
时钟输出处理，其输出时钟信号，该时钟信号所具有的频率与所生成的控制信号相对应；
分频处理，其生成具有将所述时钟信号的频率向上变频的频率的时钟信号；
时间戳生成处理，其基于来自所述分频处理的时钟信号输出时间戳；以及分辨率转换处理，其提升来自所述时间戳生成处理的时间戳的分辨率。
23.如权利要求22所述的时钟同步程序，其中所述分辨率转换处理通过将来自所述时间戳生成处理的时间戳值除以放大系数来获得商，该放大系数代表所述时间戳的分辨率将被提升的程度；
通过进一步将用所述时间戳值除以所述放大系数的余数再除以所述放大系数来获得值；以及输出将所述商和通过将所述余数除以所述放大系数获得的值相加的值。
24.如权利要求22或23所述的时钟同步程序，其中，所述分频处理生成时钟信号，该时钟信号所具有的频率是将来自所述主节点的时钟信号的频率乘以放大系数的结果，该放大系数代表所述分辨率应被提升的程度。
25.如权利要求22到24中的任一个所述的时钟同步程序，其中所述从节点包括抖动监视处理，该抖动监视处理基于从所述相位比较单元接收的定时误差来监视网络内部的延迟抖动，并根据所述延迟抖动的量来调整所述时间戳的分辨率。
26.如权利要求25所述的时钟同步程序，其中所述抖动监视处理当从所述相位比较单元接收到预置数量的定时误差信息时，从所获得的所述定时误差信息计算所述延迟抖动的方差。
27.如权利要求26所述的时钟同步程序，其中所述抖动监视处理基于所计算的所述延迟抖动的方差，获得最佳的分辨率，在该最佳的分辨率下，时钟同步的准确度将最大。
28.如权利要求27所述的时钟同步程序，其中所述抖动监视处理为了将所述分辨率调整到最佳值，指示所述分频处理通过向上变频来变更所述频率，并且指示所述分辨率转换处理变更所述放大系数，该放大系数代表所述分辨率应被提升的程度。
时钟同步系统、节点、时钟同步方法和程序
技术领域
[0001] 本发明涉及用以在分组网络中实现设备间的时钟同步的时钟同步系统、节点、时钟同步方法和程序，更具体地，涉及用以在分组网络中补偿主节点和从节点间的时钟偏移的时钟同步系统、节点、时钟同步方法和程序。
背景技术
[0002] 通信公共运营商正积极地促进高速数据通信网络的建造，从而实现更高附加值的服务。
[0003] 高速数据通信网络需要极大的流量容量。对于如此的网络，因特网协议(IP)方法比时分复用的方法更合适，因为前者足够高效且比后者成本低。
[0004] 但是，当网络转换到IP方法时，对于一些应用程序而言，将极其准确的时钟信息发送到与分组网络相连接的设备上成为必要的。
[0005] 例如，为了获得高质量的在发送机和接收机间的实时音频和/或视频数据的交换，必须在预定定时再现数据。没有稳定的时钟，这一要求是无法满足的。
[0006] 同样，在移动网络中，准确的时钟是必要的，以可靠地获得蜂窝间的切换。
[0007] 更具体地，移动网络中的基站需要以50ppb(十亿分之……)的准确度彼此同步。如果基站中的时钟漂移超过此极限，则基站所参与的蜂窝间切换将失败，这样通常导致分组丢失和/或恶化的通信质量。
[0008] 因此，为了获得稳定的服务质量，需要一种能够在分组网络上传达准确时钟信息的方法。一种能有效解决以上所描述的问题的方法是时间戳方法。时间戳机制很容易实现，并且可获得高水平的时钟同步准确度。
[0009] 图14示出了基于上述的时间戳方法的示例性系统结构。在时间戳方法中，时钟同步是通过致使主节点发送印有时间戳的分组到从节点且从节点根据该时间戳调整其时钟来确保的。
[0010] 更具体地，时间戳被用于生成用于相位同步环路(PLL)的控制信号。PLL是通过计算其时钟和新近到达的时间戳的差异并基于此差异调整其时钟来获得时钟同步的。
[0011] 图14中示出的PLL电路300主要包括6种不同的功能。这些功能是相位比较部件301、环路过滤器(LPF)部件302、比例/积分(PI)控制部件303、电压控制振荡部件(VCO)304、分频部件305，以及时间戳生成部件306。
[0012] 相位比较部件301计算接收到的时间戳和由从节点所生成的时间戳之间的差分信号。该差分信号被输入到LPF部件302以抑制其中的抖动和噪声。
[0013] PI控制部件303将控制信号输出到VCO部件304，该控制信号被配置用于最终将差分信号减小到零。
[0014] VCO部件304以某一频率输出时钟，该频率将通过来自PI控制部件303的控制信号而确定。
[0015] 分频部件305通过转换从VCO部件304接收的频率来生成向上变频或向下变频的时钟。
[0016] 时钟生成部件306基于所接收的时钟来输出时间戳。
[0017] 基于上述时间戳方法的技术例如在专利文献1和专利文献2中公开。
[0018] 专利文献1：日本专利特开平05-37560。
[0019] 专利文献2：日本专利特开2003-258894。
[0020] 如图15(A)所示，此处所使用的时钟同步状态是如下一种状态，在该状态中，所接收时间戳400的定时完全与从节点所生成的时间戳401的定时匹配。
[0021] 另一方面，如图16(B)所示，在两个时钟不同步的状态中(即，“异步状态”)，在时间戳400和时间戳401间存在定时偏差。
[0022] 为了获得极其准确的时钟同步，必须迅速检测到此偏差并校正时钟定时。但是，取决于两个时间戳彼此偏离的方式，偏差可能不容易检测到。
[0023] 图16示出了此种的状况的示例。首先，考虑从节点侧的时钟频率低于主节点侧的时钟频率的情况。
[0024] 由图16中的中间线图样所代表的从节点侧的时间戳比主节点侧的时间戳前进缓慢。在主节点和从节点的时间戳之间的偏差可通过检查第二时间戳而被检测。
[0025] 接下来，将考虑从节点时钟的频率比主节点时钟频率高的情况。
[0026] 由图16中的下部线图样所代表的从节点时间戳比主节点时间戳前进迅速。在这种情况下，直到达到第八个时间戳时才可检测到主节点和从节点时间戳间的偏差。
[0027] 在类似于后者的情况中，由于时间戳间的偏差不能被快速检测，因此需要花更长的时间来校正时钟频率，所以时钟同步的准确度下降了。
[0028] (本发明的示例性目的)
[0029] 本发明用于解决上述的问题，并且其目的是提供可通过快速检测时间戳间的偏差来获得高准确度时钟同步的时钟同步系统、节点，时钟同步方法和程序。
发明内容
[0030] 根据本发明的第一示例性方面，一种时钟同步系统，其通过使用时间戳分组来将从节点的时钟和主节点的时钟同步，该时间戳分组是从所述主节点发送到所述从节点的，其中
[0031] 从节点包括：相位比较单元，其计算所接收的时间戳和在该从节点侧生成的时间戳间的差值；抑制包含在相位比较单元所获得的该差值中的抖动和噪声的单元；控制单元，其生成被配置用于最终将差值减少为零的控制信号；时钟输出单元，其以与所生成的控制信号相对应的频率输出时钟信号；分频单元，其生成具有将所述时钟信号的频率向上变频的频率的时钟信号；时间戳生成单元，其基于来自分频单元的时钟信号输出时间戳；以及分辨率转换单元，其提升来自时间戳生成单元的时间戳的分辨率。
[0032] 根据本发明的第二示例性方面，一种节点，该节点通过使用在分组网络中从主节点发送的时间戳分组来将其时钟与主节点的时钟同步，所述节点包括：相位比较单元，其计算所接收的时间戳和在节点侧产生的时间戳间的差值；抑制包含在所述相位比较单元所获得的差值中的抖动和噪声的单元；控制单元，其生成被配置用于最终将所述差值减少为零的控制信号；时钟输出单元，其以与所生成的控制信号相对应的频率输出时钟信号；分频单元，其生成具有将所述时钟信号的频率向上变频的频率的时钟信号；时间戳生成单元，其基于来自所述分频单元的时钟信号输出时间戳；以及分辨率转换单元，其提升来自所述时间戳生成单元的时间戳的分辨率。
[0033] 根据本发明的第三示例性方面，一种时钟同步方法，其通过使用时间戳分组来将从节点的时钟和主节点的时钟同步，该时间戳分组是从主节点发送到从节点的，所述时钟同步方法包括：在从节点：相位比较步骤，其计算所接收的时间戳和在所述从节点侧生成的时间戳间的差值；抑制包含在所述相位比较步骤所获得的差值中的抖动和噪声的步骤；生成控制信号的步骤，该控制信号被配置用于最终将所述差值减少为零；时钟输出步骤，其以与所生成的控制信号相对应的频率输出时钟信号；分频步骤，其生成具有将时钟信号的频率向上变频的频率的时钟信号；时间戳生成步骤，其基于来自所述分频步骤的时钟信号输出时间戳；以及分辨率转换步骤，其提升来自所述时间戳生成步骤的时间戳的分辨率。
[0034] 根据本发明的第四示例性方面，一种时钟同步程序，其通过使用时间戳分组来将从节点的时钟和主节点的时钟同步，该时间戳分组是从主节点发送到所述从节点的，其中，时钟同步程序致使从节点执行：相位比较处理，其计算所接收的时间戳和在从节点侧生成的时间戳间的差值；抑制包含在所述相位比较处理所获得的差值中的抖动和噪声的处理；生成控制信号的处理，该控制信号被配置用于最终将所述差值减少为零；时钟输出处理，其以与所生成的控制信号相对应的频率输出时钟信号；分频处理，其生成具有将时钟信号的频率向上变频的频率的时钟信号；时间戳生成处理，其基于来自所述分频处理的时钟信号输出时间戳；以及分辨率转换处理，其提升来自时间戳生成处理的时间戳的分辨率。
[0035] 根据本发明，通过提升将由从节点再现的时间戳的分辨率，当在所接收的时间戳和再现的时间戳间存在偏移时，可改进检测时间和准确度，并可更迅速更准确地调整时钟频率。
附图说明
[0036] 图1是示出了根据本发明的第一示例性实施例的时钟同步系统和其从节点的结构的框图；
[0037] 图2是示出了根据本发明的第一示例性实施例的从节点的分辨率转换部件的结构的框图；
[0038] 图3是用于说明当时间戳分辨率提升时的同步准确度的图；
[0039] 图4是示出了实施用于评估第一示例性实施例的有效性的实验的结果的图；
[0040] 图5是示出了根据本发明的第二示例性实施例的时钟同步系统和其从节点的结构的框图；
[0041] 图6是示出了取决于是否带有延迟抖动的时间戳不同状态的图；
[0042] 图7是示出了在延迟抖动的影响下同步准确度如何下降的图；
[0043] 图8是示出了时间戳分辨率和时钟同步准确度之间关系的图；
[0044] 图9是示出了在时间戳间出现偏移的概率的图；
[0045] 图10是示出了基于使用方差作为参数的分辨率和时钟同步准确度间关系的示例的图；
[0046] 图11是示出了针对分辨率转换部件设置指令以输出10倍高的分辨率的时间戳的示例的图；
[0047] 图12是示出了根据第二示例性实施例的抖动监视器的操作的流程图；
[0048] 图13是示出了根据本发明的示例性实施例的从节点的硬件结构的框图；
[0049] 图14是示出了基于时间戳方法的现有技术的结构的示例的框图；
[0050] 图15是示出了时钟同步状态和时钟异步状态的图；
[0051] 图16是示出了时间戳间的偏移如何被检测到的图。
具体实施方式
[0052] (第一示例性实施例)
[0053] 通过参照附图将详尽描述实现本发明的第一示例性实施例。
[0054] (结构)
[0055] 通过参照图1，根据本发明的第一个示例性实施例的系统包括分组网络30、主节点10和从节点20。
[0056] (关于主节点10)
[0057] 主节点10周期性地向从节点20发送带有用于时钟同步的时间戳的分组。时间戳基于主节点10的时钟而被生成，并且，例如，其值对于每个分组递增1。
[0058] (关于从节点20)
[0059] 如图所示，从节点20包括相位比较部件201、LPF部件202、PI控制部件203、VCO部件204、分频部件205、时间戳生成部件206，以及分辨率转换部件207。
[0060] 从节点20从主节点10接收印有时间戳的分组。
[0061] 将所接收分组中的时间戳发送到相位比较部件201。
[0062] 相位比较部件201计算定时误差，生成差分信号，并将该差分信号发送到LPF部件202，所述定时误差是所接收分组中的时间戳和由从节点再现的时间戳间的偏差(差异)。
[0063] LPF部件202执行抑制包含在所接收的差分信号中的抖动和噪声的处理，并将该差分信号(其中，抖动和噪声已被抑制)发送到PI控制部件203。
[0064] PI控制部件203将来自LPF部件202(其中，抖动和噪声已被抑制)的信号转换到控制信号，该控制信号被配置用于最终将差分信号减少到零。
[0065] 控制信号被发送到VCO部件204，该VCO部件204转而输出时钟信号，该时钟信号所具有的频率与控制信号的大小相对应。
[0066] 分频部件205通过将来自VCO部件204的时钟信号向上变频到更高的频率来生成时钟信号。
[0067] 通常应用在现有技术中的分频部件使用向下变频的频率作为传输时间戳的频率。例如，如果传输时间戳的频率是8kHz，则分频部件所使用的8kHz的频率是将原频率向下变频的结果。
[0068] 相反地，此示例性实施例的分频部件205将信号向上变频到更高的频率以便提升时间戳的分辨率。例如，如果要获得高达1000倍的分辨率，则该信号将被向上变频到8MHz的频率(其是8kHz的1000倍)。
[0069] 时间戳生成部件206接收由分频部件205向下变频的时钟信号，并基于该时钟信号输出时间戳。
[0070] 分辨率转换部件207对时间戳执行转换处理以提升其分辨率，并输出所得到的具有提升的分辨率的时间戳。
[0071] 图2示出了分辨率转换部件207的示例性结构，该分辨率转换部件通过增加1000倍分辨率而从8MHz时间戳生成8kHz时间戳。
[0072] 参照图2，分辨率转换部件207包括第一算术部件207a、第二算术部件207b、第三算术部件207c，以及加法器207d。
[0073] 第一算术部件207a通过将来自时间戳生成部件206的时间戳值除以放大系数来获得商，该放大系数代表时间戳的分辨率将被提升的程度。
[0074] 第二算术部件207b和第三算术部件207c将用时间戳值除以放大系数的余数再除以相同的放大系数来得到一值。
[0075] 加法器207d将由第一算术部件207a所获得的算术结果(商)与由第二算术部件207b和第三算术部件207c所获得的算术结果相加，并输出所得到的值。
[0076] 下面将描述当分辨率转换部件207接收到来自时间戳生成部件206的8MHz时间戳时，由分辨率转换部件207所执行的分辨率转换处理的示例。
[0077] 当将所接收的时间戳分为两个分支之后，分辨率转换部件207致使第一算术部件207a执行算术运算“Int(in/1000)”以便通过将时间戳值除以放大系数“1000”来获得商，该放大系数是时间戳分辨率应被提升的倍数。
[0078] 分辨率转换部件207还致使第二算术部件207b执行算术运算“in％1000”以便获得将时间戳值除以放大系数“1000”的余数，并且然后，致使第三算术部件207c执行算术运算“in×0.001”(即，乘以0.001)。
[0079] 通过由加法器207d的单元将这两个算术结果相加，可生成高1000倍分辨率，即8kHz的时间戳。
[0080] (根据第一示例性实施例的操作)
[0081] 接下来，将描述本发明的第一示例性实施例的操作。
[0082] 第一示例性实施例主要基于已知的相位同步环路(PLL)。其元件的操作与现有技术的已知元件的操作相同，所述其元件包括相位比较部件201、LPF部件202、PI控制部件203、VCO部件204、分频部件205，以及时间戳生成部件206。
[0083] 但是，与现有技术不同的是，本发明的第一示例性实施例提升了在从节点20侧的时间戳的分辨率，用以更快地检测到两个时间戳间的定时偏差。
[0084] 为了提升时间戳的分辨率，第一示例性实施例的分频部件205和分辨率转换部件207按如下所描述的操作。
[0085] 首先，为了辅助时间戳分辨率的提升，分频部件205将VCO部件204的时钟频率向上变频到更高的频率。然后，如图2所示，分辨率转换部件207对时间戳执行转换处理以提升其分辨率，并以提升的分辨率输出该时间戳。
[0086] 图3示出了一个时间戳分辨率已被提升的示例。
[0087] 首先，将考虑在从节点侧20上的时钟频率比在主节点侧10上的时钟频率低的情况。
[0088] 在从节点20侧的时间戳(由在图3中的中间线图样所代表)比在主节点10侧的时间戳前进缓慢。
[0089] 在这种情况下，与现有技术相似，主节点10和从节点20的时间戳间的偏差可通过检查第二时间戳来被检测。另外，由于时间戳的分辨率被提升了，因此在时间戳间的偏差量可被更准确地确定。
[0090] 在如图3所示的示例中，当第二时间戳被从发送侧接收时，再现的时间戳仍旧保持在1.999且由此可检测到0.001的偏差(延迟)。
[0091] 接下来，将考虑从节点20侧的时钟频率比主节点10侧的时钟频率高的情况。
[0092] 在从节点20侧的时间戳(由在图3中的下部线图样所代表)比在主节点10侧的时间戳前进更迅速。
[0093] 在这种情况下，现有技术所采用的方法只有在第八个时间戳到达时才可检测到时间戳偏差。
[0094] 相反地，由于时间戳的分辨率已经提升了，本发明的第一个实施例可以当第二个时间戳到达时检测到偏差。
[0095] 在此示例中，在从发送侧接收到时间戳(2)时，再现的时间戳已经移动到2.001并由此可检测0.001的偏差(超前)。
[0096] 如上所述，通过使用具有更高分辨率的时间戳，能够在时间戳偏差出现时立即检测到时间戳偏差，并且由此可提升同步的准确度。
[0097] 图4是示出实验结果的图，实施该实验用以评估第一示例性实施例的有效性。
[0098] 图4比较了当使用现有技术的方法(未应用本发明的方法)与当使用本发明的第一示例性实施例的方法时的时钟同步误差。
[0099] 如图4所示，现有技术的惯常方法的结果包括时钟同步误差超过10ppb(十亿分之……)的时刻。
[0100] 相反地，第一示例性实施例的结果指示时钟同步的准确度一致稳定，因为同步误差被有效地抑制了。
[0101] 因此，如果时间戳的分辨率由此示例性实施例被提升，则检测在时间戳中的偏差所需的时间减少了，并且时钟频率可因此更快速地被调整。这导致发生时钟频率偏差的时段的最小化，并最终导致可实现高度准确的时钟同步。
[0102] (第一示例性实施例的效果)
[0103] 接下来，将描述本发明的第一示例性实施例的效果。
[0104] 在第一示例性实施例中，时钟频率可被更快地调整，这是因为检测在时间戳中的偏差所需的时间可通过提升时间戳的分辨率而大幅减少。这导致发生时钟频率偏差的时段的最小化，并最终导致可实现高度准确的时钟同步。
[0105] (第二示例性实施例)
[0106] 现将通过参照附图来详尽描述本发明的第二示例性实施例。
[0107] (结构)
[0108] 通过参照图5，与第一示例性实施例相似，本发明的第二示例性实施例包括分组网络30、主节点10和从节点20。
[0109] (关于主节点10)
[0110] 主节点10周期性地向从节点20发送带有用于时钟同步的时间戳的分组。
[0111] (关于从节点20)
[0112] 与图1相似，从节点20包括相位比较部件201、LPF部件202、PI控制部件203、VCO部件204、分频部件205、时间戳生成部件206，以及分辨率转换部件207。
[0113] 第二示例性实施例的从节点20与第一示例性实施例的从节点20不同之处在于前者还包括一个抖动监视器208。
[0114] 抖动监视器208基于所接收的时间戳的到达时间来测量网络内部的延迟抖动量。
[0115] 抖动监视器208具有基于所测量的延迟抖动量，调整分频部件205的分频比率和分辨率转换部件207的分辨率的功能。
[0116] 从节点20的相位比较部件201、LPF部件202、PI控制部件203、VCO部件204、分频部件205、时间戳生成部件206，以及分辨率转换部件207的操作与第一示例性实施例的操作相同，因此从下述的描述中省略。
[0117] (根据第二示例性实施例的操作)
[0118] 接下来，将描述根据本发明的第二示例性实施例的操作。
[0119] 本发明的第二示例性实施例能够通过根据网络内部的延迟抖动量来调整时间戳的分辨率，从而获得准确的时钟同步，同时防止由于延迟抖动所带来的准确度的降低。
[0120] 图6示出了在延迟抖动影响下的时间戳。下述描述假定时钟同步已被建立。
[0121] 图6的左侧图示出了由现有技术所使用的时间戳。当没有延迟抖动时，所接收的时间戳和其相应的再现时间戳在定时上完全彼此匹配(没有抖动的同步状态)。在另一方面，当存在延迟抖动时(带有抖动的同步状态)，所接收的时间戳在定时上与其相应的时间戳相偏离。
[0122] 但是，如图6所示，当每个所接收的时间戳的偏差量少于一个时间戳间隔时，即便所接收的时间戳与其相应的再现时间戳相比较，也没有检测到误差。这是因为再现时间戳的分辨率太低了以致无法检测到由于延迟抖动所带来的定时偏差。
[0123] 如上所述，如果延迟抖动量不超过一个时间戳间隔，则基于现有技术的方法不受延迟抖动的影响，因为没有检测到定时偏差。
[0124] 图6的右侧图示出了与左侧图相同的时间戳，除了再现时间戳的分辨率已通过使用根据上述第一示例性实施例的方法被提升以外。
[0125] 在这种情况下，如果由于延迟抖动的影响而使所接收的时间戳的定时偏离其对应的时间戳，则根据延迟抖动量检测到定时偏差。例如，如果分辨率被提升到100倍高，则即使延迟抖动小到仅为时间戳间隔的1/100，也将导致定时偏移。
[0126] 因此，再现时间戳已提升的分辨率使其对延迟抖动过于敏感了，这导致时钟同步的准确度降低了。
[0127] 图7示出了在延迟抖动的影响下同步准确度如何下降了。
[0128] 如此图所示，当带有延迟抖动的分组到达时，由于时钟被错误校正，同步准确度暂时下降了。因此，如果再现时间戳的分辨率被提升了，则由于延迟抖动的影响，同步准确度下降的问题发生了。
[0129] 图8示出了时间戳分辨率和时钟同步准确度间的关系。
[0130] 在没有延迟抖动时，时钟同步准确度作为分辨率水平的函数提升(如图8中虚线所示)。如在第一示例性实施例中所描述的，由于更高的分辨率将导致更快地对时钟偏移的检测，因此同步准确度提升了。
[0131] 图8中的实线代表存在延迟抖动的图。在这种情况下，如果分辨率被过度提升，则由于时间戳变得对于延迟抖动过于敏感，同步准确率将下降而非提升。
[0132] 但是，应当注意到，存在最优的分辨率水平，其中，时间戳的分辨率可被提升，而最佳同步准确度可被获得，同时将延迟抖动的影响抑制到最小。
[0133] 本发明的第二示例性实施例通过识别此分辨率的最佳水平而使得能够在任何可能的情况下获得最佳的时钟同步准确度。
[0134] 第二示例性实施例在结构上的特征在于其监视延迟抖动，并基于此监视的结果来控制分辨率。
[0135] 为了监视延迟抖动，第二示例性实施例使用抖动监视器208来测量针对所接收时间戳的偏差。这些对于已接收时间戳的偏差可从来自相位比较部件201的输出信号测量。
[0136] 图9示出了发生时间戳偏移的概率。如图9所示，时间戳偏差具有类似于半个正态分布的形状。此处，该图形面积减少到一半的范围被假定为延迟抖动的方差(σ)。
[0137] 图10基于使用方差σ作为参数示出了时间戳分辨率和时钟同步间的关系。图的形状随着作为参数的延迟抖动方差σ而改变。
[0138] 图10的曲线图示出了当延迟抖动量较大时，例如，σ＝1ms，10倍的分辨率是最佳的。
[0139] 在另一方面，该曲线图指示当延迟抖动量较小时，例如，σ＝0.1ms，20倍的分辨率是最佳的。
[0140] 如图10所示，基于通过实验或其他单元预先获得的特征曲线，根据此示例性实施例的抖动监视器209包含预置数据，该预置数据指示以延迟抖动的方差为参数的分辨率和时钟同步准确度间的关系。
[0141] 基于所测量的延迟抖动方差σ，抖动监视器208可从分辨率和时钟同步准确度的预置关系中获得时钟同步准确度将为最大时的最佳分辨率水平。另外，其可指示分频部件205和分辨率转换部件207将时间戳分辨率调整到所获得的最佳分辨率。
[0142] 例如，如果需要设置10倍高的分辨率，则抖动监视器208指示分频部件205将时钟信号向上变频到高达发送时间戳的频率10倍的频率，并输出所得到的时钟信号。
[0143] 抖动监视器208向分辨率转换部件207发布指令以输出具有10倍高分辨率的时间戳。更具体地，如图11所示，在分辨率转换部件207的第一算术部件207a和第二算术部件207b中，抖动监视器208将放大系数设置为“10”(其指示分辨率应被提升的程度)，并且在分辨率转换部件207的第三算术部件207c中，设置放大系数的倒数(1/10＝0.1)。
[0144] 将通过参照图12的流程图来描述根据此示例性实施例的抖动监视器208的操作。
[0145] 每次抖动监视器208从相位比较部件201接收到时间戳偏移信息时(步骤S301)，抖动监视器就递增与此偏移信息相对应的样本数量(步骤S302)。
[0146] 抖动监视器208然后判定偏移信息的样本数量是否达到了预定值(X)(步骤S303)。如果没有达到预定值(X)，则其继续接收偏移信息。
[0147] 如果已经达到预定值(X)，则抖动监视器208初始化与偏移信息相对应的样本的数量(步骤S304)，并从已接收的偏移信息计算延迟抖动方差σ(步骤S305)。
[0148] 然后，基于已计算的延迟抖动方差σ，抖动监视器208从预置的分辨率和时钟同步准确度间的关系中获得最佳分辨率，在该最佳分辨率下，时钟同步准确度将是最大的(步骤S306)。
[0149] 此后，抖动监视器208指示分频部件205和分辨率转换部件207将时间戳的分辨率调整到所获得的最佳分辨率(步骤S307)。
[0150] 通过根据延迟抖动量来识别最佳分辨率，能够在任何可能的情况下获得最佳时钟同步准确度。
[0151] (第二示例性实施例的效果)
[0152] 下面将描述本发明的第二示例性实施例的效果。
[0153] 第二示例性实施例通过测量延迟抖动量并根据在网络内部所测量的延迟抖动量来调整时间戳的分辨率，能够迅速调整时钟频率同时避免延迟抖动的影响。通过此，本发明获得高度准确的时钟同步的目的可得以实现。
[0154] 现将参照图13描述上述从节点20的示例性硬件结构。
[0155] 如图13所示，从节点20可被实现为与通用计算机设备类似的任意硬件结构，并且包括：CPU(中央处理单元)401；主存储部件402，其包括RAM(随机访问存储器)和其他主存储器，并且其被用作数据工作空间以及对于数据的临时保存空间；通信部件403，其经由网络600发送和接收数据；输入/输出接口部件404，其与外部设备连接以执行数据发送/接收；辅助存储器部件405，其为包括诸如ROM(只读存储器)、磁盘和半导体存储器之类的非易失性存储器的硬盘设备；系统总线406，其连接在此信息处理装置的上述组件之间；输出设备407，例如，显示设备；以及输入设备408，例如，键盘。
[0156] 不消说，根据此示例性实施例的从节点20的操作可通过实现电路组件被实现为硬件，该电路组件是硬件组件，例如LSI(大规模集成电路)，其包含基于时间戳方法执行时钟同步的时钟同步程序。其还可通过在辅助存储器部件405中存储能够提供相位比较部件201、LPF部件202、PI控制部件203、VCO部件204、分频部件205、时间戳生成部件206、分辨率转换部件207，以及抖动监视部件208的功能的时钟同步程序，将该程序载入到主存储器402中，并在CPU 401上执行该程序，从而实现为软件。
[0157] 虽然本发明通过优选的示例性实施例和示例来描述，但是，应当理解，本发明并不限于此示例性实施例，而是在不偏离其技术原则的精神和范围下，可被体现为多个更改例。
[0158] 合并参考
[0159] 本申请基于并要求在2008年3月27日提交的第2008-082937号日本专利申请的优先权，其内容通过引用被全部结合于此。
