本发明公开了一种改进型双吉尔伯特结构射频正交上混频器，该混频器包括跨导级、开关级和尾电流源电路。整体电路采取的是锗化硅双极-互补金属氧化物半导体工艺技术，结合了双极型器件和互补金属氧化物半导体两者的优点，能够有效地降低电路噪声同时提高转换增益。跨导级电路采取三对跨导并联结构，在增大了跨导级跨导参数的同时也提高了混频器的线性度。从仿真结果看开关级工作在较理想的开关状态。电路还采取了电流注入方式，在开关级的发射极抽取部分电流，使得开关级的电流足够小，有效的降低了电路的热噪声和闪烁噪声。本发明设计工作于1.95GHz，能够应用于个人通信服务和宽带码分多址通信系统中。
1.一种改进型双吉尔伯特结构射频正交上混频器，其特征在于该混频器包括：I支路I-Branch，Q支路Q-Branch，电源端VDD，地线端GND，I支路I-Branch差分正相基带信号输入端INI1，I支路I-Branch差分负相基带信号输入端INI2，Q支路Q-Branch差分正相基带信号输入端INQ1，Q支路Q-Branch差分负相基带信号输入端INQ2，第一偏置电压输入端BIAS1，第二偏置电压输入端BIAS2，第三偏置电压输入端BIAS3，I支路I-Branch零相位本地振荡信号输入端LO0，I支路I-Branch 180度相位本地振荡信号输入端LO180，Q支路Q-Branch 90度相位本地振荡信号输入端LO90，Q支路Q-Branch 270度相位本地振荡信号输入端LO270，差分输出端OUT1和OUT2，第一晶体管Q1，第二晶体管Q2，第一电阻R1，第二电阻R2，第十九电阻R19，第二十电阻R20，第一MOS管M1，第二MOS管M2，第三MOS管M3及第四MOS管M4，其中I支路I-Branch和Q支路Q-Branch信号为正交信号，具体连接方式为：I支路I-Branch与Q支路Q-Branch完全相同且对称设置，第一晶体管Q1和第二晶体管Q2的发射极与地线端GND连接，第一晶体管Q1的集电极与I支路I-Branch连接；第二晶体管Q2的集电极与Q支路Q-Branch连接；第一MOS管M1的栅极、第二MOS管M2的栅极、第三MOS管M3的栅极和第四MOS管M4的栅极与第一偏置电压输入端BIAS1连接，第一MOS管M1的漏极、第二MOS管M2的漏极、第三MOS管M3的漏极和第四MOS管M4的漏极与电源端VDD连接；第一MOS管M1的源极通过PMOS1端与I支路I-Branch连接，第二MOS管M2的源极通过PMOS2端与I支路I-Branch连接；第三MOS管M3的源极通过PMOS3端与Q支路Q-Branch连接，第四MOS管M4的源极通过PMOS4端与Q支路Q-Branch连接；第一电阻R1跨接在电源端VDD与差分输出端OUT1之间，第二电阻R2跨接在电源端VDD与差分输出端OUT2；第十九电阻R19跨接于第一晶体管Q1的基极与第三偏置电压输入端BIAS3之间，第二十电阻R20跨接于第二晶体管Q2的基极与第三偏置电压输入端BIAS3之间；
其中：I支路I-Branch具体电路包括：第三晶体管Q3，第四晶体管Q4，第五晶体管Q5，第六晶体管Q6，第七晶体管Q7，第八晶体管Q8，第十五晶体管Q15，第十六晶体管Q16，第十七晶体管Q17，第十八晶体管Q18，第三电阻R3，第四电阻R4，第九电阻R9，第十电阻R10，第十一电阻R11，第十二电阻R12，第一电容C1，第二电容C2，第五电容C5，第六电容C6，第一偏置电压输入端BIAS1，第二偏置电压输入端BIAS2，差分正相基带信号输入端INI1，差分负相基带信号输入端INI2，零相位本地振荡信号输入端LO0，180度相位本地振荡信号输入端LO180，差分输出端OUT1和OUT2，具体连接方式为：第三晶体管Q3的集电极与第五晶体管Q5、第七晶体管Q7的集电极以及第十五晶体管Q15、第十六晶体管Q16的发射极连接；
第四晶体管Q4的集电极与第十七晶体管Q17、第十八晶体管Q18的发射极以及第六晶体管Q6、第八晶体管Q8的集电极连接；第十五晶体管Q15的基极与第十八晶体管Q18的基极连接、集电极与差分输出端OUT1连接；第十六晶体管Q16的基极与第十七晶体管Q17的基极连接、集电极与差分输出端OUT2连接；第十七晶体管Q17的集电极与差分输出端OUT1连接；第十八晶体管Q18的集电极与差分输出端OUT2连接；第三电阻R3跨接于第十五晶体管Q15的基极与第一偏置电压输入端BIAS1之间；第四电阻R4跨接于第十六晶体管Q16的基极与第一偏置电压输入端BIAS1之间；第七电阻R7跨接于第三晶体管Q3的基极与第二偏置电压输入端BIAS2之间；第八电阻R8跨接于第四晶体管Q4的基极与第二偏置电压输入端BIAS2之间；第九电阻R9跨接于第五晶体管Q5的基极与第三晶体管Q3的基极之间；第十电阻R10跨接于第六晶体管Q6的基极和第四晶体管Q4的基极之间；第十一电阻R11跨接于第七晶体管Q7的基极和第三晶体管Q3的基极之间；第十二电阻R12跨接于第八晶体管Q8的基极和第四晶体管Q4的基极之间；第一电容C1跨接于第三晶体管Q3的基极与差分正相基带信号输入端INI1之间；第二电容C2跨接于第四晶体管Q4的基极与差分负相基带信号输入端INI2之间；第五电容C5跨接于第十五晶体管Q15的基极与零相位本地振荡信号输入端LO0之间；第六电容C6跨接于第十六晶体管Q16的基极与180度相位本地振荡信号输入端LO180之间。
2.根据权利要求1所述的混频器，其特征在于所述第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4构成电流抽取电路，第一MOS管M1、第二MOS管M2的栅极相连，抽取I支路I-Branch的电流；第三MOS管M3、第四MOS管M4的栅极相连，抽取Q-Branch路的电流。
一种改进型双吉尔伯特结构射频正交上混频器
技术领域
[0001] 本发明属于射频集成电路设计技术领域，具体地说是一种工作于1.95GHz的锗化硅双极-互补金属氧化物半导体(SiGe BiCMOS)改进型双吉尔伯特结构射频正交上混频器。
背景技术
[0002] 近年来随着互联网的普及，无线局域网、蓝牙、CDMA等无线通信得到了迅猛的发展，CMOS工艺的射频收发器的单片集成长时间成为发展的热点。而现在不断增长的低功耗、低噪声和低成本给无线通信设计提出了更高的标准。采用SiGe BiCMOS工艺设计和制作射频芯片(RFIC)(给出中文)是当今国际集成电路的研究热点之一，来自不同国家和地区的研究人员在锗化硅射频芯片(SiGe RFIC)方面做了大量而深入的工作。
[0003] 与互补金属氧化物半导体(CMOS)工艺相比，SiGe BiCMOS工艺结合了双极型器件(Biploar)和CMOS工艺的优点，具有更高的特征频率、噪声系数低、频率特性好、成本低、集成度高而且还可以与硅(Si)工艺兼容。因此此种工艺特别适用于射频收发机结构中。
[0004] 一般射频发射机上混频器性能的主要参数有：噪声、功耗、转换增益、线性度以及输出匹配等。这些性能参数之间是相互影响的，因此如何寻求一个较好的折衷方案来提高混频器各项性能参数成为设计的主要难点。附图1所示的是传统的双平衡吉尔伯特混频器，这种结构是一种被广泛采用的混频器电路结构。这种结构端口间隔离度较高，转换增益、噪声相对较低。但是在实际射频发射端应用中，如果使得上混频器的增益足够高，可以大大降低下级功率放大器的压力，但是在上混频器增益高的情况下，线性度通常又会出现无法达到理想值的情形。
发明内容
[0005] 本发明的目的是提供一种锗化硅双极-互补金属氧化物半导体(SiGe BiCMOS)改进型双吉尔伯特结构射频正交上混频器，该混频器结合了Bipolar器件和CMOS器件两者的特点，在CMOS工艺结构提供的直流电压下能够获取更高的转换增益和线性度。
[0006] 为了解决上述技术问题，本发明采取电流注入方式，在跨导级的集电极即开关管的发射极处连接由PMOS构成的电流源，用来抽取跨导级提供给开关管的电流，从而提高上混频器的转换增益。同时将上混频器的跨导级采取基于多双曲正切(multi-tanh)的多跨导级并联技术，将单跨导级的跨导(gm)随输入信号电压的变化尽量平坦化，从而提高线性度。
[0007] 本发明的具体技术方案是：
[0008] 一种改进型双吉尔伯特结构射频正交上混频器，该混频器包括：I支路I-Branch，Q支路Q-Branch，电源端VDD，地线端GND，I支路差分正相基带信号输入端INI1，I支路差分负相基带信号输入端INI2，Q支路差分正相基带信号输入端INQ1，Q支路差分负相基带信号输入端INQ2，第一偏置电压输入端BIAS1，第二偏置电压输入端BIAS2，第三偏置电压输入端BIAS3，零相位本地振荡信号输入端LO0，90度相位本地振荡信号输入端LO90，180度相位本地振荡信号输入端LO180，270度相位本地振荡信号输入端LO270，差分输出端OUT1和OUT2，第一晶体管Q1，第二晶体管Q2，第一电阻R1，第二电阻R2，第十九电阻R19，第二十电阻R20，第一MOS管M1，第二MOS管M2，第三MOS管M3及第四MOS管M4，其中I支路I-Branch和Q支路Q-Branch信号为正交信号，具体连接方式为：I支路I-Branch与Q支路Q-Branch完全相同且对称设置，第一晶体管Q1和第二晶体管Q2的发射极与地线端GND连接，第一晶体管Q1的集电极与I支路I-Branch连接；第二晶体管Q2的集电极与Q支路Q-Branch连接；第一MOS管M1的栅极、第二MOS管M2的栅极、第三MOS管M3的栅极和第四MOS管M4的栅极与第一偏置电压输入端BIAS1连接，第一MOS管M1的漏极、第二MOS管M2的漏极、第三MOS管M3的漏极和第四MOS管M4的漏极与电源端VDD连接；第一MOS管M1、第二MOS管M2的源极通过PMOS1、PMOS2端与I支路I-Branch连接；第三MOS管M3、第四MOS管M4的源极通过PMOS3、PMOS4端与Q支路Q-Branch连接；第一电阻R1跨接在电源端VDD与差分输出端OUT1之间，第二电阻R2跨接在电源端VDD与差分输出端OUT2；第十九电阻R19跨接于第一晶体管Q1的基极与第三偏置电压输入端BIAS3之间，第二十电阻R20跨接于第二晶体管Q2的基极与第三偏置电压输入端BIAS3之间；
[0009] 其中：I支路I-Branch具体电路包括：第三晶体管Q3，第四晶体管Q4，第五晶体管Q5，第六晶体管Q6，第七晶体管Q7，第八晶体管Q8，第十五晶体管Q15，第十六晶体管Q16，第十七晶体管Q17，第十八晶体管Q18，第三电阻R3，第四电阻R4，第九电阻R9，第十电阻R10，第十一电阻R11，第十二电阻R12，第一电容C1，第二电容C2，第五电容C5，第六电容C6，第一偏置电压输入端BIAS1，第二偏置电压输入端BIAS2，差分正相基带信号输入端INI1，差分负相基带信号输入端INI2，零相位本地振荡信号输入端LO0，180度相位本地振荡信号输入端LO180，差分输出端OUT1和OUT2，具体连接方式为：第三晶体管Q3的集电极与第五晶体管Q5、第七晶体管Q7的集电极以及第十五晶体管Q15、第十六晶体管Q16的发射极连接；第四晶体管Q4的集电极与第十七晶体管Q17、第十八晶体管Q18的发射极以及第六晶体管Q6、第八晶体管Q8的集电极连接；第十五晶体管Q15的基极与第十八晶体管Q18的基极连接、集电极与差分输出端OUT1连接；第十六晶体管Q16的基极与第十七晶体管Q17的基极连接、集电极与差分输出端OUT2连接；第十七晶体管Q17的集电极与差分输出端OUT1连接；第十八晶体管Q18的集电极与差分输出端OUT2连接；第三电阻R3跨接于第十五晶体管Q15的基极与第一偏置电压输入端BIAS1之间；第四电阻R4跨接于第十六晶体管Q16的基极与第一偏置电压输入端BIAS1之间；第七电阻R7跨接于第三晶体管Q3的基极与第二偏置电压输入端BIAS2之间；第八电阻R8跨接于第四晶体管Q4的基极与第二偏置电压输入端BIAS2之间；第九电阻R9跨接于第五晶体管Q5的基极与第三晶体管Q3的基极之间；第十电阻R10跨接于第六晶体管Q6的基极和第四晶体管Q4的基极之间；第十一电阻R11跨接于第七晶体管Q7的基极和第三晶体管Q3的基极之间；第十二电阻R12跨接于第八晶体管Q8的基极和第四晶体管Q4的基极之间；第一电容C1跨接于第三晶体管Q3的基极与差分正相基带信号输入端INI1之间；第二电容C2跨接于第四晶体管Q4的基极与差分负相基带信号输入端INI2之间；第五电容C5跨接于第十五晶体管Q15的基极与零相位本地振荡信号输入端LO0之间；第六电容C6跨接于第十六晶体管Q16的基极与180度相位本地振荡信号输入端LO180之间。
[0010] 所述第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4构成电流抽取电路，第一MOS管M1、第二MOS管M2的栅极相连，抽取I支路I-Branch的电流；第三MOS管M3、第四MOS管M4的栅极相连，抽取Q-Branch路的电流。
[0011] 与传统的CMOS上混频器相比，本发明的优点在于：
[0012] (1)、本发明采用的是SiGe BiCMOS工艺技术，对于每个晶体管来说，电流增益高，噪声系数小。
[0013] (2)、本发明采用电流注入技术，有效减小了本征信号开关的电流，从而可以克服开关级的直流失调、热噪声以及闪烁噪声，有利于上混频器实现增益、线性度和噪声性能之间折衷。
[0014] (3)、本发明采用基于多双曲正切的线性化技术，采用多跨导级并联结构，平坦化了跨导管的跨导随信号电压的变化，从而提高了混频器的线性度。
附图说明
[0015] 图1为传统吉尔伯特结构的混频器电路图
[0016] 图2为本发明混频器的电路图
[0017] 图3为本发明中I支路I-Branch的电路图
[0018] 图4为本发明中Q支路Q-Branch的电路图
具体实施方式
[0019] 现结合附图和实施例详细叙述本发明的技术方案。
[0020] 实施例
[0021] 本实施例具有与图2、3及图4所示的电路完全相同的电路结构。本实施例的整个设计的所有器件尺寸见表1。
[0022] 表1器件尺寸汇总
[0023]器件名 尺寸 器件名 尺寸
Q1 200nm×10um×8 R2 50ohm
Q2 200nm×10um×8 R3 2k ohm
Q3 200nm×10um×8 R4 2k ohm
Q4 200nm×10um×8 R5 2k ohm
Q5 200nm×10um×8 R6 2k ohm
Q6 200nm×10um×8 R7 2k ohm
Q7 200nm×10um×8 R8 2k ohm
Q8 200nm×10um×8 R9 200ohm
Q9 200nm×10um×8 R10 200ohm
Q10 200nm×10um×8 R11 200ohm
Q11 200nm×10um×8 R12 200ohm
Q12 200nm×10um×8 R13 2k ohm
Q13 200nm×10um×8 R14 2k ohm
Q14 200nm×10um×8 R15 200ohm
Q15 200nm×20um×16 R16 200ohm
Q16 200nm×20um×16 R17 200ohm
Q17 200nm×20um×16 R18 200ohm
Q18 200nm×20um×16 R19 4k ohm
Q19 200nm×20um×16 R20 4k ohm
Q20 200nm×20um×16 C1 26pF
Q21 200nm×20um×16 C2 26pF
Q22 200nm×20um×16 C3 26pF
M1 300nm×2um×2 C4 26pF
M2 300nm×2um×2 C5 2pF
M3 300nm×2um×2 C6 2pF
M4 300nm×2um×2 C7 2pF
R1 50ohm C8 2pF
[0024] 本发明的工作过程：
[0025] 第一晶体管Q1和第二晶体管Q2分别作为I支路I-Branch和Q支路Q-Branch的尾电流源，第三晶体管Q3至第八晶体管Q8作为I支路I-Branch并联的跨导级，第九晶体管Q9至第十四晶体管Q14作为Q支路Q-Branch并联的跨导级，第十五晶体管Q15至第十八晶体管Q18作为I支路I-Branch的开关级，第十九晶体管Q15至第二十二晶体管Q22作为Q支路Q-Branch的开关级，第一、二MOS管作为I支路I-Branch的电流抽取支路，第三、四MOS管作为Q支路Q-Branch的电流抽取支路，第一电阻R1、第二电阻R2作为差分输出电阻；其中的跨导级工作在饱和区，将输入基带信号转换成电流，此级也直接决定了混频器的转换增益的大小。
[0026] 本发明电路本质上为双平衡混频器形式，有助于抑制偶次谐波的产生并提高本地振荡信号和基带信号的隔壁度。开关管在本振信号LO的作用下，分别依次导通，使跨导对产生的小信号电流交替地从开关对流过。输入级采用3组跨导管并联，采用共源伪差分对结构。独立看来，每组跨导管与开关管形成吉尔伯特混频器结构，若输入级跨导为gm，其增益为 其中ALO是本征LO信号的幅值，RL是负载电阻。设3组跨导管的跨导依次为gm1、gm2和gm3，其等效总跨导Gm＝gm1+gm2+gm3，因此上混频转换增益为可见跨导级并联结构有助于得到较高变频增益。同时为了便于设计，跨导管取相同的宽长比，通过调节电阻的电流，来改变跨导管的直流偏置，利用各输入级在相同交流输入信号下不同的跨导特性进行互补，结合仿真结果，使输入级总跨导尽可能平坦，从而跨导级输入电流与输入电压成较好的线性关系。电路采用电流注入技术，通过仿真，可以使得通过开关级的电流能够足够小，有效克服直流失调，降低热噪声和闪烁噪声，有利于混频器实现增益、线性度以及噪声性能之间的折衷。
[0027] 本发明的混频器广泛适于宽带码分多址通信系统(WCDMA)和美洲个人通信服务系统(PCS)信号调制等应用。
