一种多屏图像分割处理系统及其方法转让专利

申请号 : CN201010511450.9

文献号 : CN101980142B

文献日 :

基本信息:

PDF:

法律信息:

相似专利:

发明人 : 胡继超

申请人 : 广东威创视讯科技股份有限公司

摘要 :

本发明涉及一种图像分割技术,特别是一种多屏图像分割处理系统及其方法。所述系统包括:水平分割模块、垂直分割模块、行场同步控制器、外部帧缓存模块、线缓存模块、子线缓存阵列及端口映射表模块;外部帧缓存模块、水平分割模块、线缓存模块、垂直分割模块和子线缓存阵列顺序依次连接;子线缓存阵列设有一个或多个子线缓存单元,端口映射表模块与垂直分割模块连接;行场同步控制器与子线缓存阵列连接,用于控制子线缓存阵列输出分割后像素流。本发明提高技术集成度的同时,使一套设备内同时集成水平分割和垂直分割两种分割功能,解决水平分割、垂直分割之间连线复杂,占用更大设备空间的问题。

权利要求 :

1.一种多屏图像分割处理系统,用于对输入的整屏像素流进行分割,从输出端得到分割后的分割像素流,其特征在于,所述系统包括:水平分割模块、垂直分割模块、行场同步控制器、外部帧缓存模块、线缓存模块、子线缓存阵列及端口映射表模块;

外部帧缓存模块、水平分割模块、线缓存模块、垂直分割模块和子线缓存阵列顺序依次连接,输入的整屏像素流首先进入外部帧缓存模块中,然后被水平分割模块水平分割得到水平分割块,进入线缓存模块,接着垂直分割模块在线缓存模块中对水平分割块进行垂直分割,得到垂直分割片段,送入子线缓存阵列;

子线缓存阵列设有一个或多个子线缓存单元,端口映射表模块与垂直分割模块连接,垂直分割模块从线缓存模块中取走水平分割块放入由端口映射表模块指定的子线缓存单元组成分割后像素流;

行场同步控制器与子线缓存阵列连接,用于控制子线缓存阵列输出分割后像素流。

2.根据权利要求1所述的分割处理系统,其特征在于,所述水平分割模块包括互相连接的复用开关和水平分割控制器,复用开关和水平分割控制器分别与线缓存模块连接,复用开关与外部帧缓存模块连接,水平分割控制器把外部帧缓存模块中的整屏像素流,根据用户配置的水平分割因子M进行水平分割,分成M个水平分割块,并发送到线缓存模块,水平分割控制器采取时间片轮转的方式控制复用开关依次把水平分割后的M个水平分割块送到线缓存模块。

3.根据权利要求2所述的分割处理系统,其特征在于,所述水平分割控制器先向线缓存模块输入水平分割块的序列号,然后控制复用开关向线缓存模块写入对应的水平分割块,从而把水平分割块的序列号标记到水平分割块的数据流的头字节中。

4.根据权利要求2所述的分割处理系统,其特征在于,所述水平分割控制器根据用户配置的水平分割因子M进行水平分割,平均等分成M个水平分割块。

5.根据权利要求2所述的分割处理系统,其特征在于,所述复用开关为多选一选择器,多路的输入数据经过复用开关的控制,选择输出一路数据,复用开关的多路输入端分别与外部帧缓存模块的每个水平分割块连接,输出端与线缓存模块连接。

6.根据权利要求1所述的分割处理系统,其特征在于,所述垂直分割模块包括互相连接的解复用开关和垂直分割控制器,所述解复用开关和垂直分割控制器与子线缓存单元分别连接,解复用开关与线缓存模块连接,垂直分割控制器从线缓存区中读取水平分割块,根据用户配置的垂直分割因子N进行垂直分割,分成N个垂直分割片段,垂直分割控制器根据从端口映射表模块接收到的端口安排映射关系控制解复用开关依次把垂直分割后的N份垂直分割片段输出到对应的子线缓存阵列的子线缓存单元。

7.根据权利要求6所述的分割处理系统,其特征在于,所述垂直分割控制器根据用户配置的垂直分割因子N进行垂直分割,平均等分成N个垂直分割片段。

8.根据权利要求6所述的分割处理系统,其特征在于,所述解复用开关为多路分配器,用于把一路的输入数据分割为多路数据,解复用开关的输入端与线缓存模块连接,多路输出端与子线缓存阵列的子线缓存单元分别连接。

9.一种多屏图像分割处理方法,用于对输入的整屏像素流进行分割,得到分割后的分割像素流,其特征在于,所述方法包括:(1)对输入的整屏像素流先缓存到外部帧缓存模块;

(2)水平分割控制器根据用户配置的水平分割因子M,采取时间片轮转的方式把外部帧缓存模块中的整屏像素流水平分成M个水平分割块依次送到线缓存模块;

(3)当检查到线缓存模块非空,则垂直分割控制器开始从线缓存模块中读取水平分割块,根据用户配置的垂直分割因子N,把水平分割块垂直分割成N个垂直分割片段,并把每个垂直分割片段根据从端口映射表接收到的端口安排映射关系依次写到对应的子线缓冲阵列的子线缓冲单元;

(4)子线缓冲阵列产生相应的检测信号,行场同步控制器根据接收到的从子线缓冲阵列发送过来的检测信号,产生相应的控制信号,并把该控制信号提供给子线缓冲阵列;

(5)子线缓冲阵列根据从行场同步控制器获得的控制信号,把接收到的从垂直分割控制器发送过来的垂直分割片段经缓存后再发送出去,从而完成整屏像素流的MXN因子的分割。

10.根据权利要求9所述的处理方法,其特征在于:

所述步骤(2)根据用户配置的水平分割因子M,把外部帧缓存模块中的整屏像素流水平平均等分成M个水平分割块依次送到线缓存模块;

所述步骤(3)根据用户配置的垂直分割因子N,把水平分割块垂直平均等分割成N个垂直分割片段。

说明书 :

一种多屏图像分割处理系统及其方法

技术领域

[0001] 本发明涉及一种图像分割技术,特别是一种多屏图像分割处理系统及其方法。

背景技术

[0002] 在视频领域的多屏显示系统中,为了在多显示屏上显示一幅完整的高分辨率和高刷新率的计算机桌面图像,通常有2种技术路线:一种是将数个低分辨率显卡集成在一个计算机主板;另外一种是计算机集成1~2个高分辨率显卡,外加一个图像分割设备。由于前者受设备空间、软件管理的复杂性以及产品的稳定性等困扰和限制,逐渐被后者所取代。我们所提出的技术架构应用在后一种方案中。在后一种技术路线(即高分辨率显卡+图像分割设备)中,目前市面上存在的产品普遍具有如下缺点:1)操作模式固定、缺乏灵活性;表现为分割阵列单元数不能灵活配置,限制了很多使用场景;2)支持的输入分辨率低;仅能支持到3840*2400@60HZ;3)水平分割与垂直分割分为单独的2套设备,技术集成度低;
4)支持的输出通道少,有的厂家是4路,有的厂家是9路。

发明内容

[0003] 本发明的第一个发明目的,在于提供一种多屏图像分割处理系统,以解决现有技术中多屏图像分割处理时,需要多个水平分割器和垂直分割器,从而造成连线负责的技术问题。
[0004] 为了实现本发明的第一个发明目的,采用的技术方案如下:
[0005] 一种多屏图像分割处理系统,用于对输入的整屏像素流进行分割,从输出端得到分割后的分割像素流,所述系统包括:水平分割模块、垂直分割模块、行场同步控制器、外部帧缓存模块、线缓存模块、子线缓存阵列及端口映射表模块;
[0006] 外部帧缓存模块、水平分割模块、线缓存模块、垂直分割模块和子线缓存阵列顺序依次连接,输入的整屏像素流首先进入外部帧缓存模块中,然后被水平分割模块水平分割得到水平分割块,进入线缓存模块,接着垂直分割模块在线缓存模块中对水平分割块进行垂直分割,得到垂直分割片段,送入子线缓存阵列;
[0007] 子线缓存阵列设有一个或多个子线缓存单元,端口映射表模块与垂直分割模块连接,垂直分割模块从线缓存模块中取走水平分割块放入由端口映射表模块指定的子线缓存单元组成分割后像素流;
[0008] 行场同步控制器与子线缓存阵列连接,用于控制子线缓存阵列输出分割后像素流。
[0009] 作为一种优选方案,所述水平分割模块包括互相连接的复用开关和水平分割控制器,复用开关和水平分割控制器分别与线缓存模块连接,复用开关与外部帧缓存模块连接,水平分割控制器把外部帧缓存模块中的整屏像素流,根据用户配置的水平分割因子M进行水平分割,分成M个水平分割块,并发送到线缓存模块,水平分割控制器采取时间片轮转的方式控制复用开关依次把水平分割后的M个水平分割块送到线缓存模块。
[0010] 作为进一步的优选方案,所述水平分割控制器先向线缓存模块输入水平分割块的序列号,然后控制复用开关向线缓存模块写入对应的水平分割块,从而把水平分割块的序列号标记到水平分割块的数据流的头字节中。
[0011] 作为进一步的优选方案,所述水平分割控制器根据用户配置的水平分割因子M进行水平分割,平均等分成M个水平分割块。
[0012] 作为进一步的优选方案,所述复用开关为多选一选择器,多路的输入数据经过复用开关的控制,选择输出一路数据,复用开关的多路输入端分别与外部帧缓存模块的每个水平分割块连接,输出端与线缓存模块连接。
[0013] 作为一种优选方案,所述垂直分割模块包括互相连接的解复用开关和垂直分割控制器,所述解复用开关和垂直分割控制器与子线缓存单元分别连接,解复用开关与线缓存模块连接,垂直分割控制器从线缓存区中读取水平分割块,根据用户配置的垂直分割因子N进行垂直分割,分成N个垂直分割片段,垂直分割控制器根据从端口映射表模块接收到的端口安排映射关系控制解复用开关依次把垂直分割后的N份垂直分割片段输出到对应的子线缓存阵列的子线缓存单元。
[0014] 作为进一步的优选方案,所述垂直分割控制器根据用户配置的垂直分割因子N进行垂直分割,平均等分成N个垂直分割片段。
[0015] 作为进一步的优选方案,所述解复用开关为多路分配器,用于把一路的输入数据分割为多路数据,解复用开关的输入端与线缓存模块连接,多路输出端与子线缓存阵列的子线缓存单元分别连接。
[0016] 本发明的第二个发明目的,在于提供一种多屏图像分割处理方法,以应用本发明第一个发明目的所述的处理系统。
[0017] 为了实现本发明的第二个发明目的,采用的技术方案如下:
[0018] 一种多屏图像分割处理方法,用于对输入的整屏像素流进行分割,得到分割后的分割像素流,所述方法包括:
[0019] (1)对输入的整屏像素流先缓存到外部帧缓存模块;
[0020] (2)水平分割控制器根据用户配置的水平分割因子M,采取时间片轮转的方式把外部帧缓存模块中的整屏像素流水平分成M个水平分割块依次送到线缓存模块;
[0021] (3)当检查到线缓存模块非空,则垂直分割控制器开始从线缓存模块中读取水平分割块,根据用户配置的垂直分割因子N,把水平分割块垂直分割成N个垂直分割片段,并把每个垂直分割片段根据从端口映射表接收到的端口安排映射关系依次写到对应的子线缓冲阵列的子线缓冲单元;
[0022] (4)子线缓冲阵列产生相应的检测信号,行场同步控制器根据接收到的从子线缓冲阵列发送过来的检测信号,产生相应的控制信号,并把该控制信号提供给子线缓冲阵列;
[0023] (5)子线缓冲阵列根据从行场同步控制器获得的控制信号,把接收到的从垂直分割控制器发送过来的垂直分割片段经缓存后再发送出去,从而完成整屏像素流的MXN因子的分割。
[0024] 作为一种优选方案:
[0025] 所述步骤(2)根据用户配置的水平分割因子M,把外部帧缓存模块中的整屏像素流水平平均等分成M个水平分割块依次送到线缓存模块;
[0026] 所述步骤(3)根据用户配置的垂直分割因子N,把水平分割块垂直平均等分割成N个垂直分割片段。
[0027] 本发明提高技术集成度的同时,使一套设备内同时集成水平分割和垂直分割两种分割功能,从而解决了单独的水平分割与垂直分割的2套设备组成实现水平、垂直都分割的硬分割方案所造成的水平分割、垂直分割之间连线复杂,占用更大设备空间的问题。同时客户可以根据实际需求配置水平分割因子M、垂直分割因子N,以及端口安排映射表的端口安排映射关系,具有操作灵活、分割阵列单元数的灵活配置、输出连线灵活等的特点。

附图说明

[0028] 图1为本发明实施例的系统结构图;
[0029] 图2为本发明实施例的水平分割模块的逻辑架构图;
[0030] 图3为本发明实施例的垂直分割模块的逻辑架构图;
[0031] 图4为分割后图像行场同步输出模块的逻辑架构图。

具体实施方式

[0032] 下面结合附图和具体实施例对本发明做进一步详细的说明。
[0033] 如图1所示为本发明实施例的系统结构图。
[0034] 如图1所示,本实施例为一种多屏图像分割处理系统,用于对输入的整屏像素流进行分割,从输出端得到分割后的分割像素流,所述系统包括:水平分割控制器、垂直分割控制器、行场同步控制器、外部帧缓存模块、线缓存、子线缓存阵列及端口安排映射表;
[0035] 外部帧缓存模块在本实施例中为双数据率动态随机存储器。
[0036] 如图1所示,双数据率动态随机存储、水平分割控制器、线缓存模块、垂直分割控制器和子线缓存阵列顺序依次连接,输入的整屏像素流首先进入双数据率动态随机存储中,然后被水平分割控制器水平分割得到水平分割块,进入线缓存模块,接着垂直分割控制器在线缓存模块中对水平分割块进行垂直分割,得到垂直分割片段,送入子线缓存阵列;
[0037] 子线缓存阵列设有N个子线缓存单元,端口安排映射表与垂直分割控制器连接,垂直分割模块从线缓存模块中取走水平分割块放入由端口映射表模块指定的子线缓存单元组成分割后像素流;
[0038] 行场同步控制器与子线缓存阵列连接,用于控制子线缓存阵列输出分割后像素流。
[0039] 如图2所示,图像水平分割模块的逻辑架构,包含帧缓存单元、复用开关、线缓冲FIFO、水平分割控制器。在对数据流操作之前,水平分割控制器根据用户配置的水平分割因子M,初始化1个帧缓存的写地址指针和M个帧缓存的读地址指针。
[0040] 模块的具体操作如下:首先对输入的高分辨率图像先缓冲到帧缓存,然后水平分割控制器根据用户配置的水平分割因子M,采取时间片轮转的方式把图像水平分成M个块依次送到线缓存区;水平分割控制器需要调度数据流对帧缓存的写入和读出,在读出时需要将块的序列号(0~M-1)标记到数据流的头字节中。水平分割控制器在每次读写结束时,需要更新帧缓存的写地址指针和M个帧缓存的读地址指针,以便于下次操作。
[0041] 如图3所示,图像垂直分割模块的逻辑架构,包含线缓冲FIFO、复用开关、子线缓存阵列、水平分割控制器。在对数据流操作之前,垂直分割控制器按照用户配置的垂直分割因子N以及原始行的长度,计算出N等分的长度大小,作为计数器的最大值CNT_MAX。
[0042] 模块的具体操作如下:当线缓冲区FIFO非空后,垂直分割控制器开始从线缓存区FIFO中读取数据,根据端口映射表第一个条值的指示,数据写到对应的子线缓冲区;当读计数器的值达到CNT_MAX,计数器清零,垂直分割控制器开始第二个片段操作,从线缓冲区FIFO中读取数据,根据端口映射表第二个条值的指示,写到对应的子线缓存区,如上操作,直到第N片段;然后重新开始,如此循环。
[0043] 如图4所示,行场同步控制器最后按照统一的节拍把所有子线缓冲区的像素流同步读出,传输给后端用户接口,从而完成整幅图像的MXN因子的分割。
[0044] 本发明实施例的具体实施步骤如下:
[0045] 具体实施方法如下:
[0046] 步骤一、如图1所示,水平分割控制器把输入的高分辨率原始图像接收,并缓存到外部帧缓存(双数据率动态随机存储器)。
[0047] 步骤二、如图2所示,水平分割控制器把高分辨率的原始图像从外部帧缓存读取出来,同时根据用户配置的水平分割因子M,把从外部帧缓存读取出来的高分辨率原始图像水平分成M个块,并将块的序列号(0~M-1)依次标记到该水平分割后M个块的头字节中,再使用水平分割控制器内部的复用开关,采取时间片轮转的方式依次把带有块序列号的水平分割后的M个块送到线缓存区,而线缓存区对带有块序列号的水平分割后的M个块数据进行缓存。
[0048] 步骤三、如图3所示,按照用户配置的垂直分割因子N,垂直分割控制器把从线缓冲区接收到的原始图像的一整行等分成N份片段,再使用垂直分割控制器内部的解复用开关,根据从端口映射表接收到的端口安排映射关系依次把垂直分割后的N份片段输出到对应的子线缓冲阵列,子线缓冲阵列再把该N份片段进行缓存。
[0049] 步骤四、如图4所示,子线缓冲阵列产生相应的检测信号,行场同步控制器根据接收到的从子线缓冲阵列发送过来的检测信号,产生相应的控制信号,并把该控制信号提供给子线缓冲阵列。
[0050] 步骤五、如图4所示,子线缓冲阵列把从垂直分割控制器接收过来的数据、并把该数据缓存,再根据从行场同步控制器获得的控制信号,把接收到的从垂直分割控制器发送过来的数据经缓存后再发送出去, 传输给后端用户接口,从而完成整幅图像的MXN因子的分割。