一种绝缘体上硅的波导光栅耦合器，所述耦合器采用绝缘体上硅材料，包括：一衬底；一限制层，该限制层制作在衬底上；一波导层，该波导层制作在限制层上，该波导层上面的一端横向制作有衍射光栅；一光子器件，该光子器件的光发射端或接收端置于波导层上的衍射光栅的上方。
1.一种绝缘体上硅的波导光栅耦合器，所述耦合器采用绝缘体上硅材料，包括：一衬底；
一波导层，该波导层制作在限制层上，该波导层上面的一端横向制作有衍射光栅；
一光子器件，该光子器件的光发射端或接收端置于波导层上的衍射光栅的上方。
2.根据权利要求1所述的绝缘体上硅的波导光栅耦合器，其中所述的波导层包括：一亚微米波导，该亚微米波导为矩形体；
一锥形波导，该锥形波导为梯形，该锥形波导的窄端与亚微米波导连接；
一衍射光栅，该衍射光栅为矩形体，该衍射光栅的一端与锥形波导的宽端连接。
3.根据权利要求1或2所述的绝缘体上硅的波导光栅耦合器，其中所述波导层的厚度小于1μm；限制层的厚度大于1μm。
4.根据权利要求2所述的绝缘体上硅的波导光栅耦合器，其中所述亚微米波导的宽度小于1μm；锥形波导的长度为50-500μm，宽度介于亚微米波导与衍射光栅的宽度之间，衍射光栅的宽度为8-20μm，亚微米波导、锥形波导和衍射光栅的刻蚀深度为100-500nm。
5.根据权利要求1或4所述的绝缘体上硅的波导光栅耦合器，其中所述衍射光栅的面2
积为20-700μm，适用于结构紧凑的光子集成，衍射光栅为亚微米量级的大占空比均匀周期光栅，衍射光栅周期数为5-50，占空比为0.60-0.90，单个周期长度500-700nm，单个周期内光栅的刻槽的宽度为50-280nm，脊型的宽度为300-630nm。
6.一种绝缘体上硅的波导光栅耦合器的制作方法，包括如下步骤：步骤1：在硅衬底上依次制作限制层和波导层，形成绝缘体上硅晶片；
步骤3：将烘干的绝缘体上硅晶片放入匀胶机中，旋涂电子束光刻胶层，前烘；
步骤4：采用电子束曝光工艺对绝缘体上硅晶片表面的电子束光刻胶进行曝光，在绝缘体上硅晶片的表面形成亚微米波导、锥形波导和衍射光栅的光刻胶掩膜图形；
步骤5：采用感应耦合等离子体刻蚀，在波导层上形成亚微米波导、锥形波导和衍射光栅；
步骤7：将一光子器件置于靠近波导层上的衍射光栅的上部，完成波导光栅耦合器的制作。
7.根据权利要求6所述的绝缘体上硅的波导光栅耦合器的制作方法，其中前烘的温度为140-200℃，时间为14-20分钟。
8.根据权利要求6所述的绝缘体上硅的波导光栅耦合器，其中所述波导层的厚度小于
9.根据权利要求6所述的绝缘体上硅的波导光栅耦合器，其中所述亚微米波导的宽度小于1μm，锥形波导的长度为50-500μm，宽度介于亚微米波导与衍射光栅的宽度之间，衍射光栅宽度为8-20μm；亚微米波导、锥形波导和衍射光栅的刻蚀深度为100-500nm。
10.根据权利要求6或9所述的绝缘体上硅的波导光栅耦合器，其中所述衍射光栅的面2
积为20-700μm，适用于结构紧凑的光子集成，衍射光栅为亚微米量级的大占空比均匀周期光栅，衍射光栅的周期数为5-50，占空比为0.60-0.90，单个周期长度500-700nm，单个周期内光栅的刻槽的宽度为50-280nm，脊型的宽度为300-630nm。
绝缘体上硅的波导光栅耦合器及其制作方法
技术领域
[0001] 本发明涉及光子器件技术领域，是一种光栅波导耦合器，该光栅耦合器的结构可有效降低光纤和亚微米波导间的耦合损耗，易于实现高密度光器件集成和光芯片的片上测试，广泛应用于光通讯，芯片间光互连、光芯片检测以及高速硅电光集成中。
背景技术
[0002] 进入新世纪以来，随着微纳光电集成技术的不断发展，芯片的集成度越来越高，器件的尺寸不断缩小，用于传输光信号的波导逐渐缩小到了亚微米尺度。在用于通信波段的众多光波导材料中，绝缘体上硅材料由于波导层有强大的光限制能力，易于制作亚微米级别的低损耗光波导；同时制备工艺与微电子集成电路工艺兼容，大大减少了制备光电芯片的成本，使之成为实现高密度光电集成芯片的最有竞争力的材料之一。然而，随着绝缘体上硅光波导尺寸的缩小，波导中的光的模斑尺寸也变得小于1μm，而光纤中的模斑尺寸为8-10μm，二者之间模斑尺寸、有效折射率的失配将导致辐射模以及背反射的出现，光从光纤进入这种小尺寸的波导经常会带来很大的损耗，这给器件的在线测试、后续的封装等带来了很大的困难，芯片的性能也受到了局限。因此在集成光电子学领域，虽然绝缘体上硅亚微米波导能够用于制作各种高集成度、高性能的光电器件，但光波导与用于输入输出光的光子器件之间的耦合问题是一直是一个亟待解决的课题。
[0003] 近些年来，光栅耦合器由于对准容差大，易实现芯片在线测试，不需要后续的抛光工艺等优势成为了解决耦合问题的重要途径之一。目前普通均匀周期光栅耦合器(占空比为0.5)已经可以实现与光纤的垂直耦合，但耦合效率较低。另外，由于光波导通常比光栅的刻蚀深度更深，导致光栅耦合器的制作往往需要两步电子束光刻和刻蚀工艺，不仅增加了制备成本，而且由于套刻误差的存在，工艺容差也减小了。如果通过增加普通均匀周期光栅耦合器的刻蚀深度来实现一次电子束光刻和刻蚀工艺制备光波导与光栅耦合器，又会导致耦合效率的降低。
发明内容
[0004] 本发明的目的在于提供一种绝缘体上硅的波导光栅耦合器及其制作方法，其可实现了光纤与亚微米波导之间的高效耦合；可以实现光波导与耦合器通过一次电子束光刻与刻蚀工艺同时制备。
[0005] 为达到上述目的，本发明的技术解决方案是：
[0006] 本发明提供一种绝缘体上硅的波导光栅耦合器，所述耦合器采用绝缘体上硅材料，包括：
[0007] 一衬底；
[0008] 一限制层，该限制层制作在衬底上；
[0009] 一波导层，该波导层制作在限制层上，该波导层上面的一端横向制作有衍射光栅；
[0010] 一光子器件，该光子器件的光发射端或接收端置于波导层上的衍射光栅的上方。
[0011] 本发明还提供一种绝缘体上硅的波导光栅耦合器的制作方法，包括如下步骤：
[0012] 步骤1：在硅衬底上依次制作限制层和波导层，形成绝缘体上硅晶片；
[0013] 步骤2：清洗绝缘体上硅晶片表面的波导层，烘干；
[0014] 步骤3：将烘干的绝缘体上硅晶片放入匀胶机中，旋涂电子束光刻胶层，前烘；
[0015] 步骤4：采用电子束曝光工艺对绝缘体上硅晶片表面的电子束光刻胶进行曝光，在绝缘体上硅晶片的表面形成亚微米波导、锥形波导和衍射光栅的光刻胶掩膜图形；
[0016] 步骤5：采用感应耦合等离子体刻蚀，在波导层上形成亚微米波导、锥形波导和衍射光栅；
[0017] 步骤6：将刻蚀完成的绝缘体上硅晶片去胶清洗；
[0018] 步骤7：将一光子器件置于靠近波导层上的衍射光栅的上部，完成波导光栅耦合器的制作。
附图说明
[0019] 下面结合附图和实施例对本发明的结构和特征作进一步的详细描述，其中：
[0020] 图1是绝缘体上硅的波导光栅耦合器的结构截面示意图；
[0021] 图2是绝缘体上硅的波导光栅耦合器的结构三维示意图；
[0022] 图3是绝缘体上硅的波导光栅耦合器的材料结构示意图；
[0023] 图4是绝缘体上硅的波导光栅耦合器的光栅区的局部放大图。
[0024] 图5(a)、(b)、(c)、(d)是为制作图1和图2所示的绝缘体上硅的波导光栅耦合器中的光栅与波导的工艺流程示意图。
具体实施方式
[0025] 请参阅图1、图2及图3所示，本发明提供一种绝缘体上硅的波导光栅耦合器，所述耦合器采用绝缘体上硅材料，包括：
[0026] 一衬底7；该衬底为绝缘体上硅的衬底，波导层与限制层均制作在该衬底上。
[0027] 一限制层6，该限制层6制作在衬底7上；限制层6的厚度大于1μm；该限制层为绝缘体上硅的限制层，由于其折射率小于波导层，可以将光限制在波导层的波导中；
[0028] 一波导层5，该波导层5制作在限制层6上，该波导层5上面的一端横向制作有衍射光栅3，该波导层5的厚度小于1μm；该波导层5包括：亚微米波导1、锥形波导2和衍射光栅3；
[0029] 亚微米波导1，该亚微米波导1为矩形体；所述亚微米波导1的宽度小于1μm；
[0030] 一锥形波导2，该锥形波导2为梯形，该锥形波导2的窄端与亚微米波导1连接；该锥形波导2的长度为50-500μm，宽度介于亚微米波导1与衍射光栅3的宽度之间，由于锥形波导2足够长，前两者之间的传输损耗可以忽略；但基于提高集成度的考虑，锥形波导的长度还应限制在一定范围内。
[0031] 一衍射光栅3，该衍射光栅3为矩形体，该衍射光栅3的一端与锥形波导2的宽端2
连接，该衍射光栅3的宽度为8-20μm，面积为20-700μm，适用于结构紧凑的光子集成，衍射光栅3为亚微米量级的大占空比均匀周期光栅，衍射光栅3周期数为5-50，占空比为
0.60-0.90，单个周期长度500-700nm，单个周期内光栅的刻槽8的宽度为50-280nm，脊型9的宽度为300-630nm；由于该衍射光栅3制作在绝缘体上硅的波导层上，可以将光耦合出或者耦合入波导，耦合光的方向与波导表面近似垂直，如果将光子器件置于光栅上部，衍射光栅可以将波导中的光耦合出去，被光栅上部的光子器件接收；衍射光栅也可以将光子器件发出的光耦合进入波导；
[0032] 微米波导1、锥形波导2和衍射光栅3的刻蚀深度为100-500nm；由于这三者的刻蚀深度一致，可以通过一步电子束光刻与刻蚀工艺制作完成，减少了成本且提高了工艺容差。
[0033] 光子器件4(如光纤、半导体激光器或探测器等)的光发射端或接收端靠近波导层5上的衍射光栅3，光子器件4的轴线与衍射光栅3表面法线方向倾斜小于15°的角度。
[0034] 以亚微米波导1中的光通过衍射光栅3耦合进入光子器件4中为例，简要说明下光栅耦合器的光路。亚微米波导1中的光通过锥形波导2无损的进入衍射光栅3区，经光栅的衍射，衍射光一部分向上衍射，进入光子器件4中；一部分向下衍射，经波导层5与限制层6的界面反射后再向上进入光子器件4中。
[0035] 本发明中提出的衍射光栅3由于占空比大于0.5，常被称为大占空比光栅，其用于制作衍射光栅的优势在于：光栅的刻蚀深度与波导一致，理论上会有更多的光进入光栅区，光栅的衍射强度很高；而且由于光栅的占空比很高，光栅的刻蚀槽会形成窄缝结构，光场在此处会发生交叠，从而集中了衍射的光场能量，有利于光的向上耦合，提高了衍射光栅与光纤间的耦合效率。
[0036] 现研究表明，本发明提出的绝缘体上硅的大占空比波导光栅耦合器能够实现光纤与亚微米波导的高效耦合，由于刻蚀深度与光波导一致，因而可以通过一次电子束光刻与刻蚀工艺同时制备光波导与光栅耦合器，制作成本低，工艺容差大，而且由于与微电子制造工艺完全兼容，可以实现与其他绝缘体上硅基光电器件的集成。
[0037] 请再参阅图4及图5，并配合参阅图1、图2和图3所示，本发明提供一种绝缘体上硅的波导光栅耦合器的制作方法，包括如下步骤：
[0038] 步骤1：在硅衬底7上依次制作限制层6和波导层5，形成绝缘体上硅晶片；
[0039] 步骤2：清洗绝缘体上硅晶片表面的波导层5，烘干；
[0040] 步骤3：将烘干的绝缘体上硅晶片放入匀胶机中，旋涂电子束光刻胶层10，转速为2000-5000每分钟，厚度约为200-600nm，如图5(a)所示，前烘的温度为140-200℃，时间为
14-20分钟；
[0041] 步骤4：采用电子束曝光工艺对绝缘体上硅晶片表面的电子束光刻胶进行曝光，形成亚微米波导1、锥形波导2和衍射光栅3的光刻胶掩膜图形，如图5(b)所示；其中所述亚微米波导1的宽度小于1μm，锥形波导2的长度为50-500μm，宽度介于亚微米波导1与衍射光栅3的宽度之间，衍射光栅3宽度为8-20μm；亚微米波导1、锥形波导2和衍射光栅3的刻蚀深度为100-500nm；
[0042] 步骤5：采用感应耦合等离子体刻蚀，在波导层5上一次刻蚀形成亚微米波导1、锥2
形波导2和衍射光栅3，如图5(c)所示；其中所述衍射光栅3的面积为20-700μm，适用于结构紧凑的光子集成，衍射光栅3为亚微米量级的大占空比均匀周期光栅，衍射光栅3的周期数为5-50，占空比为0.60-0.90，单个周期长度500-700nm，单个周期内光栅的刻槽8的宽度为50-280nm，脊型9的宽度为300-630nm；所述波导层5的厚度小于1μm，限制层的厚度大于1μm；
[0043] 步骤6：将刻蚀完成的绝缘体上硅晶片去胶清洗，如图5(d)所示；
[0044] 步骤7：将一光子器件4置于靠近波导层5上的衍射光栅3的上部，完成波导光栅耦合器的制作。
[0045] 以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可轻易想到的变换或替换，都应涵盖在本发明的包含范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
