像素结构及其制造方法

摘要

一种像素结构的制造方法。首先，提供一具有多个像素区域的基板。接着，于基板上形成共享电极，其环绕于各像素区域的周围。然后，于共享电极上形成储存电容电极。继之，形成第一保护层，覆盖储存电容电极与共享电极。再来，于各像素区域中形成扫描线以与栅极。接着，形成栅绝缘层以与栅绝缘层上的半导体层。再来，于各像素区域中形成数据线、源极与漏极。接着，于基板上形成第二保护层，并于漏极上方的第二保护层中形成接触窗开口。然后，于各像素区域中形成像素电极，而像素电极是藉由接触窗开口与漏极电性连接。

权利要求

1.一种像素结构的制造方法，其特征在于，包括：(A)提供一基板，具有阵列排列的多个像素区域；

(B)于该基板上形成一共享电极，环绕于各该像素区域的周围；

(C)于该共享电极上形成一储存电容电极；

(D)形成一第一保护层，覆盖该储存电容电极与该共享电极；

(E)于各该像素区域中形成一扫描线以及一栅极；

(F)形成一栅绝缘层，覆盖该扫描线及该栅极；

(G)于该栅极上方的该栅绝缘层上形成一半导体层；

(H)于各该像素区域中形成一数据线、一源极与一漏极，而该源极与该漏极形成于该半导体层的两侧；

(I)于该基板上形成一第二保护层，覆盖该数据线、该源极与该漏极；

(J)于该漏极上方的该第二保护层中形成一接触窗开口，而曝露出该漏极；以及(K)于各该像素区域中形成一像素电极，该像素电极是藉由该接触窗开口与该漏极电性连接。

2.一种像素结构的制造方法，其特征在于，包括：(A)提供一基板，具有阵列排列的多个像素区域；

(B)于各该像素区域中形成一扫描线以及一栅极；

(C)形成一栅绝缘层，覆盖该扫描线及该栅极；

(D)于该栅极上方的该栅绝缘层上形成一半导体层；

(E)于各该像素区域中形成一数据线、一源极与一漏极，而该源极与该漏极形成于该半导体层的两侧；

(F)于该基板上形成一第二保护层，覆盖该数据线、该源极与该漏极；

(G)在该第二保护层上形成一共享电极，环绕于各该像素区域的周围；

(H)于该共享电极上形成一储存电容电极；

(I)形成一第一保护层，覆盖该储存电容电极与该共享电极；

(J)于该漏极上方的该第二保护层与该第一保护层中形成该接触窗开口，而曝露出该漏极；以及(K)于各该像素区域中形成一像素电极，该像素电极是藉由该接触窗开口与该漏极电性连接。

3.如权利要求1所述的像素结构的制造方法，其特征在于，形成该半导体层的方法包括：于该栅极上方的该栅绝缘层上形成一通道层；以及于该通道层上形成一奥姆接触层。

4.如权利要求1所述的像素结构的制造方法，其特征在于，该储存电容电极往各该像素区域内延伸、且与该像素电极在各该像素区域的周围部分重迭。

5.一种像素结构，设置于一基板上，其特征在于，该基板具有阵列排列的多个像素区域，且该像素结构设置于各该像素区域中，该像素结构包括：一共享电极，设置于该基板上方，环绕于各该像素区域的周围；

一储存电容电极，位于该共享电极上；

一第一保护层，覆盖该储存电容电极与该共享电极；

一扫描线及一栅极，设置于各该像素区域中；

一栅绝缘层，覆盖该扫描线与该栅极；

一半导体层，设置于该栅极上方的该栅绝缘层上；

一数据线、一源极及一漏极，设置于各该像素区域中，而该源极与该漏极设置于该半导体层的两侧；

一第二保护层，覆盖该数据线、该源极及该漏极，其中该漏极上方的该第二保护层中具有一接触窗开口；以及一像素电极，设置于各该像素区域中，该像素电极是藉由该接触窗开口与该漏极电性连接。

6.如权利要求5所述的像素结构，其特征在于，该共享电极、该储存电容电极与该第一保护层是由下往上、依序设置于该第二保护层上，且使该漏极上方的该第二保护层与该第一保护层中形成该接触窗开口，而曝露出该漏极。

7.如权利要求5所述的像素结构，其特征在于，该储存电容电极对应该扫描线而设置，且该储存电容电极、该第一保护层与该扫描线构成一第一储存电容。

8.如权利要求5所述的像素结构，其特征在于，该储存电容电极对应该数据线而设置，且该储存电容电极、该第一保护层、该栅绝缘层与该数据线构成一第二储存电容。

9.如权利要求5所述的像素结构，其特征在于，该储存电容电极往各该像素区域内延伸、且与该像素电极在各该像素区域的周围部分重迭。

10.如权利要求5所述的像素结构，其特征在于，该储存电容电极的材料包括：铟锡氧化物或铟锌氧化物，该储存电容电极的厚度为

11.一种像素结构的制造方法，其特征在于，包括：提供一基板，具有阵列排列的多个像素区域；

于各该像素区域中形成一扫描线、一栅极及至少一共享电极线段，其中该共享电极线段仅部分位于该像素区域内，且设置于该像素区域的周围；

于各该像素区域中形成一第一储存电容电极，且该第一储存电容电极电性连接于同一像素区域中相邻的两个共享电极线段之间；

形成一栅绝缘层，覆盖该扫描、该栅极、该共享电极线段与该第一储存电容电极；

于该栅极上方的该栅绝缘层上形成一半导体层；

于各该像素区域中形成一数据线、一源极与一漏极，而该源极与该漏极形成于该半导体层的两侧；

于该基板上形成一保护层，覆盖该数据线、该源极与该漏极；

于该漏极上方的该保护层中形成一接触窗开口，而曝露出该漏极；以及于各该像素区域中形成一像素电极，该像素电极是藉由该接触窗开口与该漏极电性连接。

12.如权利要求11所述的像素结构的制造方法，其特征在于，还包括于该基板上形成一第二储存电容电极，设置于该像素区域中、且电性连接到前一个像素结构的扫描线；

其中，该第二储存电容电极、该栅绝缘层与该像素电极构成一栅极上储存电容。

13.如权利要求11所述的像素结构的制造方法，其特征在于，于各该像素区域中形成该数据线、该源极与该漏极的步骤中，更包括形成一遮蔽层，该遮蔽层形成于该栅绝缘层与该保护层之间，且该遮蔽层与该扫描线彼此平行、且邻近于各该像素区域的边缘。

14.如权利要求11所述的像素结构的制造方法，其特征在于，该第一储存电容电极往各该像素区域内延伸、且与该像素电极在各该像素区域的周围部分重迭。

15.一种像素结构，设置于一基板上，其特征在于，该基板具有阵列排列的多个像素区域，且该像素结构设置于各该像素区域中，该像素结构包括：一扫描线、一栅极及至少一共享电极线段，设置于各该像素区域中，其中该共享电极线段仅部分位于该像素区域内，且设置于该像素区域的周围；

一第一储存电容电极，设置于各该像素区域中，该第一储存电容电极电性连接于同一像素区域中相邻的两个共享电极线段之间；

一栅绝缘层，覆盖该扫描线、该栅极、该共享电极线段与该第一储存电容电极；

一半导体层，设置于该栅极上方的该栅绝缘层上；

一数据线、一源极与一漏极，设置于各该像素区域中，而该源极与该漏极形成于该半导体层的两侧；

一保护层，设置于该基板上且覆盖该数据线、该源极与该漏极，其中该漏极上方的该保护层中具有一接触窗开口；以及一像素电极，该像素电极是藉由该接触窗开口与该漏极电性连接。

16.如权利要求15所述的像素结构，其特征在于，还包括：一第二储存电容电极，设置于该基板上，该第二储存电容电极设置于该像素区域中、且电性连接到前一个像素结构的扫描线，其中，该第二储存电容电极、该栅绝缘层与该像素电极构成一栅极上储存电容。

17.如权利要求15所述的像素结构，其特征在于，该第一储存电容电极还对应该数据线而设置，且该第一储存电容电极、该栅绝缘层、该数据线构成一储存电容，该第一储存电容电极往各该像素区域内延伸、且与该像素电极在各该像素区域的周围部分重迭。

说明书

像素结构及其制造方法

技术领域

[0001] 本发明是有关于一种像素结构及其制造方法，且特别是有关于一种具有高开口率及良好显示质量的像素结构及其制造方法。

背景技术

[0002] 液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，因此已取代阴极射线管成为新一代显示器的主流。传统的液晶面板是由彩色滤光基板、薄膜晶体管阵列基板以及配置于此两基板间的液晶层所构成。为了提升液晶面板的显示质量，许多针对液晶面板的中像素结构的布局设计陆续被提出。

[0003] 图1为公知一种像素结构的上视示意图。请参照图1，基板101具有阵列排列的多个像素区域102，而像素结构100设置于各像素区域102中。此处仅绘示单个像素区域102以便于说明。像素结构100包括扫描线110与栅极112、共享电极114与共享电极116、半导体层122、数据线130、源极132与漏极134，以及像素电极150。共享电极114与共享电极116的配置可增加像素结构100中的储存电容，以维持显示画面的质量。

[0004] 像素结构100是一种利用公知的五道光罩制程所形成的薄膜晶体管像素结构。公知的五道光罩制程包括：形成扫描线110与栅极112、共享电极114与共享电极116的第一道光罩制程；形成半导体层122的第二道光罩制程；形成数据线130、源极132与漏极134的第三道光罩制程；形成漏极134上方接触窗开口CH的第四道光罩制程；以及形成像素电极150的第五道光罩制程。

[0005] 在像素结构100中，由于扫描线110、数据线130、构成薄膜晶体管的栅极112、源极132与漏极134，以及共享电极114、116等组件是由不透光的金属层所构成，因此像素结构
100的开口率会受到这些不透光的金属层所影响而降低。共享电极114、116的设置虽可增加像素结构100中的储存电容，但共享电极114、116在各个像素区域中所占的面积越大，即意味着像素结构100的开口率越低。

[0006] 当像素结构100应用于高分辨率的可携式液晶显示装置时，由于每个像素区域102所占空间变小，因此像素结构100的开口率约仅有52％，低于一般的电视或监视器。如此，势必要增加显示装置中光源的亮度以维持像素结构100的显示亮度，而造成能源的浪费。

[0007] 此外，由于像素结构100的共享电极114与扫描线110是同时形成于基板101上，因此当共享电极114与扫描线110的距离接近时，共享电极114与扫描线110之间容易发生短路而使得产品的良率下降。

发明内容

[0008] 本发明提供一种像素结构，可具有较高的开口率、以及良好的显示质量。

[0009] 本发明提供一种像素结构的制造方法，可制造出上述的像素结构、并可提高产品良率。

[0010] 基于上述，本发明提供一种像素结构的制造方法，包括以下(A)～(K)的步骤。步骤(A)：提供基板，此基板具有阵列排列的多个像素区域。步骤(B)：于基板上形成共享电极，环绕于各像素区域的周围。步骤(C)：于共享电极上形成一储存电容电极。步骤(D)：形成第一保护层，覆盖储存电容电极与共享电极。步骤(E)：于各像素区域中形成扫描线以与栅极。步骤(F)：形成栅绝缘层，覆盖扫描线与栅极。步骤(G)：于栅极上方的栅绝缘层上形成半导体层。步骤(H)：于各像素区域中形成数据线、源极与漏极，而源极与漏极形成于半导体层的两侧。步骤(I)：于基板上形成第二保护层，覆盖数据线、源极与漏极。步骤(J)：于漏极上方的第二保护层中形成接触窗开口，而曝露出漏极。步骤(K)：于各像素区域中形成像素电极，而像素电极是藉由接触窗开口与漏极电性连接。

[0011] 本发明提供一种像素结构，设置于基板上，此基板具有阵列排列的多个像素区域，且像素结构设置于各像素区域中，此像素结构包括共享电极、储存电容电极、第一保护层、扫描线与栅极、栅绝缘层、半导体层、数据线、源极及漏极、第二保护层以及像素电极。共享电极设置于基板上方，环绕于各像素区域的周围。储存电容电极位于共享电极上。第一保护层覆盖储存电容电极与共享电极。扫描线与栅极设置于各像素区域中。栅绝缘层覆盖扫描线与栅极。半导体层设置于栅极上方的栅绝缘层上。数据线、源极及漏极设置于各像素区域中，而源极与漏极设置于半导体层的两侧。第二保护层覆盖数据线、源极及漏极，其中漏极上方的第二保护层中具有接触窗开口。像素电极设置于各像素区域中，且像素电极是藉由接触窗开口与漏极电性连接。

[0012] 本发明提供一种像素结构的制造方法。首先，提供基板，其具有阵列排列的多个像素区域。接着，于各像素区域中形成扫描线、栅极以及至少一共享电极线段，其中共享电极线段仅部分位于像素区域内。再来，于各像素区域中形成第一储存电容电极，且第一储存电容电极电性连接于相邻的两个共享电极线段之间。继之，形成栅绝缘层，覆盖扫描线、栅极、共享电极线段与第一储存电容电极。然后，于栅极上方的栅绝缘层上形成半导体层。接着，于各像素区域中形成数据线、源极与漏极，而源极与漏极形成于半导体层的两侧。再来，于基板上形成保护层，覆盖数据线、源极与漏极。继之，于该漏极上方的保护层中形成接触窗开口，而曝露出漏极。然后，于各像素区域中形成像素电极，此像素电极是藉由接触窗开口与漏极电性连接。

[0013] 本发明提供一种像素结构，设置于基板上，此基板具有阵列排列的多个像素区域，且像素结构设置于各像素区域中，此像素结构包括：扫描线、栅极、至少一共享电极线段、第一储存电容电极、栅绝缘层、半导体层、数据线、源极、漏极、保护层、以及像素电极。扫描线、栅极及至少一共享电极线段设置于各像素区域中，其中共享电极线段仅部分位于像素区域内。第一储存电容电极设置于各像素区域中，且第一储存电容电极电性连接于相邻的两个共享电极线段之间。栅绝缘层覆盖扫描线、栅极、共享电极线段与第一储存电容电极。半导体层设置于栅极上方的栅绝缘层上。数据线、源极与漏极设置于各像素区域中，而源极与漏极形成于半导体层的两侧。保护层设置于基板上且覆盖数据线、源极与漏极，其中漏极上方的保护层中具有接触窗开口。像素电极是藉由接触窗开口与漏极电性连接。

[0014] 本发明的像素结构将共享电极以及储存电容电极设置在像素区域的周围且对应扫描线与数据线而设置，藉此，共享电极不遮蔽到像素区域中间的部分，而提高像素结构的开口率。所形成的储存电容还可维持良好的显示质量。此外，像素结构的制造方法较公知技术多利用了1至2道的光罩制程，亦即，利用额外的光罩制程来制作共享电极及储存电容电极。特别是，由于共享电极与扫描线并非利用同一道光罩制程而制作，可避免共享电极与扫描线之间发生短路现象。

[0015] 为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

[0016] 图1为公知一种像素结构的上视示意图；

[0017] 图2为本发明第一实施例的像素结构上视示意图；

[0018] 图3A～3C分别为沿图2的T-T’、S-S’以及U-U’线的断面示意图；

[0019] 图4A-图4H为本发明第一实施例的像素结构的制造方法流程示意图；

[0020] 图5为本发明第二实施例的像素结构上视示意图；

[0021] 图6沿图5的V-V’线的断面示意图；

[0022] 图7A～7H为本发明第二实施例的像素结构的制造方法流程示意图；

[0023] 图8为本发明第三实施例的像素结构上视示意图；

[0024] 图9A～9C分别为沿图8的X-X’、Y-Y’以及Z-Z’线的断面示意图；

[0025] 图10A～10G为本发明第三实施例的像素结构的制造方法流程示意图。

具体实施方式

[0026] 本发明是以增加光罩制程的方式，来减少因共享电极的设置所造成的开口率损失，藉以形成具有高开口率及良好显示质量的像素结构。特别是，共享电极与扫描线并非利用同一道光罩制程制作，可避免共享电极与扫描线之间发生短路现象。另外，在共享电极上直接设置储存电容电极，使像素结构还具有良好的储存电容。以下将以数个实施例并配合所对应的图示详细说明本发明。

[0027] 第一实施例

[0028] 图2为本发明第一实施例的像素结构上视示意图。图3A～3C分别为沿图2的T-T’、S-S’以及U-U’线的断面示意图。

[0029] 请参照图2、图3A～3C，像素结构200设置于基板201上，此基板201具有阵列排列的多个像素区域202，且像素结构200设置于各像素区域202中。为便于说明，图2中仅绘示单个像素区域202。像素结构200包括：共享电极210、储存电容电极220、第一保护层225、扫描线230与栅极232、栅绝缘层240、半导体层242、数据线250、源极252及漏极254、第二保护层260以及像素电极270。

[0030] 共享电极210设置于基板201上方，环绕于各像素区域202的周围。储存电容电极220位于共享电极210上。第一保护层225覆盖储存电容电极220与共享电极210。扫描线230与栅极232设置于各像素区域202中。栅绝缘层240覆盖扫描线230与栅极232。半导体层242设置于栅极232上方的栅绝缘层240上。数据线250、源极252及漏极254设置于各像素区域202中，而源极252与漏极254设置于半导体层242的两侧。第二保护层
260覆盖数据线250、源极252及漏极254，其中漏极254上方的第二保护层260中具有接触窗开口CH。像素电极270设置于各像素区域202中，且像素电极270是藉由接触窗开口CH与漏极254电性连接。

[0031] 在本实施例中，由于共享电极210是环绕于各像素区域202的周围、且位于扫描线230与数据线250的下方，因此共享电极210可作为一种位于薄膜晶体管阵列基板上的遮光层(BM On Array)配置。并且，透过像素区域202中间部分的光线不会被共享电极210所遮蔽，因此像素结构200可具有较高的开口率。在一实施例中，像素结构200的开口率可达约76％。

[0032] 以下，介绍像素结构200的各个组件的材料与膜厚的实施例。共享电极210的材料例如是铬或钼，且共享电极210的厚度为2,250 -2,750 储存电容电极220的材料例如是铟锡氧化物或铟锌氧化物，且储存电容电极220的厚度为900 -1,100 第一保护层225的材料例如是氮化硅，且第一保护层225的厚度为4,500 -5,500

[0033] 扫描线230与栅极232的材料例如是铬或钼，且扫描线230与栅极232的厚度为2,250 -2,750 栅绝缘层240的材料例如是氮化硅，且栅绝缘层240的厚度为3,600-4,400 半导体层242的材料例如是非晶硅，且半导体层242的厚度为1,800 -2,200在一未绘示的实施例中，上述半导体层242例如可具有通道层及奥姆接触层。其中，通道层可设置于栅极232上方的栅绝缘层240上，而奥姆接触层设置于通道层242上。

[0034] 数据线250、源极252与漏极254的材料例如是铬或钼，且数据线250、源极252与漏极254的厚度为2,250 -2,750 第二保护层260的材料例如是氮化硅，且第二保护层260的厚度为2,700 -3,300 像素电极270的材料例如是铟锡氧化物或铟锌氧化物，且像素电极270的厚度为900 -1,100

[0035] 请继续参照图2与图3A～3C，在像素结构200中，储存电容电极220是对应扫描线230而设置，且储存电容电极220、第一保护层225与扫描线230构成第一储存电容Cst1。另外，储存电容电极220还对应数据线250而设置，且储存电容电极220、第一保护层225、栅绝缘层240与数据线250构成第二储存电容Cst2。此外，储存电容电极220往各像素区域202内延伸，并且储存电容电极220与像素电极270在像素区域202的周围部分重迭。

[0036] 在本实施例中，由于储存电容电极220是由透明的材料所构成，因此储存电容电极220所覆盖的部分较不会影响到像素结构200的开口率。并且，由于储存电容电极220可大面积地设置于各像素区域202中，因此可大幅提高像素结构200的储存电容值，换言之，像素结构200可同时具有良好的显示质量、以及较高的开口率。

[0037] 此外，在像素区域202的周围，像素电极270会与共享电极210具有一重迭距离D，此一设计可避免因液晶分子受到不均匀电场影响而偏转所产生的漏光现象。在部份的实施例中，像素电极270与共享电极210的重迭距离D例如为2微米。惟本发明不限制像素电极270与共享电极210的重迭距离D大小、或是重迭部分的位置。

[0038] 以下将详细说明上述的像素结构200的制造方法。

[0039] 图4A-图4H为本发明第一实施例的像素结构的制造方法流程示意图，为便于说明，图中仅绘示单个像素区域。

[0040] 首先，请参照图4A，进行步骤(A)，提供基板201，此基板201具有阵列排列的多个像素区域202。

[0041] 接着，请参照图4B，进行步骤(B)，于基板201上形成共享电极210，环绕于各像素区域202的周围。举例来说，形成共享电极210的方法例如是于基板201上全面性地形成一金属层(未绘示)。然后，再以微影蚀刻制程图案化此金属层。

[0042] 然后，请参照图4C，进行步骤(C)，于共享电极210上形成储存电容电极220。形成储存电容电极220的方法例如是：先以溅镀法全面性地形成一透明导电层(未绘示)于基板201上；然后再以微影蚀刻制程图案化此一透明导电层。

[0043] 继之，进行步骤(D)，于基板201上全面性地形成如图3A～3C所示的第一保护层225，以覆盖储存电容电极220与共享电极210。

[0044] 再来，请参照图4D，进行步骤(E)，于各像素区域202中形成扫描线230以与栅极232。

[0045] 接着，进行步骤(F)，于基板201上全面性地形成如图3A～3C所示的栅绝缘层240，以覆盖扫描线230与栅极232。

[0046] 然后，请参照图4E，进行步骤(G)，于栅极232上方的栅绝缘层240上形成半导体层242。形成半导体层242的方法例如可先于栅极232上方的栅绝缘层240上形成一通道层(未绘示)；然后再于此通道层上形成奥姆接触层(未绘示)。

[0047] 再来，请参照图4F，进行步骤(H)，于各像素区域202中形成数据线250、源极252与漏极254，而源极252与漏极254形成于半导体层242的两侧。

[0048] 接着，进行步骤(I)，于基板201上全面性地形成如图3A～3C所示的第二保护层260，以覆盖数据线250、源极252与漏极254。

[0049] 接着，请参照图4G，进行步骤(J)，于漏极254上方的第二保护层260中形成接触窗开口CH，而曝露出漏极254(可同时参考图3A～3C)。

[0050] 然后，请参照图4H及图3A～3C，进行步骤(K)，于各像素区域202中形成像素电极270(如图中虚线所围绕的区域)，而像素电极270是藉由接触窗开口CH与漏极254电性连接。至此，即完成像素结构200。

[0051] 相较于公知技术的像素结构的制造方法，本发明第一实施例的像素结构的制造方法增加了形成上述共享电极210以及储存电容电极220的步骤。也就是说，本发明的第一实施例是以七道光罩程序制造出像素结构200，惟本发明不限制光罩程序的数目。

[0052] 可注意到，共享电极210与扫描线230并非利用同一道光罩制程制作，可避免共享电极210与扫描线230之间发生短路现象。

[0053] 第二实施例

[0054] 图5为本发明第二实施例的像素结构上视示意图。图6沿图5的V-V’线的断面示意图。

[0055] 请参照图5与图6，像素结构300与上述第一实施例的像素结构200类似，其中相同的构件以相同的标号表示，以下不再赘述。像素结构300与像素结构200的差异在于，在像素结构300中，共享电极210、储存电容电极220与第一保护层225是由下往上、依序地设置于第二保护层260上，且使漏极254上方的第二保护层260与第一保护层240中形成接触窗开口CH，而曝露出漏极254。

[0056] 图7A～7H为本发明第二实施例的像素结构的制造方法流程示意图，为便于说明，图中仅绘示单个像素区域。此外，以下所述的步骤(A)-步骤(K)大致上与第一实施例相同，但执行的顺序不同。请共同参照图6与图7A～7H来理解本案的第二实施例的像素结构的制造方法。

[0057] 首先，请参照图7A，进行步骤(A)，提供基板201，此基板201具有阵列排列的多个像素区域202。

[0058] 然后，请参照图7B，进行步骤(E)，于各像素区域202中形成扫描线230以与栅极232。

[0059] 接着，进行步骤(F)，于基板201上全面性地形成如图6所示的栅绝缘层240，以覆盖扫描线230与栅极232。

[0060] 然后，请参照图7C，进行步骤(G)，于栅极232上方的栅绝缘层240上形成半导体层242。形成半导体层242的方法例如可先于栅极232上方的栅绝缘层240上形成一通道层(未绘示)；然后再于此通道层上形成奥姆接触层(未绘示)。

[0061] 再来，请参照图7D，进行步骤(H)，于各像素区域202中形成数据线250、源极252与漏极254，而源极252与漏极254形成于半导体层242的两侧。

[0062] 接着，进行步骤(I)，于基板201上全面性地形成如图6所示的第二保护层260，以覆盖数据线250、源极252与漏极254。

[0063] 接着，请参照图7E，进行步骤(B)，于第二保护层260上形成共享电极210，环绕于各像素区域202的周围。在此，由于部份的共享电极210位于数据线250上方，因此数据线250会被共享电极210遮蔽而无法由上视图中看见。另外，在本实施例中，共享电极210不会通过构成薄膜晶体管的栅极232、源极252与漏极254上方。形成共享电极210的方法例如是于基板201上全面性地形成一金属层(未绘示)，然后再以微影蚀刻制程图案化此一金属层。

[0064] 然后，请参照图7F，进行步骤(C)，于共享电极210上形成储存电容电极220。形成储存电容电极220的方法例如是：采用溅镀法，先于基板201上全面性地形成一透明导电层(未绘示)；然后再以微影蚀刻制程图案化此一透明导电层。

[0065] 继之，进行步骤(D)，于基板201上全面性地形成如图6所示的第一保护层225，以覆盖储存电容电极220与共享电极210。特别是，第一保护层225还覆盖第二保护层260。

[0066] 接着，请参照图7G，进行步骤(J)，于漏极254上方的第二保护层260、以及第一保护层225中形成接触窗开口CH，而曝露出漏极254(可同时参考图6)，例如是以微影蚀刻制程进行上述接触窗开口CH的制作。

[0067] 然后，请参照图6及图7H，进行步骤(K)，于各像素区域202中形成像素电极270(如图中虚线所围绕的区域)，而像素电极270是藉由接触窗开口CH与漏极254电性连接。至此，即完成像素结构300的制造。

[0068] 要注意的是，上述第二实施例的像素结构的制造方法，其中步骤(B)～(D)是在步骤(I)之后进行。并且，于步骤(J)中，是在漏极254上方的第二保护层260与第一保护层225中形成接触窗开口CH，以曝露出漏极254。

[0069] 同样地，上述像素结构300可具有高开口率以及良好的储存电容。特别是，共享电极210与扫描线230并非利用同一道光罩制程制作，可避免共享电极210与扫描线230之间发生短路现象。

[0070] 第三实施例

[0071] 图8为本发明第三实施例的像素结构上视示意图。图9A～9C分别为沿图8的X-X’、Y-Y’以及Z-Z’线的断面示意图。

[0072] 请参照图8与图9A～9C，像素结构400设置于基板401上，此基板401具有阵列排列的多个像素区域402，且像素结构400设置于各像素区域402中。为便于说明，图8中仅绘示单个像素区域402。像素结构400包括：扫描线410、栅极412、至少一共享电极线段414、第一储存电容电极420、栅绝缘层430、半导体层432、数据线440、源极442、漏极444、保护层450、以及像素电极460。

[0073] 扫描线410、栅极412及至少一共享电极线段414设置于各像素区域402中，其中共享电极线段414仅部分位于像素区域402内。第一储存电容电极420设置于各像素区域402中，且第一储存电容电极420电性连接于相邻的两个共享电极线段414之间。栅绝缘层
430覆盖扫描线410、栅极412、共享电极线段414与第一储存电容电极420。半导体层432设置于栅极412上方的栅绝缘层430上。数据线440、源极442与漏极444设置于各像素区域402中，而源极442与漏极444形成于半导体层432的两侧。保护层450设置于基板401上且覆盖数据线440、源极442与漏极444，其中漏极444上方的保护层450中具有接触窗开口CH。像素电极460是藉由接触窗开口CH与漏极444电性连接。

[0074] 半导体层432例如具有通道层(未绘示)以及奥姆接触层(未绘示)，其中通道层是设置于栅极412上方的栅绝缘层430上，而奥姆接触层是设置于通道层上。惟本发明不限于此，本领域具有通常知识者，当可理解半导体层432的设置，此处不再赘述。

[0075] 第一储存电容电极420对应数据线440而设置，且第一储存电容电极420、栅绝缘层430、数据线440构成一储存电容Cst，如图9B中沿Y-Y’线断面所示。此外，第一储存电容电极420可往各像素区域402内延伸、且与像素电极460在各像素区域402的周围部分重迭，以使重迭区域的液晶分子得到稳定的电场而转动。

[0076] 请继续参照图8与图9A～9C，第一储存电容电极420例如是由可透光的铟锡氧化物或铟锌氧化物所构成。由于相邻的两个共享电极线段414可藉由第一储存电容电极420彼此电性连接，因此不透光的共享电极线段414可以不需要越过整个像素区域402，而像素结构400的开口率可藉此获得提升。在一实施例中，像素结构400的开口率可达68％。

[0077] 像素结构400还包括第二储存电容电极422，设置于基板401上，第二储存电容电极422设置于像素区域中402、且电性连接到前一个像素结构的扫描线410，其中，第二储存电容电极422、栅绝缘层430、保护层450与像素电极460构成一栅极上储存电容Cst(Cst on Gate)，如图9A中沿X-X’线断面所示。第二储存电容电极422例如是由可透光的铟锡氧化物或铟锌氧化物所构成。

[0078] 此外，请参照图8，像素结构400还可包括遮蔽层446，设置于栅绝缘层430与保护层450之间，且遮蔽层446与扫描线410彼此平行、且邻近于各像素区域402的边缘。遮蔽层446的设置可避免因液晶分子受到不均匀电场影响所产生的漏光。本发明不限制第二储存电容电极422、或遮蔽层446的设置，在部分实施例中，亦可不设置第二储存电容电极422或遮蔽层446，或仅设置两者其中之一。

[0079] 图10A～10G为本发明第三实施例的像素结构的制造方法流程示意图。为便于说明，图中仅绘示单个像素区域。

[0080] 首先，请参照图10A，提供基板401，其具有阵列排列的多个像素区域402。

[0081] 接着，请参照图10B，于各像素区域402中形成扫描线410、栅极412以及至少一共享电极线段414，其中共享电极线段414仅部分位于像素区域402内。

[0082] 再来，请参照图10C，于各像素区域402中形成第一储存电容电极420，且第一储存电容电极420电性连接于相邻的两个共享电极线段414之间。

[0083] 在本实施例中，还可在图10C所示的步骤中，于基板401上形成第二储存电容电极422，其设置于像素区域402中、且电性连接到前一个像素结构400的扫描线402。其中，第二储存电容电极422、栅绝缘层430与像素电极460构成栅极上储存电容(Cst on Gate)，如图9A中沿X-X’线断面所示。惟本发明不限于此，在其它实施例中，亦可不设置第二储存电容电极422。

[0084] 继之，于基板401上全面性地形成如图9A～9C所示的栅绝缘层430，以覆盖扫描线410、栅极412、共享电极线段414与第一储存电容电极420。

[0085] 然后，请参照图10D，于栅极412上方的栅绝缘层430上形成半导体层432。形成半导体层432的方法例如可以先于栅极412上方的栅绝缘层430上形成一通道层，然后再于此通道层上形成一奥姆接触层。

[0086] 接着，请参照图10E，于各像素区域402中形成数据线440、源极442与漏极444，而源极442与漏极444形成于半导体层432的两侧。此外，在本实施例中，图10E的步骤中更包括形成一遮蔽层446，此遮蔽层446形成于栅绝缘层430与保护层450之间，如图9A中沿X-X’线断面所示。遮蔽层446与扫描线410彼此平行、且邻近于各像素区域402的边缘。

[0087] 再来，于基板401上全面性地形成如图23所示的保护层450，以覆盖数据线440、源极442与漏极444。

[0088] 继之，请参照图10F，于漏极444上方的保护层450中形成一接触窗开口CH，而曝露出漏极444(可同时参考图9A～9C)。

[0089] 然后，请参照图10G，于各像素区域402中形成像素电极460，如图中虚线所示，此像素电极460是藉由接触窗开口CH与漏极444电性连接。至此，即完成像素结构400的制造。

[0090] 相较于公知技术的像素结构的制造方法，本发明第三实施例的像素结构的制造方法增加了形成上述第一储存电容电极420的步骤。也就是说，本发明的第一实施例是以六道光罩程序制造出像素结构400，惟本发明不限制光罩程序的数目。此外，由于像素结构400中的共享电极线段414及第一储存电容电极420，其与扫描线410是分别在不同的光罩制程中形成的，因此共享电极线段414及第一储存电容电极420，其不会与扫描线410发生短路。

[0091] 综上所述，本发明的像素结构及其制作方法至少具有以下优点：

[0092] 由于本发明的像素结构是将共享电极设置在像素区域的周围且对应扫描线与数据线而设置，藉此，共享电极不遮蔽到像素区域中间的部分，而提高像素结构的开口率，进而节省能源的使用。所形成的储存电容还可维持良好的显示质量。此外，本发明的像素结构的制造方法较公知技术多利用了1至2道的光罩制程，亦即，利用额外的光罩制程来制作共享电极及储存电容电极。特别是，由于共享电极与扫描线并非利用同一道光罩制程而制作，可避免共享电极与扫描线之间发生短路现象，从而提高产品的良率。

[0093] 虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，故本发明之保护范围当视前述的权利要求范围所界定者为准。