微机电装置与其制造方法

摘要

本发明提供一种微机电(MEMS)装置与其制造方法。微机电装置组装包括一第一基板，其具有多个电子装置、多个第一接合区域以及多个第二接合区域。微机电装置组装尚包括一第二基板，其与第一基板于多个第一接合区域接合。第二基板上方设置一第三基板，其具有一凹槽区域以及多个托脚结构，且其与第一基板于多个第二接合区域接合。多个第一接合区域提供第一基板与第二基板间的导电路径，而多个第二接合区域提供第一基板与第三基板间的导电路径。

权利要求

1.一种用以制造一微机电装置的方法，其包含：

提供一第一基板具有一第一表面以及相反的一第二表面，该第一基板包含一或多个电极以及控制电路，其中该第一基板包含一第一接合区域设置于该第一表面，以及一第二接合区域设置于该第一表面；

提供一第二基板具有一第一表面及一第二表面，其中该第二基板包含单晶硅；

将该第二基板与该第一基板接合以致该第二基板至少部分的该第一表面与该第一基板的该第一接合区域接触，其中将该第二基板与该第一基板接合的程序在一第一温度下进行并且包含使用共晶键合技术；

形成一微机电装置于该第二基板中；

提供一第三基板包含一凹槽区域，其以多个托脚结构围成；以及将该第三基板与该第一基板的该第一表面接合，以使该微机电装置包围于该凹槽区域内，其中该些托脚结构与该第一基板的该第二接合区域接触，且该第二基板与该第一基板间通过该第一接合区域而存有一第一导电路径，该第三基板与该第一基板间通过该第二接合区域而存有一第二导电路径，其中将该第三基板与该第一基板接合的程序在一第二温度下进行并且包含使用一共晶键合技术，其中该第一温度高于该第二温度。

2.如权利要求1所述的方法，其特征在于，多个该第一接合区域与多个该第二接合区域以多个篱柱围绕。

3.如权利要求2所述的方法，其特征在于，该些篱柱包含一介电材料。

4.如权利要求1所述的方法，其特征在于，更包含薄化该第二基板。

5.如权利要求1所述的方法，其特征在于，更包含图案化该第二基板的该第二表面。

6.如权利要求1所述的方法，其特征在于，更包含形成一或多个凹槽区域于该第一基板中，该一或多个凹槽区域是用以容置该微机电装置。

7.如权利要求1所述的方法，其特征在于，该第一接合区域与该第二接合区域提供一欧姆接触。

8.如权利要求1所述的方法，其特征在于，该第二温度低于400°C。

9.如权利要求1所述的方法，其特征在于，该第一基板为一互补式金氧半导体基板。

10.如权利要求1所述的方法，其特征在于，该第二基板包含具有一第一厚度特征的一第一区域，以及具有一第二厚度特征的一第二区域。

11.一种微机电装置，其包含：

一第一基板，包含一上表面以及多个电子装置设置于上表面，该上表面包含多个第一接合区域与多个第二接合区域；

一第二基板，具有一第一表面以及相反的一第二表面，该第二基板与该第一基板共晶接合以致该第二基板的部分该第一表面与该些第一接合区域接触，其中该第二基板包含单晶硅；以及一第三基板，具有一凹槽区域以及多个托脚结构，设置于该第二基板上方，且与该第一基板共晶接合，以致于该些托脚结构与该些第二接合区域接触，其中该些第一接合区域提供一该第一基板与该第二基板间的导电路径，以及该些第二接合区域提供一该第一基板与该第三基板间的导电路径。

12.如权利要求11所述的微机电装置，其特征在于，该第一基板包含一互补式金氧半导体基板。

13.如权利要求11所述的微机电装置，其特征在于，该第一接合区域与该第二接合区域包含一合金，其包含铝、铜、锗、铟、金与硅至少其中之一。

14.如权利要求11所述的微机电装置，其特征在于，该第三基板具有导电性，且包含掺杂硅、具有导电电镀的陶瓷、具有氧化锡涂层的玻璃，及氧化钽至少其中之一。

15.一种微机电装置，其包含：

一第一基板，包含多个电子装置、多个第一接合区域与多个第二接合区域；

一第二基板，其与该第一基板共晶接合，且包含一微机电装置，其中该第二基板的一厚度为该第二基板上沿着与该厚度垂直的方向的位置的函数，其中该第二基板包含单晶硅；

以及

一第三基板，其包含一凹槽区域，且设置于该第二基板的上方，并与该第一基板共晶接合，其中该凹槽区域包围该微机电装置。

16.如权利要求15所述的微机电装置，其特征在于，该第二基板与该第一基板于该些第一接合区域接合。

17.如权利要求16所述的微机电装置，其特征在于，该第一基板与该第二基板间的一接合提供一可使该第二基板与该第一基板电性耦合的导电路径。

18.如权利要求15所述的微机电装置，其特征在于，该第三基板包含一导电材料，且与该第一基板于该些第二接合区域接合。

19.如权利要求18所述的微机电装置，其特征在于，该第一基板与该第三基板间的一接合提供一可使该第三基板与该第一基板电性耦合的导电路径。

说明书

微机电装置与其制造方法

技术领域

[0001] 本发明关于微机电装置及其制造方法，特别是关于致动器、传感器、检测器等微机电装置及其制造方法。

背景技术

[0002] 由于微机电(MEMS)装置已融合于人们的日常生活，其已经历了惊人且稳定的成长。自1970年代微机电装置概念成形起，其已从实验室的探索对象进步至成为高阶系统整合的对象，并且最近在大众消费性装置中有广泛的应用。

[0003] 微机电装置的需求成长是由几个因素推动，涵盖了从性能与功能的改善，到降低装置制造成本的新制程，技术上以及装置制造材料的重大更新。根据微机电的定义，其应具有一些机械性功能，因此使制造与封装技术面对特殊的挑战。虽然于制造技术方面有大致跟随市场需求的脚步，但于封装技术方面却因有极大的困难而抑制进展，造成封装方面有不当比例的成本(有些装置甚至高达80％)。

发明内容

[0004] 本发明的实施例提供半导体制程技术。本发明特别是包括了一制造微机电结构(MEMS)的方法与结构。仅作为举例说明，将本发明应用于一制造应用于动作感测的微机电结构的方法。本发明的方法与结构也适用于其它许多应用，例如致动器、传感器以及检测器。

[0005] 本发明的一特定实施例提供了一制造微机电装置的方法。此方法包含：提供一第一基板具有一第一表面以及相反的一第二表面，第一基板包含一或多个电极以及控制电路。第一基板包含一第一接合区域设置于第一表面，以及一第二接合区域设置于第一表面。此方法更包含提供一第二基板具有一第一表面及一第二表面，且包含一微机电装置。并且此方法包含将第二基板与第一基板接合以致第二基板至少部分的第一表面与第一基板的第一接合区域接触；提供一第三基板包含一凹槽区域，其以多个托脚结构围成，并将第三基板与第一基板的第一表面接合，以使微机电装置包围于凹槽区域内。第三基板的接合以托脚结构与第一基板的第二接合区域接触，第二基板与第一基板间通过第一接合区域而存有一第一导电路径，第三基板与第一基板问通过第二接合区域而存有一第二导电路径。

[0006] 另一实施例提供一微机电装置。此微机电装置包含一第一基板，包含一上表面以及多个电子装置设置于上表面，上表面包含多个第一接合区域与多个第二接合区域。此微机电装置尚包含一第二基板，具有一第一表面以及相反的一第二表面。第二基板与第一基板接合以致第二基板的部分第一表面与多个第一接合区域接触。此微机电装置具有一第三基板，具有一凹槽区域以及多个托脚结构，设置于第二基板上方，且与第一基板接合，以致于多个托脚结构与多个第二接合区域接触。于此微机电装置中，多个第一接合区域提供一第一基板与第二基板间的导电路径，以及多个第二接合区域提供一第一基板与第三基板间的导电路径。

[0007] 相较于传统技术，使用本发明达成了数个好处。举例而言，本发明的实施例提供一较传统设计为短的互连线于感测元件及感测电路间，因此减少了寄生效应，使信号杂讯比(SNR)较其它设计高。此外，本发明的实施例提供适合使用于差动感测的电路。另外，于一些实施例中，如本说明书中所述将控制/感测电路与微机电结构以垂直配置方式单石整合(monolithic integration)，以供减少或免除一中央控制晶片与加速仪元件间的打线。

[0008] 于微机电领域中，有几种基板接合技术可使用。每一方法因着材料与制程成本、制程异变的容许度，以及最终装置性能而各有其优缺点。举例而言，阳极接合(anodic bonding)使用一奈热玻璃(pyrex)以及一硅基板间的电位差，以产生一电场诱导扩散的接合，无需中间层。另一接合技术为玻璃介质键合(glass frit bonding)，其利用于对位与接合前沉积一玻璃料(frit)于基板上的方式。由于玻璃料于接合过程中增密(densify)，其缩小的现象可能会致使接合线厚度不均，因而可造成装置性能产生变化。并且，由于沉积的玻璃料使用了晶圆上的面积，对装置的缩小造成妨碍。另外，玻璃料于高温接合时的粘滞性质可造成失准以及不均匀的接合线厚度，因而限制了较小晶粒的设计。

[0009] 融接(fusion bonding)，例如阳极接合，于两基板间无使用中间层。然而，于室温下进行初步接合后，再对接合部以1000℃或以上的温度进行退火(anneal ing)。表面的要求可能会使要在已经过制程的表面或具有互补式金氧半导体电路的基板达成那样的接合成为一项挑战。另外，由于基板间没有中间层作为补偿，就算是基板间非常小的粒子也可能造成接合部中的大空隙。

[0010] 本发明的实施例提供一种接合基板的方法，其于制造一微机电封装时使用共晶键合技术。共晶反应为相态图的一三相点，此时固体合金混合物直接转换成液相。于冷却时形成一微结构，其既坚固且封密。以共晶材料成分作为密封材料具有数个好处，包括将金属准确地沉积且定义出指定的图案的能力，对表面偏差、粗糙以及粒状物质的容许度，加上金属本质的密封性与导电性。密封性是指一器皿或封装的气密度，其对微机电封装的有用之处在于封装中装置的机电功能通常需要严格的环境控制，封装内空气的改变可能会造成性能上的转变，或甚至造成装置故障。

[0011] 本发明的实施例与其许多优势及特征将于下详述，并请参酌附图。

附图说明

[0012] 图1所示为本发明一实施例的微机电装置组装的剖面图；

[0013] 图2A-2I所示为本发明一实施例的制造过程中微机电装置的剖面图；

[0014] 图3所示为本发明另一实施例的微机电装置封装；

[0015] 图4所示为使用本发明的实施例制造的微机电加速仪；

[0016] 图5A与图5B所示为本发明一实施例用以制造如图2A-2I所示微机电装置的制程方法的简化流程图；以及

[0017] 图6所示为本发明一实施例一微机电装置阵列封装。

[0018] 【主要元件符号说明】

[0019] 100 微机电装置组装

[0020] 102 底基板

[0021] 104 装置基板

[0022] 105 微机电装置

[0023] 106 顶盖基板

[0024] 108 接垫

[0025] 110 电极

[0026] 112、114 接合区域

[0027] 116 托脚结构

[0028] 204 第一介电层

[0029] 206 金属层

[0030] 208 第二介电层

[0031] 209 导电层

[0032] 210 第二接合区域

[0033] 212 互连线贯孔

[0034] 214 第一接合区域

[0035] 216 凹槽区域

[0036] 218 机械止动结构

[0037] 250 装置基板

[0038] 251 微机电装置

[0039] 252 接合区域

[0040] 253 凹槽区域

[0041] 280 第三介电层

[0042] 281 篱柱

[0043] 295 顶盖基板

[0044] 296 粘着层

[0045] 297 接合区域

[0046] 298 托脚结构

[0047] 299 凹槽区域

[0048] 400 加速仪

[0049] 402 第一弹簧

[0050] 404 第二弹簧

[0051] 405 微机电装置

[0052] 406、408 感测元件

[0053] 410 感测电极

[0054] 412 欧姆接触界面

[0055] 414 通孔

[0056] 500 微机电装置的制程

[0057] 502～526 步骤

[0058] 602 底基板

[0059] 604 装置基板

[0060] 606 顶盖基板

[0061] 608 电子装置

[0062] 610 微机电装置

具体实施方式

[0063] 本发明的实施例提供半导体制程技术。本发明的实施例特别是包括了利用半导体制造技术以形成微机电装置的方法与结构。一仅作为举例说明的实施例提供了使用一单石整合(monolithic integration)制程以形成加速仪与陀螺仪的方法，因此使晶粒涵盖面积减少了一半。上述方法与结构亦适用于其它应用，例如致动器、传感器以及检测器。

[0064] 图1所示为本发明一实施例的微机电装置组装100的剖面图。微机电装置组装100包括一第一基板(如底基板102)。于一些实施例中，底基板102可为一硅基板。底基板102包括多个电极110设置于一上表面。底基板102亦包括多个导电接合区域112，设置用以承接装置基板以及顶盖基板。微机电装置组装100尚包括一第二基板(如装置基板
104)，其包括一或多个微机电装置105，例如加速仪、陀螺仪等。装置基板104与底基板102于一或多个接合区域112接合。装置基板104亦包括特定的接合区域114。

[0065] 当装置基板104与底基板102接合时，包括有接合区域114与接合区域112的接合界面形成一复合导电结构，提供促成装置基板104与底基板102电性连接的一欧姆接触，因而免除了提供另外的导电路径的必要。装置基板104的上方设置有一第三基板(如顶盖基板106)，其包围上述一或多个微机电装置105。顶盖基板106包括多个托脚结构116，其围绕一凹槽区域。每一托脚结构116的末端设有接垫108。顶盖基板106与底基板102共晶键合(eutectically bonded)，使接垫108与接合区域112的连接于顶盖基板106与底基板102间形成一低阻抗导电接触。

[0066] 图2A-2I所示为本发明一实施例的微机电装置的制造方法的简化剖面示意图。制造方法从一第一基板(如底基板102)开始。底基板102包括驱动电路、感测电路等。于基板中可使用模拟及/或数字电路，其通常是以特殊应用集成电路(ASIC)设计元件实施。底基板102亦可称为电极基板。于本发明的实施例中，底基板102可为任何具有适宜机械刚性的基板，包括互补式金氧半导体(CMOS)基板、玻璃基板等。虽然这些剖面图中仅显示单一装置，但可以理解的是于单一基板上可制造多个晶粒。因此，这些图中所示的单一装置仅为代表，并非用以限制本发明于单一装置的制造方法。于本说明书中将更完整的描述以晶圆级制程制造一基板上多个晶粒或装置。于制造装置后，再利用切割(dicing)与切单(singulation)技术产生单独的装置封装以于各种应用中使用。本领域中具有通常知识者应可辨认许多本发明的变化、修改以及置换等。

[0067] 如图2A所示，于底基板102上设置一具有预定厚度的第一介电层204。于本发明的一特定实施例中，第一介电层204为一二氧化硅(SiO2)层，但本发明并非必要如此，其它适合的材料的使用也应涵盖于本发明的范畴内。举例来说，于不同实施例中，可沉积氮化硅(Si3N4)或氮氧化硅(SiON)以形成第一介电层204。另外，于另一不同实施例中，亦可沉积多晶硅材料，包括非晶多晶硅(amorphous polysilicon)，以形成第一介电层204。任何材料具有适合特性包括可与基板形成强韧的接合、可良好地粘着于底基板102，以及机械刚性，都可代替SixOy材料。依据特定的应用，可于第一电层204的沉积过程中适当地使用缓冲层。

[0068] 初步完成沉积的第一介电层204具有一预定厚度，于一特定实施例中，此初步厚度大约为1μm。于其它实施例中，厚度的范围涵盖从大约0.01μm至大约10μm。当然，厚度会取决于特定的应用。于一些实施例中，第一介电层204的形成是通过多次沉积以及研磨步骤以形成最终层。举例来说，可以使用高密度电浆(HDP)沉积程序形成第一介电层204的第一部分，再使用化学机械研磨(CMP)进行研磨。由于装置特征的密度为一变量，其为横向位置的函数，沉积层并不一定会有均匀的上表面。因此，使用多步骤沉积/研磨程序可制造一平坦与均匀的表面。沉积技术的举例包括正硅酸乙酯(TEOS)、高密度电浆(HDP)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、热氧化(Thermal Oxdiation)等。此外，在有覆盖一最终层(例如为氧化物)的情况下可使用其它的材料。

[0069] 如图2A所示，第一介电层204的上表面均匀地横越底基板102，形成一平面。如上所述，由于可使用研磨步骤，本发明并无限定于沉积步骤后形成一平面。

[0070] 于本发明的一些实施例中，沉积第一介电层204或数个层的第一介电层204的程序根据存在于基板上的结构进行。举例而言，于底基板102为互补式金氧半导体基板的情况下，基板上的一些电路可能会因为进行高温沉积程序而有不良影响，因为高温沉积程序可能会损坏金属或造成电路的相连接面有扩散的现象。因此，本发明一特定实施例使用低温沉积、图案化以及蚀刻程序，例如温度低于500℃的程序，以形成图2A-2I所示的数个层。于另一特定实施例中，沉积、图案化以及蚀刻程序于低于400℃的情况下进行，以形成所示的各个层。

[0071] 接着，于第一介电层204上方设置一金属层206。于一些实施例中，金属层206以电镀、物理气相沉积(PVD)，或化学气相沉积(CVD)程序进行沉积。图2A所示为底基板102以及经过蚀刻程序后的图案化金属层206。为了清楚说明本发明，于制程过程中并未显示一微影程序，其中将一光阻层沉积于金属层206上，且图案化以形成蚀刻罩幕。于微影程序中，蚀刻罩幕的尺寸可严格控制，且可以任何能抵抗用以蚀刻金属层的蚀刻程序的合适材料形成。一特定实施例使用氮化硅(Si3N4)蚀刻罩幕，于其它实施例中，光阻层可作为蚀刻罩幕。虽然图2A中所示为一维的剖面图，但本领域中具有通常知识者应能明白金属层中所形成的为一具有指定几何形状的二维图案。于一些实施例中，金属层206可包含铝、铜、铝-铜-硅的合金、钨，以及氮化钛。于一些实施例中，金属层206的厚度可介于0.1μm与5μm之间。于一特定实施例中，金属层206的厚度为0.5μm。金属层206形成微机电装置组装的电极，例如感测以及驱动电极，在整份说明书中将有更完整的描述。

[0072] 接着，金属层206的上方设置了一第二介电层208。于一些实施例中，形成第二介电层208的程序以及第二介电层208的成分与第一介电层204相似。于其它实施例中，第二介电层208使用了与第一介电层204不同的材料以及程序。更有其它实施例中此二介电层具有相似处亦有相异处。如上所述，以多个层(可称为子层)形成每一第一介电层204以及第二介电层208适用于特定应用。

[0073] 形成第二介电层208后，将其图案化以及蚀刻，以形成多个互连线贯孔(interconnect via)212。互连线贯孔212提供金属层206与后续形成于第二介电层208上的导电层间的电性连接，于下将有更完整的描述。

[0074] 接着，于第二介电层208上设置一导电层209。导电层209并填满互连线贯孔212。于一些实施例中，贯孔212可分别以一导电材料如钨(W)填充。将导电层209图案化以形成多个第一接合区域214以及多个第二接合区域210。接合区域214与210用以分别将底基板102与装置基板以及顶盖基板接合。接合区域214与210包含一导电材料，其于结构上具有足够的机械刚性以维持接合界面。于一特定实施例中，接合区域214与210与底基板102形成一低阻抗欧姆接触。于一些实施例中，接合区域214与210可包含锗、铝或铜。
于其它实施例中，接合区域214与210亦可使用其它材料，例如金、铟，以及其它提供底部粘着以及湿润改良金属堆叠的焊料。导电层209以相似于上述金属层206的相关技术形成。

[0075] 如图2B所示，对于部分基板102上的沉积层进行图案化与蚀刻以形成一凹槽区域216，以容置一或多个微机电装置。蚀刻程序可包括一或多个蚀刻程序包括非等向性蚀刻、氧化物蚀刻、反应性离子蚀刻(RIE)等。并且，蚀刻程序定义了一或多个微机电装置的机械止动结构218。于图2B所示的实施例中，在移除指定部分的第一介电层204后，基板102可作为一蚀刻挡止层。如上所述，可使用一或多个缓冲层作为蚀刻挡止层。本领域中具有通常知识者应能辨认许多本发明的变化、修改以及置换。

[0076] 图2C所示为一第二基板(如装置基板250)。装置基板250可包含一基于硅的基板，例如一单晶硅基板。于图2C所示的特定实施例中，装置基板250为一参杂低阻抗硅基板。于装置基板250的上表面沉积一导电层，接着并对导电层进行图案化以及蚀刻，以形成多个接合区域252。其它实施例则先对于装置基板进行图案化，以定义出接合区域，然后以指定的导电材料进行电镀，接着蚀刻导电材料以形成最后的接合区域252。于一些实施例中，接合区域252的厚度介于0.1μm与1μm。于一特定实施例中，接合区域252可包括一铜铝合金。除了接合区域252外，于装置基板250上亦形成了多个凹槽区域253。于一些实施例中，凹槽区域253的深度可介于1μm至500μm。凹槽区域253可帮助减少当装置基板250与底基板102结合时，从底基板102来的干扰，详述如下。于一些实施例中，每一凹槽区域253的深度可与其他凹槽区域253不同，以致能创造一自行设定的装置基板。虽然图中所示的接合区域252设置于装置基板250上，于一实施例中，接合区域252亦可设置于底基板102上。

[0077] 再来，如图2D所示，将装置基板250与基板102于第一接合区域214接合。为了于底基板102与装置基板250间产生接合，将装置基板250上的接合区域252与底基板102的接合区域214接触。接着再对于接合界面进行施压以及加热，以使第一接合区域214与接合区域252中所包含的导电材料产生回流反应(reflow)。导电材料的回流反应形成一融合的接合结构，其提供装置基板250与底基板102间的欧姆接触。装置基板250与底基板102间的接合为具有导电性的共晶键合。因此免除了需提供最终的微机电装置以及底基板
102间信号另外的导电路径。于一些实施例中，接合可以金属对金属融接达成，例如Al-Al、Cu-Cu或Au-Au。于其它实施例中，上述欧姆接触(接合区域)可为一多层结构，例如包含硅/硅化物(Silicide)/钛(Ti)/氮化钛(TiN)/铜(Cu)层。于一些实施例中，装置基板
250可于装置基板250上不同的区域有不同的厚度。在这些实施例中，装置基板250的厚度为装置基板250上沿着一或多个与厚度垂直方向的位置(也就是装置基板250的表面上位置)的函数。

[0078] 接着，以一研磨(grinding)及/或其它薄化(thinning)程序对装置基板250进行薄化，以达成指定的厚度，如图2E所示。于一些实施例中，薄化后的装置基板250的剩余厚度大约介于1μm至500μm。于一特定实施例中，装置基板250最终的厚度大于20μm。指定的厚度可用传统薄化技术如化学机械研磨(CMP)及/或反应性离子蚀刻(RIE)达成。例如，可使用日本 公司所制造一适合的研磨与抛光(grinding and polishing)器材进行薄化程序。本领域中具有通常知识者应能辨认出许多本发明的变化、修改以及置换。由于图2E所示的实施例中没有结构可作为挡止层以使薄化程序终止，薄化程序采用了精准的控制。假如没有精准的控制，则薄化程序可能产生比指定厚度要薄或厚的装置基板250，因而影响后续所制造的微机电装置的性能。于其它实施例中，将一蚀刻挡止层与装置基板250结合，以便于薄化程序的精准控制。本领域中具有通常知识者应能辨认许多本发明的变化、修改以及置换。

[0079] 接着，对装置基板250进行图案化以及蚀刻，以形成一微机电装置251，如图2F所示。形成微机电装置251所使用的图案化与蚀刻技术会依据不同的微机电装置251改变。举例来说，一微机电加速仪的图案化与蚀刻程序与一微机电陀螺仪的图案化与蚀刻程序不同。此处可使用传统的蚀刻技术像非等向性蚀刻、反应性离子蚀刻(RIE)等。于一些实施例中，装置基板250的厚度随沿着装置基板250长度的位置变化呈一函数关系，其中长度定义为沿着与装置基板250厚度垂直的方向。举例来说，装置基板250可于一端具有一第一厚度、中央具有一第二厚度，以及另一端具有一第三厚度。在这个例子中，第一、第二与第三厚度可彼此不同。

[0080] 如图2G所示，提供一第三基板(如顶盖基板295)。于一些实施例中，顶盖基板295可包含掺杂硅、具有一导电涂层的陶瓷、以一导电涂层(例如氧化锡(ITO))覆盖的玻璃，或者像氧化钽的金属。于顶盖基板295上方设置一粘着层296。粘着层296可辅助顶盖基板295与底基板102间的粘着。于一些实施例中，粘着层296以沉积一种晶层(seed layer)例如钛/金，接着沉积一导电层例如电镀金形成。

[0081] 接着，对于顶盖基板295进行图案化与蚀刻，以形成多个托脚结构298，如图2H所示。于一些实施例中，托脚结构298大约具有90μm的高度。蚀刻顶盖基板295以形成托脚结构298的程序使顶盖基板295中形成一凹槽区域299。保留于托脚结构298上的部分粘着层296形成接合区域297。凹槽区域299可包围于装置基板250中所制造的微机电装置251。凹槽区域299的横向尺寸依据顶盖基板295所覆盖的微机电装置251的几何结构来选择。

[0082] 图2I所示为将顶盖基板295与底基板102接合后完成的微机电装置组装。如图2I所示，顶盖基板295与底基板102的接合使顶盖基板295的托脚结构298与底基板102的第二接合区域210接触。

[0083] 顶盖基板295与底基板102的接合亦可使用如上所述的共晶键合技术。于一些实施例中，接合顶盖基板295与底基板102时采用的温度比接合装置基板250与底基板102时采用的温度低，以保护微机电装置251。于一些实施例中，接合温度低于400℃。顶盖基板295具有导电性，提供微机电装置251电磁干扰(EMI)的遮蔽。顶盖基板295并将微机电装置251以及底基板102上的电子装置与外界环境隔绝，因此提供本发明的实施例所制造的微机电装置251一控制环境。于一些实施例中，可于微机电装置251的操作生命期提供控制环境，可包含于大气压力或较小压力下的空气、干空气、氮气、惰性气体等。一特定实施例提供一真空环境作为控制环境。于一些应用中使用了各种不同压力的氟化硫(SF6)或其它高介电常数的气体。本领域中具有通常知识者应能辨认许多本发明的变化、修改与置换。

[0084] 图3所示为本发明另一实施例的微机电装置结构的剖面图。于此实施例中，于第二介电层208上沉积一第三介电层280，第三介电层280的沉积程序可如同上述图2A所示第二介电层208的制程程序。之后，再对第三介电层208进行图案化以形成多个篱柱280环绕第一接合区域214与第二接合区域210。篱柱280防止第一与第二接合区域214与210的金属于接合过程中移入周遭区域。举例来说，如果没有篱柱280，当于接合过程中加热时，接合区域214的金属可能会回流至接合区域210或相反而产生短路，造成装置故障。篱柱280防止金属流动，且对于将金属限制于第一与第二接合区域214与210内有帮助。图3所示实施例的所有其它制程步骤则与上述图2A-2I的制程步骤相似。

[0085] 如上所述，于本发明的一些实施例中，用以沉积、图案化与蚀刻介电层的程序在低温下进行。举例来说，可在形成介电层之前，进行这些制程步骤时观看存在于互补式金氧半导体基板上的结构，例如互补式金氧半导体电路。由于一些互补式金氧半导体电路可能因进行高温沉积程序而受到不良影响，损坏与互补式金氧半导体电晶体耦合的金属，或造成互补式金氧半导体电路的相连接面有扩散的现象，因此本发明的一些实施例使用低温沉积程序。另外，一特定实施例使用低温沉积、图案化与蚀刻程序，例如于低于500℃的温度下进行的程序，以形成介电层。另一特定实施例使用低温沉积、图案化与蚀刻程序，例如于低于400℃的温度下进行的程序，以形成介电层。本领域中具有通常知识者应能辨认低温制程的范畴中的许多变化、修改以及置换。

[0086] 图4所示为本发明一实施例的微机电加速仪装置的剖面图。加速仪400仅具有二金属化(metallization)层，且不需任何其它导电路径，例如用以提供电性连接的贯孔。由于顶盖基板295、顶盖基板295与底基板102问的接合，以及装置基板250与底基板102间的接合具有导电性，因此无需再提供另外的导电路径。顶盖基板295以及第一与第二接合区域提供装置操作所需的导电路径。如此，装置结构与制程可显著的简化，因而可降低微机电装置405的制造成本。

[0087] 如图4所示，加速仪装置400包括一Z轴移动传感器，其包含一第一弹簧402固设于底基板102。第一弹簧402与底基板102以一欧姆接触界面412结合，因此减少或免除了其它导电路径的需要。此设计创造了一像翘翘板的结构，其中传感器于第一弹簧402的任一边有两个不同大小的元件。元件408为两元件中较大者，且可移动。另一元件406与元件408以一第二弹簧404连接，且整个结构可沿第一弹簧402移动。元件406与408包含多个通孔414以提供指定的阻尼(damping)，并可调整通孔414的大小与数量，以达成指定的阻尼。元件408可移动且具有第二弹簧404位于元件406的一边缘。第二弹簧404的增加形成一较小的可移动板(无另外图示)。不平衡的结构在一加速环境中产生一净力矩，使感测元件406与408沿第一弹簧402旋转。于一些实施例中，元件408可进一步沿第二弹簧404旋转。当整个结构沿第一弹簧402旋转时，感测电极410以及元件406与408的间隙改变，因此使各端感测元件406与408的电容值改变。可移动的感测元件更可沿第二弹簧404旋转，使元件408因较大的间隙改变而可产生较大的电容值变化。因此，二感测电极的电容差变得较大，从而增加了传感器的灵敏度。上述加速仪400仅用以说明，许多其它微机电装置，例如陀螺仪，也可以上述技术手段制造。

[0088] 图5A与图5B所示为本发明一实施例用以制造如图2A-2I所示微机电装置的制程500的流程图。制程500包括：提供一第一基板(如底基板)(502)；形成一第一介电层于底基板上方(504)；形成一金属层于第一介电层上方，且图案化与蚀刻金属层以形成多个电极(506)；形成一第二介电层于金属电极上方(508)；图案化第二介电层以形成多个贯孔(510)；形成一导电层于第二介电层上方以填满贯孔，并图案化与蚀刻导电层形成多个接合区域(512)；图案化与蚀刻底基板以形成一凹槽区域以及另外根据所制造微机电装置的结构(514)。以加速仪为例来说，加速仪运动所需的机械止动可于步骤514制造。

[0089] 另外，分别提供一第二基板(如装置基板)(516)；沉积一导电薄膜于装置基板上，图案化与蚀刻装置基板以形成多个接合区域(518)；将装置基板与底基板接合(520)；将装置基板薄化至一指定厚度(522)；图案化与蚀刻装置基板以形成一微机电装置(524)；将一具有一预设凹槽区域的第三基板(如顶盖基板)与底基板接合以完全包围微机电装置(526)。

[0090] 可理解的是，图5A与图5B中所示的特定步骤提供了本发明一实施例制造微机电装置的特定方法，其它进行步骤的顺序亦可能于不同实施例提出。举例而言，本发明的不同实施例可将上述步骤以不同顺序执行。另外，图5A与图5B所示个别步骤可适当地包括多个以各种顺序进行的子步骤。此外，依据特定的应用可能会另外增加或减少步骤。本领域中具有通常知识者应能辨认许多本发明的变化、修改与置换。

[0091] 上述微机电装置可以为一具有多个微机电装置的阵列制造于单一基板上。本实施例进行基板级接合，以将每一微机电装置包围于一晶粒中。图6所示为一底基板602包含多个电子装置608，例如电极。装置基板604有多个微机电装置610制造于上，且以阵列的形式设置。接着，使装置基板604与底基板602以上述的技术接合。图案化与蚀刻一顶盖基板606以形成多个凹槽区域612，再将顶盖基板606与底基板602接合，以使每一微机电装置610包围于一个凹槽区域612内。如此，多个微机电装置可同时形成。

[0092] 以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使本领域技术人员能够了解本发明的内容并据以实施，当不能以的限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。