时钟产生电路、收发器以及时钟产生方法

摘要

本发明涉及一种时钟产生电路，包含有：一相位侦测器用来侦测一输入时钟与一参考时钟的一相位差以产生一控制信号；一滤波器耦接于该相位侦测器，用来对该控制信号进行滤波操作以产生一滤波控制信号；一可控制振荡器耦接于该滤波器，用来依据该滤波控制信号来产生多个输出时钟；一相位选择器耦接于该可控制振荡器，用来依据一相位选择信号来从该多个输出时钟中选取一输出时钟来做为一延授时钟；以及一延授电路耦接于该相位侦测器与该相位选择器，用来依据该延授时钟产生该输入时钟。本发明还涉及一种收发器以及时钟产生方法。本发明通过控制一相位选择器来选择多个输出时钟中之一作为一延授时钟以合成一精确同步于一数据信号的输出时钟，节省了成本。

权利要求

1.一种时钟产生电路，其特征在于，包含有：

一相位侦测器，用来侦测一输入时钟与一参考时钟的一相位差以产生相对于该相位差的一控制信号；

一滤波器，耦接于该相位侦测器，用来对该控制信号进行滤波操作以产生一滤波控制信号；

一可控制振荡器，耦接于该滤波器，用来依据该滤波控制信号来产生多个输出时钟，其中该多个输出时钟对应同一振荡频率，但分别对应不同的多个相位；

一相位选择器，耦接于该可控制振荡器，用来依据一相位选择信号来从该多个输出时钟中选取一输出时钟来做为一延授时钟；以及一除频器，耦接于该相位侦测器与该相位选择器，用来依据该延授时钟产生该输入时钟；

一相位差比较器，耦接于该可控制振荡器以及该相位选择器，用来比较该多个输出时钟所分别对应的该多个相位与一数据信号内的一数据相位以产生一比较结果，并依据该比较结果产生该相位选择信号。

2.根据权利要求1所述的时钟产生电路，其特征在于，其中当该比较结果显示该振荡频率较该数据信号的一数据频率来得慢时，该相位选择器选择该多个输出时钟中相位较该选取的输出时钟落后的另一输出时钟来做为该延授时钟，以及当该比较结果显示该振荡频率较该数据频率来得快时，该相位选择器选择该多个输出时钟中相位较该选取的输出时钟领先的另一输出时钟来做为该延授时钟。

3.根据权利要求1所述的时钟产生电路，其特征在于，其中该相位差比较器另于不同时间点分别产生该比较结果以得到多个比较结果，并依据该多个比较结果来产生该相位选择信号。

4.根据权利要求3所述的时钟产生电路，其特征在于，其中当该多个比较结果中，该振荡频率较该数据信号的一数据频率来得慢的比较结果次数大于该振荡频率较该数据频率来得快的比较结果次数时，该相位选择器选择该多个输出时钟中相位较该选取的输出时钟落后的另一输出时钟来做为该延授时钟，以及当该多个比较结果中，该振荡频率较该数据频率来得慢的比较结果次数小于该振荡频率较该数据频率来得快的比较结果次数时，该相位选择器选择该多个输出时钟中相位较该选取的输出时钟领先的另一输出时钟来做为该延授时钟。

5.根据权利要求1所述的时钟产生电路，其特征在于，该时钟产生电路更包含有：

一展频控制电路，耦接于该相位差比较器与该相位选择器之间，用来调整该相位差比较器输出至该相位选择器的该比较结果，以使该多个输出时钟的该输出时钟的频率展频于一特定频率范围中。

6.根据权利要求1所述的时钟产生电路，其特征在于，该时钟产生电路为一时钟数据回复电路，用来回复该数据信号内的一数据时钟。

7.一种收发器，其特征在于，包含有：

一传送电路，用来依据一第一时钟信号来传送一待传送数据；

一接收电路，用来依据该第一时钟信号来接收一待接收数据；以及

一时钟产生电路，耦接于该传送电路与该接收电路，用来依据该待接收数据以及一参考时钟来产生该第一时钟信号；该时钟产生电路为如权利要求1所述的时钟产生电路。

8.根据权利要求7所述的收发器，其特征在于，其中当该待接收数据不具有一展频特性时，该时钟产生电路产生具有该展频特性的该第一时钟信号至该传送电路以测试产生该待接收数据的一发送器是否具有该展频特性，若该发送器具有该展频能力，则该时钟产生电路产生具有该展频特性的该第一时钟信号至该接收电路，若该发送器不具有该展频能力时，则该时钟产生电路产生不具有该展频特性的该第一时钟信号至该接收电路。

9.根据权利要求7所述的收发器，其特征在于，其中当该比较结果显示该多个输出时钟的一振荡频率较该待接收数据的一数据频率来得慢时，该相位选择器选择该多个输出时钟中较该选取的输出时钟落后的另一输出时钟来做为该延授时钟，当该比较结果显示该振荡频率较该数据频率来得快时，该相位选择器选择该多个输出时钟中较选取的该输出时钟领先的另一输出时钟来做为该延授时钟。

10.根据权利要求9所述的收发器，其特征在于，其中该相位差比较器另随着时间变化来产生多个比较结果，并依据该多个比较结果来产生相位选择信号。

11.根据权利要求10所述的收发器，其特征在于，其中当该多个比较结果中，代表该多个输出时钟的一振荡频率较该待接收数据的一数据频率来得慢的比较结果次数较该振荡频率较该数据频率来得快的比较结果次数来得多时，该相位选择器选择该多个输出时钟中较该选取的输出时钟落后的另一输出时钟来做为该延授时钟，当该多个比较结果中，该振荡频率较该数据频率来得慢的比较结果次数较该振荡频率较该数据频率来得快的比较结果次数来得少时，该相位选择器选择该多个输出时钟中较该选取的输出时钟领先的另一输出时钟来做为该延授时钟。

12.根据权利要求7所述的收发器，其特征在于，该时钟产生电路包含更包含有：

一展频控制电路，耦接于该相位差比较器与该相位选择器之间，用来调整该比较结果以产生一调整后比较结果，并提供给该相位选择器；

其中由该相位侦测器、该滤波器、该可控制振荡器、该相位选择器以及该除频器所构成的一延授环路来依据该调整后比较结果来产生一展频输出时钟。

13.根据权利要求12所述的收发器，其特征在于，其中该展频控制电路为一展频时钟随耦控制电路或一展频时钟产生控制电路。

14.根据权利要求7所述的收发器，其特征在于，该时钟产生电路为一时钟数据回复电路，用来回复该待接收数据内的一数据时钟。

15.一种时钟产生方法，其特征在于，包含有：

侦测一输入时钟与一参考时钟的一相位差以产生相对于该相位差的一控制信号；

对该控制信号进行滤波操作以产生一滤波控制信号；

依据该滤波控制信号来产生多个输出时钟，其中该多个输出时钟对应同一振荡频率，但分别对应不同的多个相位；

依据一相位选择信号来从该多个输出时钟中选取一输出时钟来做为一延授时钟；以及依据该延授时钟产生该输入时钟；

比较该多个输出时钟所分别对应的该多个相位与一数据信号内的一数据相位以产生一比较结果，并依据该比较结果产生该相位选择信号。

说明书

时钟产生电路、收发器以及时钟产生方法

技术领域

[0001] 本发明涉及数字逻辑相关技术领域，更具体地说，涉及一种时钟产生电路、收发器以及时钟产生方法。

背景技术

[0002] 时钟数据回复电路(Clock Data Recovery Circuit)用来接收一数位数据并依据该数位数据来产生一时钟信号，其中该时钟数据回复电路所产生的该时钟信号同步于该数位数据。因此，在一通讯系统中，该时钟数据回复电路不仅可以用来回复隐含在该数位数据的该时钟信号，并可以利用该时钟信号来修护该数位数据，例如去除该数位数据的噪声以及调整该数位数据的上升沿或下降沿的时间。一般上，该时钟数据回复电路依据一参考时钟信号以及该数位数据来产生该时钟信号的，其中该参考时钟信号的时钟频率比该时钟信号的时钟频率来得慢的。

[0003] 传统上，该时钟数据回复电路以一延授的方式来呈现。更进一步来说，首先，该时钟数据回复电路会依据该参考时钟信号来产生具有多个不同相位的锁相时钟信号，该锁相时钟信号会输入一相位旋转器(Phase Rotator)。该相位旋转器会同时对该锁相时钟信号的该多个不同相位来调整一特定的相位来产生多个不同的调整后相位。接着，该数位数据会与该多个不同的调整后相位进行比较而分别产生多个比较结果。该相位旋转器会另依据该多个比较结果来调整该特定的相位，以使得该多个比较结果符合一特定的组合。如此一来，经由上述的延授方式，当该多个比较结果符合该特定的组合时，该相位旋转器所输出的一时钟信号就可以视为同步于该数位数据的该时钟信号。

[0004] 然而，由于习知的相位旋转器的设定较复杂且占据较大的面积，因此相对地提高该时钟数据回复电路制作成本。举例来说，若要产生四组不同的输出相位，其中每一组输出相位具有八个不同的相位，则至少需要利用四个具有八对一的多任务器(8-to-1 Multiplexer)来完成。因此，如何以更低的成本来实作一时钟数据回复电路，以降低利用该时钟数据回复电路所制作一收发器的成本，已成为业界亟需解决的问题。

发明内容

[0005] 本发明要解决的技术问题在于，针对现有技术的上述，提供一种利用一相位选择器来选择多个输出时钟中之一来作为一延授时钟以产生该多个输出时钟的一时钟数据回复电路，以及利用该时钟数据回复电路的时钟产生电路、收发器以及时钟产生方法。

[0006] 本发明解决其技术问题所采用的技术方案之一是：提供一种时钟产生电路。该时钟产生电路包含有一相位侦测器、一滤波器、一可控制振荡器、一相位选择器以及一延授电路；该相位侦测器用来侦测一输入时钟与一参考时钟的一相位差以产生相对于该相位差的一控制信号；该滤波器耦接于该相位侦测器，用来对该控制信号进行滤波操作以产生一滤波控制信号；该可控制振荡器耦接于该滤波器，用来依据该滤波控制信号来产生多个输出时钟，其中该多个输出时钟对应同一振荡频率，但分别对应不同的多个相位；该相位选择器耦接于该可控制振荡器，用来依据一相位选择信号来从该多个输出时钟中选取一输出时钟来做为一延授时钟；该延授电路耦接于该相位侦测器与该相位选择器，用来依据该延授时钟产生该输入时钟。

[0007] 进一步地，本发明所述的时钟产生电路，其更包含有：

[0008] 一相位差比较器，耦接于该可控制振荡器以及该相位选择器，用来比较该多个输出时钟所分别对应的该多个相位与一数据信号内的一数据相位以产生一比较结果，并依据该比较结果产生该相位选择信号。

[0009] 进一步地，本发明所述的时钟产生电路，其中当该比较结果显示该振荡频率较该数据信号的一数据频率来得慢时，该相位选择器选择该多个输出时钟中相位较该输出时钟落后的另一输出时钟来做为该延授时钟，以及当该比较结果显示该振荡频率较该数据频率来得快时，该相位选择器选择该多个输出时钟中相位较该输出时钟领先的另一输出时钟来做为该延授时钟。

[0010] 进一步地，本发明所述的时钟产生电路，其中该相位差比较器另于不同时间点分别产生该比较结果以得到多个比较结果，并依据该多个比较结果来产生该相位选择信号。

[0011] 进一步地，本发明所述的时钟产生电路，其中当该多个比较结果中，该振荡频率较该数据信号的一数据频率来得慢的比较结果次数大于该振荡频率较该数据频率来得快的比较结果次数时，该相位选择器选择该多个输出时钟中相位较该输出时钟落后的另一输出时钟来做为该延授时钟，以及当该多个比较结果中，该振荡频率较该数据频率来得慢的比较结果次数小于该振荡频率较该数据频率来得快的比较结果次数时，该相位选择器选择该多个输出时钟中相位较该输出时钟领先的另一输出时钟来做为该延授时钟。

[0012] 进一步地，本发明所述的时钟产生电路，其更包含有：

[0013] 一展频控制电路，耦接于该相位差比较器与该相位选择器之间，用来调整该相位差比较器输出至该相位选择器的该比较结果，以使该输出时钟的频率展频于一特定频率范围中。

[0014] 本发明解决其技术问题所采用的技术方案之二是：提供一种收发器。该收发器包含有一传送电路、一接收电路以及一时钟产生电路；该传送电路用来依据一第一时钟信号来传送一待传送数据；该接收电路用来依该第一时钟信号来接收一待接收数据；该时钟产生电路耦接于该传送电路与该接收电路，用来依据该待接收数据以及一参考时钟来产生该第一时钟信号。

[0015] 进一步地，本发明所述的收发器，其中当该待接收数据不具有一展频特性时，该时钟产生电路产生具有该展频特性的该第一时钟信号至该传送电路以测试产生该待接收数据的一发送器是否具有该展频特性，若该发送器具有该展频能力，则该时钟产生电路产生具有该展频特性的该第一时钟信号至该接收电路，若该发送器不具有该展频能力时，则该时钟产生电路产生不具有该展频特性的该第一时钟信号至该接收电路。

[0016] 进一步地，本发明所述的收发器，其中该时钟产生电路包含有：

[0017] 一相位侦测器，用来侦测一输入时钟与该参考时钟的一相位差以产生相对于该相位差的一控制信号；

[0018] 一滤波器，耦接于该相位侦测器，用来对该控制信号进行滤波操作以产生一滤波控制信号；

[0019] 一可控制振荡器，耦接于该滤波器，用来依据该滤波控制信号来产生多个输出时钟，并输出该多个输出时钟中的一来作为该第一时钟信号，其中该多个输出时钟分别具有多个相位；

[0020] 一相位选择器，耦接于该可控制振荡器，用来依据一相位选择信号来从该多个输出时钟中选取一输出时钟来做为一延授时钟；以及

[0021] 一除频器，耦接于该相位侦测器与该相位选择器，用来对该延授时钟进行频率除频以产生该输入时钟。

[0022] 进一步地，本发明所述的收发器，其更包含有：

[0023] 一相位差比较器，耦接于该可控制振荡器以及该相位选择器，用来比较该多个输出时钟分别的该多个相位与该待接收数据内的一数据相位以产生一比较结果，并依据该比较结果产生该相位选择信号。

[0024] 进一步地，本发明所述的收发器，其中当该比较结果显示该多个输出时钟的一振荡频率较该待接收数据的一数据频率来得慢时，该相位选择器选择该多个输出时钟中较该输出时钟落后的另一输出时钟来做为该延授时钟，当该比较结果显示该振荡频率较该数据频率来得快时，该相位选择器选择该多个输出时钟中较该输出时钟领先的另一输出时钟来做为该延授时钟。

[0025] 进一步地，本发明所述的收发器，其中该相位差比较器另随着时间变化来产生多个比较结果，并依据该多个比较结果来产生相位选择信号。

[0026] 进一步地，本发明所述的收发器，其中当该多个比较结果中，代表该多个输出时钟的一振荡频率较该待接收数据的一数据频率来得慢的比较结果次数较该振荡频率较该数据频率来得快的比较结果次数来得多时，该相位选择器选择该多个输出时钟中较该输出时钟落后的另一输出时钟来做为该延授时钟，当该多个比较结果中，该振荡频率较该数据频率来得慢的比较结果次数较该振荡频率较该数据频率来得快的比较结果次数来得少时，该相位选择器选择该多个输出时钟中较该输出时钟领先的另一输出时钟来做为该延授时钟。

[0027] 进一步地，本发明所述的收发器，其更包含有：

[0028] 一展频控制电路，耦接于该相位差比较器与该相位选择器之间，用来调整该比较结果以产生一调整后比较结果，并提供给该相位选择器；

[0029] 其中由该相位侦测器、该滤波器、该可控制振荡器、该相位选择器以及该除频器所构成的一延授环路来依据该调整后比较结果来产生一展频输出时钟。

[0030] 进一步地，本发明所述的收发器，其中该展频控制电路为一展频时钟随耦控制电路或一展频时钟产生控制电路。

[0031] 进一步地，本发明所述的收发器，其为一时钟数据回复电路，用来回复该待接收数据内的一数据时钟。

[0032] 本发明解决其技术问题所采用的技术方案之三是：提供一种时钟产生方法。该时钟产生方法包含有有下列步骤：侦测一输入时钟与一参考时钟的一相位差以产生相对于该相位差的一控制信号；对该控制信号进行滤波操作以产生一滤波控制信号；依据该滤波控制信号来产生多个输出时钟，其中该多个输出时钟对应同一振荡频率，但分别对应不同的多个相位；依据一相位选择信号来从该多个输出时钟中选取一输出时钟来做为一延授时钟；以及依据该延授时钟产生该输入时钟。

[0033] 进一步地，本发明所述的时钟产生方法，比较该多个输出时钟所分别对应的该多个相位与一数据信号内的一数据相位以产生一比较结果，并依据该比较结果产生该相位选择信号。

[0034] 进一步地，本发明所述的时钟产生方法，其中当该比较结果显示该振荡频率较该数据信号的一数据频率来得慢时，选择该多个输出时钟中相位较该输出时钟落后的另一输出时钟来做为该延授时钟，以及当该比较结果显示该振荡频率较该数据频率来得快时，选择该多个输出时钟中相位较该输出时钟领先的另一输出时钟来做为该延授时钟。

[0035] 进一步地，本发明所述的时钟产生方法，其中比较该多个输出时钟所分别对应的该多个相位与该数据信号内的该数据相位的步骤包含有：

[0036] 于不同时间点分别产生该比较结果以得到多个比较结果，并依据该多个比较结果来产生该相位选择信号。

[0037] 进一步地，本发明所述的时钟产生方法，其中当该多个比较结果中，该振荡频率较该数据信号的一数据频率来得慢的比较结果次数大于该振荡频率较该数据频率来得快的比较结果次数时，选择该多个输出时钟中相位较该输出时钟落后的另一输出时钟来做为该延授时钟，以及当该多个比较结果中，该振荡频率较该数据频率来得慢的比较结果次数小于该振荡频率较该数据频率来得快的比较结果次数时，选择该多个输出时钟中相位较该输出时钟领先的另一输出时钟来做为该延授时钟。

[0038] 进一步地，本发明所述的时钟产生方法，其更包含有：调整该比较结果以使该输出时钟的频率展频于一特定频率范围中。

[0039] 进一步地，本发明所述的时钟产生方法，其为一时钟数据回复方法，用来回复该数据信号内的一数据时钟。

[0040] 进一步地，本发明所述的时钟产生方法，更包含：

[0041] 依据该第一时钟信号来传送一待传送数据；以及

[0042] 依据该第一时钟信号来接收一待接收数据；

[0043] 其中当该待接收数据不具有一展频特性时，产生具有该展频特性的该第一时钟信号以使待传送数据具有该展频特性，藉此测试产生该待接收数据的一发送器是否具有该展频特性，若该发送器具有该展频能力，则继续产生具有该展频特性的该第一时钟信号，若该发送器不具有该展频能力时，则产生不具有该展频特性的该第一时钟信号。

[0044] 实施本发明的技术方案，具有以下有益效果：通过控制一相位选择器来选择多个输出时钟中之一来作为一延授时钟以合成一精确同步于一数据信号的输出时钟，从而节省一时钟数据回复电路的制作成本。

[0045] 此外，通过利用该时钟数据回复电路所揭露的方法，利用一个时钟产生电路就可以传送一待传送数据以及接收一待接收数据，相较于习知技术必须利用两个时钟产生电路来分别传送一待传送数据以及接收一待接收数据的作法，本发明更进一步减少了一收发器的制作成本。

附图说明

[0046] 图1是依据本发明一种时钟产生电路的一实施例示意图；

[0047] 图2是图1的该时钟数据回复电路的一数据信号与输出时钟的八个相位的时序图；

[0048] 图3是该输出时钟的八个相位的相位图；

[0049] 图4是依据本发明一种时钟数据回复电路的一第二实施例示意图；

[0050] 图5是图4的该时钟数据回复电路的输出时钟的频谱图；

[0051] 图6是依据本发明一种收发器的一实施例示意图。

[0052] 【主要组件符号说明】

[0053]100、400 时钟数据回复电路
102、402、6062 相位侦测器
104、404、6064 滤波器
106、406、6066 可控制振荡器
108、408、6068 相位选择器
110、410 延授电路
112、412、6072 相位差比较器
302、304 相位图
302a、304a 箭头
414、6074 展频控制电路
502 曲线
600 收发器
602 传送电路
604 接收电路
606 时钟产生电路
6070 延授电路

具体实施方式

[0054] 在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者透过其他装置或连接手段间接地电气连接至该第二装置。

[0055] 请参考图1。图1是依据本发明一种时钟产生电路的一实施例示意图。请注意，为了更清楚描述本发明的时钟产生电路的精神所在，该时钟产生电路以一时钟数据回复电路100(Clock Data Recovery Circuit)来作说明，其中时钟数据回复电路100用来回复一数据信号Sd内的一数据时钟，然其并不作为本发明的限制所在。时钟数据回复电路100包含有一相位侦测器102、一滤波器104、一可控制振荡器106、一相位选择器108、一延授电路110以及一相位差比较器112。相位侦测器102用来侦测一输入时钟Sfb与一参考时钟Sclk的一相位差以产生相对于该相位差的一控制信号Sc。滤波器104耦接于相位侦测器102以对控制信号Sc进行滤波操作以产生一滤波控制信号Sfc。可控制振荡器106耦接于滤波器
104以依据滤波控制信号Sfc来产生多个输出时钟So1-So8，其中多个输出时钟So1-So8对应同一振荡频率fo(例如10MHz)，但分别对应不同的多个相位p1-p8。相位选择器108耦接于可控制振荡器106以依据一相位选择信号Sps来从多个输出时钟So1-So8中选取一输出时钟来做为一延授时钟Sout。延授电路110耦接于相位侦测器102与相位选择器108以依据延授时钟Sout产生输入时钟Sfb。

[0056] 此外，相位差比较器112耦接于可控制振荡器106以及相位选择器108以比较多个输出时钟So1-So8所分别对应的多个相位p1-p8与数据信号Sd内的一数据相位以产生一比较结果，并依据该比较结果产生相位选择信号Sps。尤其是，相位差比较器112比较多个相位p1-p8与数据信号Sd内所隐含的时钟信号的相位以产生比较结果。请注意，虽然本实施例以八个输出时钟So1-So8以及其分别的八个相位p1-p8来说明，然其数目并不作为本发明的限制所在。另一方面，在本实施例中，延授电路110以一频率除频器来加以实施，且其亦不作为本发明的限制所在。

[0057] 依据本发明的实施例，当时钟数据回复电路100启动时，由相位侦测器102、滤波器104、可控制振荡器106、相位选择器108以及延授电路110所构成的一延授环路(feedback loop)会依据一预设的条件来产生一组输出时钟So1-So8。请注意，在本实例中，该默认的条件是先设定相位选择器108选择输出时钟So1-So8中的第一输出时钟So1来作为延授时钟Sout，然其并不作为本发明的限制所在。因此，当时钟数据回复电路100接收到数据信号Sd时，可控制振荡器106就会产生具有八个相位p1-p8的八个输出时钟So1-So8。请注意到，八个相位p1-p8间可具有相同的相位差。接着，相位差比较器112就会比较数据信号Sd的该数据相位与该八个相位p1-p8，以产生该比较结果，如图2所示。图2是本发明图1所示的时钟数据回复电路100的数据信号Sd与输出时钟So1-So8的八个相位p1-p8的时序图。请注意，为了更清楚描述本发明时钟数据回复电路100的技术特征，本发明的八个相位p1-p8以图3所示相位图来表示。图3是输出时钟So1-So8的八个相位p1-p8的相位图。于图3中，其绘示两个用来表示八个相位p1-p8的相位图302、304，其中在相位图302中箭头302a指向相位p1代表此时相位选择器108选择输出时钟So1-So8中的第一输出时钟So1来作为延授时钟Sout，而在相位图304中箭头304a指向相位p2代表此时相位选择器108选择输出时钟So1-So8中的第二输出时钟So2来作为延授时钟Sout，以此类推。因此，当时钟数据回复电路100依据输出时钟So1-So8中的第一输出时钟So1来作为延授时钟Sout时，可控制振荡器106就会分别于时间点t1、t2、t3、...、t8产生相对应至输出时钟So1-So8的八个相位p1-p8，如图2所示。同时，相位p1-p3会分别于时间点t1、t2、t3触发相位差比较器112来侦测数据信号Sd的电位，并分别产生一侦测结果。在本实施例中，当相位差比较器112侦测到数据信号Sd为一高电位VH时，则该侦测结果为1。反之，当相位差比较器112侦测到数据信号Sd为一低电位VL时，则该侦测结果为0。请注意，上述侦测方式并不作为本发明的限制所在。因此，相位差比较器112会于时间点t1、t2、t3分别输出111。同理，相位差比较器112会于时间点t1’、t2’、t3’分别输出000，如图2所示。

[0058] 因此，当相位差比较器112所产生的该侦测结果为“111000”(例如该结果对应至时间点t1、t2、t3、t1’、t2’、t3’)时，则表示振荡频率fo较数据信号Sd的一数据频率来得慢，此时相位差比较器112就会输出相位选择信号Sps来选择输出时钟So1-So8中相位较第一输出时钟So1落后的另一输出时钟，例如第二输出时钟So2，来做为延授时钟Sout。如图2所示，若以第一输出时钟So1的第一相位p1为参考，亦即第一相位p1为0度，则较落后的第二输出时钟So2的第二相位p2则为45度。因此，在本实施例中，第二输出时钟So2的第二相位p2较第一输出时钟So1的第一相位p1来得大。当相位差比较器112选择第二输出时钟So2来做为延授时钟Sout时，相位侦测器102侦测到输入时钟Sfb与参考时钟Sclk之间的相位差就会比较大，亦即较相位差比较器112选择第一输出时钟So1来做为延授时钟Sout时的相位差来得大。如此一来，可控制振荡器106就会产生具有较快的振荡频率(例如，选择第一输出时钟So1时可控制振荡器106的振荡频率为10MHz，而选择第二输出时钟So2时可控制振荡器106的振荡频率为10.1MHz)的下一组输出时钟So1-So8。同样的，输出时钟So1-So8分别的八个相位p1-p8亦会被用来触发相位差比较器112以侦测数据信号Sd的电位。依据本实施例可以得知，相位差比较器112会于时间点t1”、t2”、t3”、t1”’、t2”’、t3”’分别输出”001110”，如图2所示。当相位差比较器112所产生的该侦测结果为“001110”时，则表示此时可控制振荡器106所产生的输出时钟So1-So8同步于数据信号Sd。因此，相位差比较器112就会维持此时的相位选择信号Sps以使得可控制振荡器106持继地产生同步于数据信号Sd的输出时钟So1-So8。请注意，利用相位差比较器112来产生该侦测结果的目的是为了要判断输出时钟So1-So8是否同步于数据信号Sd，因此本发明并不限定以“001110”来作为判断输出时钟So1-So8是否同步于数据信号Sd的难一选择。从图2中可以得知，当该侦测结果为“011100”时，输出时钟So1-So8亦可以视为同步于数据信号Sd。更进一步来说，当该侦测结果为“100011”或“110001”时，输出时钟So1-So8亦可以视为同步于数据信号Sd。

[0059] 反之，当相位差比较器112所产生的该侦测结果为“000111”时，则表示振荡频率fo较数据信号Sd的一数据频率来得快，此时相位差比较器112就会输出相位选择信号Sps来选择输出时钟So1-So8中相位较第一输出时钟So1领先的另一输出时钟来做为延授时钟Sout。请注意，由于熟悉此项技艺者在阅读完上述关于该侦测结果为“111000”所揭露的技术特征后，应可推导出当该侦测结果为“000111”时，时钟数据回复电路100的相对应的操作步骤，故在此不另赘述。

[0060] 当输出时钟So1-So8同步于数据信号Sd时，输出时钟So1-So8中的一个输出时钟就可以用来读取数据信号Sd的值。以图2所示的数据信号Sd为例，当输出时钟So1-So8同步于数据信号Sd时，输出时钟So1-So8中的第五个输出时钟So5会大致上处于数据信号Sd的中心点，因此本实施例中，时钟数据回复电路100就会以第五个输出时钟So5来读取数据信号Sd的值。

[0061] 另一方面，由于在图1所示的时钟数据回复电路100的相位差比较器112于侦测到输出时钟So1-So8不同步于数据信号Sd时，即马上输出相位选择信号Sps来调整相位选择器108，以使得可控制振荡器106输出相对应的输出时钟So1-So8，因此图1所示的时钟数据回复电路100具有快速锁定数据信号Sd的特性。然而，在实际的运作下，输出时钟So1-So8的抖动(Jitter)常常会造成相位差比较器112的误判而产生的错误的侦测结果。因此，在本发明的另一个实施例中，相位差比较器112以一相位差累积电路来加以实作以更准确地判断可控制振荡器106所输出的输出时钟So1-So8与数据信号Sd的相位关系。在该实施例中，相位差比较器112于不同时间点分别产生该比较结果以得到多个比较结果，并依据该多个比较结果来产生该相位选择信号。更进一步来说，当该多个比较结果中，振荡频率fo较数据信号Sd的一数据频率来得慢的比较结果次数大于振荡频率fo较该数据频率来得快的比较结果次数时，相位选择器108选择输出时钟So1-So8中相位较第一输出时钟So1落后的另一输出时钟来做为延授时钟Sout，以及当该多个比较结果中，振荡频率fo较该数据频率来得慢的比较结果次数小于振荡频率fo较该数据频率来得快的比较结果次数时，相位选择器108选择输出时钟So1-So8中相位较第一输出时钟So1领先的另一输出时钟来做为延授时钟Sout。简言之，相位差比较器112是累积输出时钟So1-So8与数据信号Sd的相位差异，并据以自输出时钟So1-So8中选择一延授时钟Sout进入延授回路，从而调整振荡器106的振荡频率fo，进而使振荡频率fo与数据信号Sd同步。此时，振荡频率fo即同步于隐含于数据信号Sd的时钟信号。

[0062] 请参考图4。图4是依据本发明一种时钟数据回复电路400的一第二实施例示意图，其中时钟数据回复电路400用来回复一数据信号Sd’内的一数据频率，然其并不作为本发明的限制所在。时钟数据回复电路400包含有一相位侦测器402、一滤波器404、一可控制振荡器406、一相位选择器408、一延授电路410、一相位差比较器412以及一展频(Spread Spectrum)控制电路414。相位侦测器402用来侦测一输入时钟Sfb’与一参考时钟Sclk’的一相位差以产生相对于该相位差的一控制信号Sc’。滤波器404耦接于相位侦测器402以对控制信号Sc’进行滤波操作以产生一滤波控制信号Sfc’。可控制振荡器406耦接于滤波器404以依据滤波控制信号Sfc’来产生多个输出时钟So1’-So8’，其中多个输出时钟So1’-So8’对应同一振荡频率fo’，但分别对应不同的多个相位p1’-p8’，其中振荡频率fo’处于一特定频率范围(例如频率f1与f2之间)内。相位选择器408耦接于可控制振荡器406以依据一相位选择信号Sps’来从多个输出时钟So1’-So8’中选取一输出时钟来做为一延授时钟Sout’。延授电路410耦接于相位侦测器402与相位选择器408以依据延授时钟Sout’产生输入时钟Sfb’。

[0063] 此外，相位差比较器412耦接于可控制振荡器406以比较多个输出时钟So1’-So8’所分别对应的多个相位p1’-p8’与数据信号Sd’内的一数据相位以产生一比较结果。展频控制电路414耦接于相位差比较器412与相位选择器408之间，用来调整相位差比较器412输出至相位选择器408的该比较结果，以使输出时钟So1’-So8’的频率展频于该特定频率范围内以符合一电路系统的电磁干扰(Electro-magnetic Interference，EMI)的规范，如图5所示。图5时钟数据回复电路400的输出时钟So1’-So8’的频谱图，其中曲线502代表输出时钟So1’-So8’的频谱分布，横轴代表频率，纵轴代表能量。请注意，本发明并不受限于八个输出时钟So1’-So8’以及其分别的八个相位p1’-p8’。另一方面，在本实施例中，延授电路410以一频率除频器来加以实施，且其亦不作为本发明的限制所在。

[0064] 相较于图1的时钟数据回复电路100，时钟数据回复电路400另包含展频控制电路414，因此后续关于时钟数据回复电路400的叙述仅集中于展频控制电路414的技术特征以及展频控制电路414对于整体时钟数据回复电路400所产生的效果。请同时参考上述关于图1的时钟数据回复电路100所揭露的技术特征，当时钟数据回复电路400中的相位差比较器412产生该比较结果后，展频控制电路414会对该比较结果进行一调整运作以产生一调整后比较结果。接着，展频控制电路414会依据该调整后比较结果来产生相位选择信号Sps’至相位选择器408。由于相位选择信号Sps’会决定相位选择器408输出输出时钟So1’-So8’中之一来作为延授时钟Sout’，进而决定可控制振荡器406所产生输出时钟So1’-So8’的振荡频率fo’，因此为了要使得输出时钟So1’-So8’的振荡频率fo’展频于该特定频率范围内，亦即频率f1与f2之间，该调整运作会于一特定调整范围内微调该比较结果以产生该调整后比较结果，其中该特定调整范围相对应于该特定频率范围。如此一来，可控制振荡器406所产生输出时钟So1’-So8’的振荡频率fo’就会分布于频率f1与f2之间。请注意，本发明并不受限于上述的展频方式，任何可以使得输出时钟So1’-So8’的振荡频率fo’分布于频率f1与f2之间的展频方法均为本发明的范畴所在。

[0065] 另一方面，相似于上述的第一实施例，在本发明的另一个实施例中，相位差比较器412以一相位差累积电路来加以实作以更准确地判断可控制振荡器406所输出的输出时钟So1’-So8’与数据信号Sd’的相位关系。在该实施例中，相位差比较器412于不同时间点分别产生该比较结果以得到多个比较结果，并依据该多个比较结果来产生该相位选择信号。更进一步来说，当该多个比较结果中，振荡频率fo’较数据信号Sd’的一数据频率来得慢的比较结果次数大于振荡频率fo’较该数据频率来得快的比较结果次数时，相位选择器
408选择输出时钟So1’-So8’中相位较第一输出时钟So1’落后的另一输出时钟来做为延授时钟Sout’，以及当该多个比较结果中，振荡频率fo’较该数据频率来得慢的比较结果次数小于振荡频率fo’较该数据频率来得快的比较结果次数时，相位选择器408选择输出时钟So1’-So8’中相位较第一输出时钟So1’领先的另一输出时钟来做为延授时钟Sout’。请注意，熟悉此项技艺者在阅读完上述所揭露的技术特征后，应可了解该相位差累积电路结合展频控制电路414的操作方式，以使得时钟数据回复电路400产生一精确同步于数据信号Sd’且具有展频特性的输出时钟So1’-So8’。

[0066] 本发明是由控制一相位选择器来选择多个输出时钟中之一来作为一延授时钟以合成一精确同步于一数据信号的输出时钟，而得以不使用习知的相位旋转器，进行节省一时钟数据回复电路的制作成本。

[0067] 请参考图6。图6是依据本发明一种收发器600的一实施例示意图。收发器600包含有一传送电路602、一接收电路604以及一时钟产生电路606。传送电路602用来依据一第一时钟信号Sclk1来传送一待传送数据Dout以成为一传送数据Dtx。接收电路604用来依第一时钟信号Sclk1来接收一待接收数据Drx以成为一接收数据Din。时钟产生电路606耦接于传送电路602与接收电路604以依据待接收数据Drx以及一参考时钟Sclk_ref来产生第一时钟信号Sclk1。

[0068] 时钟产生电路606包含有一相位侦测器6062、一滤波器6064、一可控制振荡器6066、一相位选择器6068、一延授电路6070、一相位差比较器6072以及一展频(Spread Spectrum)控制电路6074。延授电路6070可为一除频器。相位侦测器6062用来侦测一输入时钟Sfb”与一参考时钟Sclk_ref的一相位差以产生相对于该相位差的一控制信号Sc”。
滤波器6064耦接于相位侦测器6062以对控制信号Sc”进行滤波操作以产生一滤波控制信号Sfc”。可控制振荡器6066耦接于滤波器6064以依据滤波控制信号Sfc”来产生多个输出时钟So1”-So8”，其中多个输出时钟So1”-So8”对应同一振荡频率fo”，但分别对应不同的多个相位p1”-p8”。相位选择器6068耦接于可控制振荡器6066以依据一相位选择信号Sps”来从多个输出时钟So1”-So8”中选取一输出时钟来做为一延授时钟Sout”。延授电路6070耦接于相位侦测器6062与相位选择器6068以依据延授时钟Sout”产生输入时钟Sfb”。

[0069] 此外，相位差比较器6072耦接于可控制振荡器6066以比较多个输出时钟So1”-So8”所分别对应的多个相位p1”-p8”与数据信号Sd”内的一数据相位以产生一比较结果。展频控制电路6074耦接于相位差比较器6072与相位选择器6068之间，用来调整相位差比较器6072输出至相位选择器6068的该比较结果。因此，相位侦测器6062、滤波器6064、可控制振荡器6066、相位选择器6068以及延授电路6070所构成的一延授环路就会依据该调整后比较结果来产生一展频输出时钟。请注意，本发明并不受限于八个输出时钟So1”-So8”以及其分别的八个相位p1”-p8”。另一方面，依据本实施例，第一时钟信号Sclk1选自多个输出时钟So1”-So8”中之一。例如，于本发明的一实施例中以第一输出时钟So1”来作为第一时钟信号Sclk1。

[0070] 请注意，在本实施例中，收发器600的时钟产生电路606以图4所示的时钟数据回复电路400来加以实作，因此关于时钟产生电路606的细部技术特微在此不另赘述。依据本发明的实施例收发器600，当收发器600启动时，接收电路604可接收来自另一收发器的待接收数据Drx。此时，时钟产生电路606会依据待接收数据Drx以及参考时钟Sclk_ref来产生同步于接收数据Drx的第一时钟信号Sclk1。因此，当来自该另一收发器的待接收数据Drx具有一展频特性的数据时，时钟产生电路606就必需产生具有展频特性的第一时钟信号Sclk1才能有效地锁相于(亦即同步于)待接收数据Drx。此时，时钟产生电路606中的展频控制电路6074就会追随(follow)待接收数据Drx以微调相位差比较器6072所产生的该比较结果。更进一步来说，由于相位选择信号Sps”是依据所接收到的待接收数据Drx的该展频特性来产生的，因此可控制振荡器6066所产生的第一时钟信号Sclk1亦会具有相同于待接收数据Drx的该展频特性的展频特性。换句话说，此时时钟产生电路606中的展频控制电路6074可视为一展频时钟随耦(Spread Spectrum Clock Follower)控制电路。

[0071] 另一方面，当来自该另一收发器的待接收数据Drx不具有一展频特性时，时钟产生电路606会先产生一具有展频特性的第一时钟信号Sclk1来控制传送电路602以将待传送数据Dout传送至该另一收发器(亦即产生一展频数据至该另一收发器)，以测试该另一收发器是否具有展频的能力。接着，若收发器600接收到的待接收数据Drx是一展频数据时，则收发器600判断该另一收发器是具有展频能力的，或者说另一收发器有能力依据所接收的展频数据产生另一展频数据(即待接收数据Drx)。此时，时钟产生电路606就会继续产生具有展频特性的第一时钟信号Sclk1来接收待接收数据Drx。反之，若收发器600接收到的待接收数据Drx仍然是不具有展频特性时，则收发器600判断该另一收发器是不具有展频能力的，或者说另一收发器并无能力依据所接收的展频数据产生另一展频数据(即待接收数据Drx)。此时，时钟产生电路606就必需产生一不具有展频特性的第一时钟信号Sclk1才能有效地锁相于(亦即同步于)待接收数据Drx。于是，当收发器600接收到的待接收数据Drx不具有展频特性时，时钟产生电路606中的展频控制电路6074亦会追随(follow)待接收数据Drx，但不微调相位差比较器6072所产生的该比较结果。如此一来，可控制振荡器6066所产生的第一时钟信号Sclk1就不会具有展频特性而得以有效地同步于待接收数据Drx。

[0072] 简言之，当收发器600的传送电路602需要以第一时钟信号Sclk1来将待传送数据Dout传送至该另一收发器时，且当该另一收发器具有接收一展频数据的能力时，时钟产生电路606中的展频控制电路6074就会微调相位差比较器6072所产生的该比较结果以使得可控制振荡器6066所产生的第一时钟信号Sclk1具有展频特性。换句话说，此时时钟产生电路606中的展频控制电路6074可视为一展频时钟产生(Spread Spectrum Clock Generation)控制电路。同理，当该另一收发器不具有接收一展频数据的能力时，时钟产生电路606中的展频控制电路6074就不会微调相位差比较器6072所产生的该比较结果以使得可控制振荡器6066所产生的第一时钟信号Sclk1不具有展频特性。请注意，在本发明的另一实施例中，相位差比较器6072以一相位差累积电路来加以实作以更准确地判断可控制振荡器6066所输出的输出时钟So1”-So8”与待接收数据Drx的相位关系，其原因已揭露于上述实施例中，在此不另赘述。

[0073] 综上所述，本发明是由控制一相位选择器来选择多个输出时钟中之一来作为一延授时钟以合成一精确同步于一数据信号的输出时钟，进行节省一时钟数据回复电路的制作成本。此外，藉由利用该时钟数据回复电路所揭露的方法，本发明的另一实施例得以利用一个时钟产生电路就可以传送一待传送数据以及接收一待接收数据，相较于习知技术必须利用两个时钟产生电路来分别传送一待传送数据以及接收一待接收数据的作法，本发明更进一步减少了一收发器的制作成本。

[0074] 以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。