电子元件封装体的测试装置及测试方法

摘要

一种电子元件封装体的测试装置及测试方法，该测试装置含测试槽座，具有第一部分及其上的第二部分，第一部分具有凹槽，以承接待测电子元件封装体，其具有多个外部端点，且排成端点配置；可交替插板，设于第一与第二部分之间，且部分延伸于凹槽上，且含多个第一接垫，排成第一垫配置，其与端点配置相对应匹配并面向凹槽；多个第二接垫，排成第二垫配置，且设于第一部分与第二部分之间；及多个导线层，各分别将其中一第一接垫电性连接至其中一第二接垫；及多个接触针，各穿过第二部分且与其中一第二接垫电性连接，接触针排成针配置，且与第二垫配置相对应匹配。本发明能够仅可交替插板改变，而所有其他的测试构件维持相同，因此测试成本得以降低。

权利要求

1.一种电子元件封装体的测试装置，其特征在于，包括：一测试槽座，具有一第一部分及位于该第一部分上的一第二部分，其中该第一部分具有一凹槽，用以承接一待测电子元件封装体，该待测电子元件封装体具有多个外部端点，所述多个外部端点排列成一端点配置；

一可交替插板，设置于该第一部分与该第二部分之间，且部分延伸于该凹槽之上，其中该可交替插板包括：多个第一接垫，排列成一第一垫配置，该第一垫配置与该端点配置彼此相对应匹配，并面向该凹槽；

多个第二接垫，排列成一第二垫配置，且设置于该第一部分与该第二部分之间；以及多个导线层，各个导线层分别将其中一所述多个第一接垫电性连接至其中一所述多个第二接垫；以及多个接触针，各个接触针穿过该第二部分且与该可交替插板的所述多个第二接垫的其中之一电性连接，其中所述多个接触针排列成一针配置，且该第二垫配置与该针配置彼此相对应匹配。

2.如权利要求1所述的电子元件封装体的测试装置，其特征在于，还包括：一接口印刷电路板，电性连接至所述多个接触针；以及

一测试机器，电性耦接至该接口印刷电路板。

3.如权利要求1所述的电子元件封装体的测试装置，其特征在于，该可交替插板还包括一开口，用以使该待测电子元件封装体的一部分露出。

4.如权利要求1所述的电子元件封装体的测试装置，其特征在于，该测试槽座的该第一部分包括一热能转换装置，用以将热能传至该待测电子元件封装体或将热能自该待测电子元件封装体传出。

5.如权利要求4所述的电子元件封装体的测试装置，其特征在于，该热能转换装置的一表面设置于该凹槽的一底部处。

6.如权利要求1所述的电子元件封装体的测试装置，其特征在于，所述多个接触针包括一弹簧探针。

7.如权利要求1所述的电子元件封装体的测试装置，其特征在于，该待测电子元件封装体包括一球栅阵列封装体或一脚针阵列封装体。

8.如权利要求1所述的电子元件封装体的测试装置，其特征在于，所述多个外部端点包括一焊球。

9.如权利要求1所述的电子元件封装体的测试装置，其特征在于，该可交替插板包括一印刷电路板。

10.一种电子元件封装体的测试方法，其特征在于，包括：提供一第一待测电子元件封装体，具有多个第一外部端点，排列成一第一端点配置；

提供一测试槽座，具有一第一部分及位于该第一部分上的一第二部分，其中该第一部分具有一凹槽，用以承接一待测电子元件封装体；

将一可交替插板设置于该第一部分与该第二部分之间，其中该可交替插板部分延伸于该凹槽之上，且包括：多个第一接垫，排列成一第一垫配置，该第一垫配置与该第一端点配置彼此相对应匹配，并面向该凹槽；

多个第二接垫，排列成一第二垫配置，且设置于该测试槽座的该第一部分与该第二部分之间；以及多个导线层，各个导线层分别将其中一所述多个第一接垫电性连接至其中一所述多个第二接垫；

提供多个接触针，各个接触针穿过该测试槽座的该第二部分且与该可交替插板的所述多个第二接垫的其中之一电性连接，其中所述多个接触针排列成一针配置，且该第二垫配置与该针配置彼此相对应匹配；以及将该第一待测电子元件封装体放进该凹槽之中，使每一所述多个第一外部端点分别电性连接至其中一所述多个第一接垫。

11.如权利要求10所述的电子元件封装体的测试方法，其特征在于，还包括：提供一接口印刷电路板，电性连接至所述多个接触针；以及提供一测试机器，电性耦接至该接口印刷电路板。

12.如权利要求10所述的电子元件封装体的测试方法，其特征在于，该可交替插板还包括一开口，用以使该待测电子元件封装体的一部分露出。

13.如权利要求12所述的电子元件封装体的测试方法，其特征在于，还包括：形成一探测开口，穿过该第一待测电子元件封装体的露出的部分；以及将一内部探针放入该探测开口中以对该第一待测电子元件封装体进行内部针测。

14.如权利要求10所述的电子元件封装体的测试方法，其特征在于，该测试槽座的该第一部分包括一热能转换装置，用以将热能传至该待测电子元件封装体或将热能自该待测电子元件封装体传出。

15.如权利要求14所述的电子元件封装体的测试方法，其特征在于，还包括通过该热能转换装置而使该第一待测电子元件封装体升温或降温。

16.如权利要求10所述的电子元件封装体的测试方法，其特征在于，还包括：移除该第一待测电子元件封装体及该可交替插板；

提供一第二待测电子元件封装体，具有多个第二外部端点，排列成一第二端点配置；

将一第二可交替插板设置于该第一部分与该第二部分之间，其中该可交替插板部分延伸于该凹槽之上，且包括：多个第三接垫，排列成一第三垫配置，该第三垫配置与该第二端点配置彼此相对应匹配，并面向该凹槽；

多个第四接垫，排列成一第四垫配置，且设置于该测试槽座的该第一部分与该第二部分之间，其中该第四垫配置与该第二垫配置大抵相同；以及多个第二导线层，各分别将其中一所述多个第三接垫电性连接至其中一所述多个第四接垫；以及将该第二待测电子元件封装体放进该凹槽之中，使每一所述多个第二外部端点分别电性连接至其中一所述多个第三接垫，其中，在将该第二待测电子元件封装体放置于该第一部分与该第二部分之后，每一所述多个接触针分别与该第二可交替插板的所述多个第四接垫的其中之一电性连接，且该第四垫配置与该针配置彼此相对应匹配。

17.如权利要求10所述的电子元件封装体的测试方法，其特征在于，该待测电子元件封装体包括一球栅阵列封装体或一脚针阵列封装体。

说明书

电子元件封装体的测试装置及测试方法

技术领域

[0001] 本发明涉及电子元件封装体的测试装置及测试方法，且特别涉及用以测试球栅阵列电子元件封装体的测试装置及测试方法。

背景技术

[0002] 半导体工业的技术发展已持续随着摩尔定律(Moore’s Law)而缩小化。因此，随着缩小化，半导体元件的效能也已增加。然而，随着缩小化与效能的增加，半导体元件的输出/输入接脚(I/O pins)密度也增加，因而使半导体元件的封装困难。

[0003] 因此，已发展了球栅阵列(ball grid array，BGA)封装体以封装先进半导体元件。相较于公知的导线架封装体(lead frame package)，球栅阵列封装体的好处之一包括较高的运行效能，这是因为球栅阵列封装体的信号传输距离较短。特别是球栅阵列封装体的球形接脚(或焊球)具有比导线架封装体更小的间距。同时，球栅阵列封装体的焊球可根据需求而排列。

[0004] 可对采用球栅阵列封装体的元件进行电性和/或可靠度测试。这样的测试可利用测试槽座(test socket)来进行，其用以承接球栅阵列封装体的焊球以提供对元件的电性通路(electrical access)。例如，可于球栅阵列封装体与测试机器之间使用直接与焊球接触的弹簧探针(pogo pin)。通常，测试槽座需通过接口印刷电路板(interface printed circuit board)而与测试机器耦接以分析来自球栅阵列封装体的电性数据。因此，假如球栅阵列封装体的焊球的排列改变，测试槽座连同接口印刷电路板可能也需跟着改变。特别是假如球栅阵列封装体的焊球的排列改变，测试机器或测试构件的弹簧探针的分布可能也需修改和/或重新架构。因此，在此情形下，测试成本会提高。

发明内容

[0005] 为了解决现有技术存在的上述问题，本发明实施例提供一种电子元件封装体的测试装置，包括测试槽座，具有第一部分及位于第一部分上的第二部分，其中第一部分具有凹槽，用以承接待测电子元件封装体，待测电子元件封装体具有多个外部端点，外部端点排列成端点配置；可交替插板，设置于第一部分与第二部分之间，且部分延伸于凹槽之上，其中可交替插板包括多个第一接垫，排列成第一垫配置，第一垫配置与端点配置彼此相对应匹配，并面向凹槽；多个第二接垫，排列成第二垫配置，且设置于第一部分与第二部分之间；以及多个导线层，各分别将其中一第一接垫电性连接至其中一第二接垫；以及多个接触针，各穿过第二部分且与可交替插板的第二接垫的其中之一电性连接，其中接触针排列成针配置，且第二垫配置与针配置彼此相对应匹配。

[0006] 本发明实施例提供一种电子元件封装体的测试方法，包括提供第一待测电子元件封装体，具有多个第一外部端点，排列成第一端点配置；提供测试槽座，具有第一部分及位于第一部分上的第二部分，其中第一部分具有凹槽，用以承接待测电子元件封装体；将可交替插板设置于第一部分与第二部分之间，其中可交替插板部分延伸于凹槽之上，且包括多个第一接垫，排列成第一垫配置，第一垫配置与第一端点配置彼此相对应匹配，并面向凹槽；多个第二接垫，排列成第二垫配置，且设置于测试槽座的第一部分与第二部分之间；以及多个导线层，各分别将其中一第一接垫电性连接至其中一第二接垫；提供多个接触针，各穿过测试槽座的第二部分且与可交替插板的第二接垫的其中之一电性连接，其中接触针排列成一针配置，且第二垫配置与针配置彼此相对应匹配；以及将第一待测电子元件封装体放进凹槽之中，使每一第一外部端点分别电性连接至其中一第一接垫。

[0007] 本发明的探测装置可适于测试许多种类的具有不同的外部端点配置和/或不同外部端点定义的电子元件封装体。在本发明中，能够仅可交替插板需改变，而所有其他的测试构件(包括测试槽座、接口印刷电路板、及测试机器)可维持相同，测试成本将得以降低。

附图说明

[0008] 图1为显示根据本发明一实施例的电子元件封装体的测试装置的剖面图。

[0009] 图2为显示根据本发明一实施例的可交替插板的俯视图。

[0010] 图3为显示根据本发明一实施例的电子元件封装体的测试装置的剖面图。

[0011] 图4A及图4B为显示根据本发明不同实施例的电子元件封装体的测试装置的剖面图。

[0012] 图5A-图5C为显示根据本发明不同实施例的电子元件封装体的俯视图。

[0013] 图6A-图6B为显示根据本发明不同实施例的可交替插板的俯视图。

[0014] 上述附图中的附图标记说明如下：

[0015] 10～测试装置； 12～测试槽座；

[0016] 14、15～可交替插板； 16～接触针；

[0017] 16c～针配置； 30～测试机器；

[0018] 32～接口印刷电路； 34～电缆线；

[0019] 40、60～待测电子元件封装体；

[0020] 45～内部探针； 121～测试槽座第一部分；

[0021] 122～测试槽座第二部分；121a～热能转换装置；

[0022] 124～凹槽； 124a～底部；

[0023] 142、144、152、154～接垫；

[0024] 142c、144c、152c、154c～垫配置；

[0025] 146、156～导线层； 148、158～开口；

[0026] 402、602～外部端点； 402c、602c～端点配置；

[0027] 548、648～探测开口。

具体实施方式

[0028] 应了解的是以下的叙述提供许多不同的实施例或例子，用以实施本发明的不同方式。以下所述特定的元件及排列方式仅为本发明的简单描述。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例和/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。

[0029] 图1为显示根据本发明一较佳实施例的电子元件封装体的测试装置10的剖面图。测试装置10包括测试槽座(test socket)12，用以承载待测电子元件封装体及可交替插板(interchangeable insert board)14。可交替插板14用以提供所承载的待测电子元件封装体与测试机器(test machine)之间的电性通路。测试槽座12具有第一部分121及设置于第一部分121上的第二部分122。测试槽座12可包括绝缘材料，例如是高分子材料、陶瓷材料、或前述的组合。在此实施例中，测试槽座12的第一部分121具有凹槽(recess)124(或空间)，用以承接待测电子元件封装体。凹槽124的底部124a可用来支撑待测电子元件封装体。测试槽座12的第一部分121与第二部分122可通过任何本领域普通技术人员所知的固定物(fixer)(未显示于图中)而彼此连接，并且，较佳地第一部分121与第二部分122可轻易地分离并重新连结在一起。第一部分121与第二部分122之间的空间(spacing)可通过该固定物来控制其大小。在以下的叙述中，测试槽座12的第一部分121与第二部分
122之间的空间用以容纳可交替插板14。

[0030] 通常，在电子元件封装体的电性和/或可靠度测试(electrical and/orreliability tests)期间，电子元件封装体需加热或冷却至一预定温度以获得分析所需的电性数据(electrical data)。在此情形中，第一部分121可包括热能转换装置(heat transfer element)121a，用以将热能传至待测电子元件封装体或将热能自待测电子元件封装体传出，如图1所示。热能转换装置121a可例如为可增加或减少其表面温度的平盘。当电子元件封装体放置于凹槽124中时，待测电子元件封装体可与热能转换装置121a的顶表面直接接触。因此，待测电子元件封装体的测试温度可视情况作调整，例如通过控制热能转换装置121a的表面温度。在此情形中，热能转换装置121a的顶表面也为凹槽124的底部124a。然而，本发明实施例不限于上述的特定例子。在其他实施例中，在热能转换装置
121a的顶表面上可形成有一层或多层的其他材料层。

[0031] 如图1所示，可交替插板14设置于测试槽座12的第一部分121与第二部分122之间。较佳者，可交替插板14固定于测试槽座12的第一部分121与第二部分122之间。然而，若有需要，可通过部分或完全分离测试槽座12的第一部分121与第二部分122而将可交替插板14移出。接着，新的可交替插板可视需求而设置于测试槽座12的第一部分121与第二部分122之间。此外，部分的可交替插板14延伸于凹槽124之上。因此，可交替插板14的部分表面面向凹槽124。

[0032] 可交替插板14可为具有内连线图案形成于其中的绝缘板，例如是印刷电路板。图2为显示根据本发明一实施例的可交替插板14的俯视图。如图1及图2所示，可交替插板14包括多个第一接垫(contact pads)142，位于可交替插板14的一表面上且面向凹槽
124。这些第一接垫142排列成第一垫配置(pad configuration)142c。第一垫配置142c经设计而与待测电子元件封装体的端点配置(terminal configuration)彼此相对应匹配(compatible)。此外，因为第一垫配置142c面向凹槽124且与待测电子元件封装体的端点配置相对应匹配，所以当待测电子元件封装体放入凹槽124中时，第一接垫142可与待测电子元件封装体的外部端点(external terminals)电性接触。通常，第一接垫142形成于面向凹槽124的表面上。然而，在其他实施例中，第一接垫142可完全贯穿可交替插板14。

[0033] 可交替插板14还包括多个第二接垫144，其设置于可交替插板14的较外围区域。当可交替插板14设置于测试槽座12的第一部分121与第二部分122之间时，第二接垫144也会设置于测试槽座12的第一部分121与第二部分122之间。这些第二接垫144排列成第二垫配置144c。在图2所示的实施例中，第一垫配置142c与第二垫配置144c不同，互为不同的垫图案(padpatterns)。然而，在其他实施例中，第一垫配置142c与第二垫配置
144c的图案有可能是设置于可交替插板14上的不同区域的大抵相同图案。通常，第二接垫144形成于面向测试槽座12的第二部分122的表面上。然而，在其他实施例中，第二接垫144可完全贯穿可交替插板14。

[0034] 如图2所示，可交替插板14还包括多个导线层(trace layers)146。这些导线层146各形成一特定第一接垫142与一特定第二接垫144之间的电性连接(electrical connection)。具体而言，每一导线层146分别将其中一第一接垫142电性连接至其中一第二接垫144。特定的第一接垫142可通过特定的导线层146而电性连接至特定的第二接垫144。此外，在一些实施例中，第一接垫142中的一些可能不与任何的导线层电性连接。导线层146、第一接垫142、及第二接垫144由导电材料所形成，例如是铝、铜、金、或前述的组合等等。可交替插板14可通过任何用以形成公知的印刷电路板的技术而形成，例如包括金属沉积及图案化工艺。

[0035] 请参照图1及图2，可交替插板14可选择性包括露出凹槽124的开口148。当电子元件封装体放置于凹槽124中时，可选择性进行内部针测测试(internal probing test)。可使用内部探针(internal probe)通过开口148而与待测电子元件封装体接触。

[0036] 请参照图1，测试设备10还包括多个接触针(contact pins)16。每一接触针16分别穿过测试槽座12的第二部分122且分别与可交替插板14中其中一第二接垫144电性连接。这些接触针16排列成针配置(pinconfiguration)16c。接触针16可包括(但不限于)弹簧探针(pogo pin)或其他适合的金属针。在一实施例中，测试槽座12的第二部分122中形成有多个穿孔(through-holes)，排列成所需的针配置。在此实施例中，第二接垫
144的第二垫配置144c与接触针16的针配置16c彼此相对应匹配。因此，由于针配置16c与第二垫配置144c彼此相对应匹配，每一接触针16与对应的第二接垫144电性接触。即，接触针16的分布大抵与第二接触垫144的分布相同。在一实施例中，每一接触针16的一端可与相对应的第二接垫144直接接触，而每一接触针16的相反另一端可于测试槽座12的第二部分122的上表面上露出。在一实施例中，接触针16的相反另一端突出于测试槽座
12的第二部分122的上表面上。接触针16的突出或露出端可与其他电性元件或机器耦接，以承接其他用以测试待测电子元件封装体的电性性质的测试构件，例如可通过由第一接垫
142、导线层146、第二接垫144、及接触针16所形成的导电路径。

[0037] 如图3所示，测试装置10可更包括电性连接至接触针16的接口印刷电路板(interface printed circuit board)32，以及电性耦接至接口印刷电路板32的测试机器(test machine)30。例如，测试机器30可通过(但不限于)电缆线(cablelines)34而与接口印刷电路板32电性耦接。因此，在此实施例中，电性信号可经由可交替插板14、接触针16、接口印刷电路板32、及电缆线34而于测试机器30与待测电子元件封装体之间传送。

[0038] 图4A图显示本发明一实施例中，具有电子元件封装体设置于其中的电子元件封装体测试装置10的剖面图。以下，将配合图4A、图5A-图5B、及图6A叙述根据本发明一实施例的电子元件封装体的测试方法。

[0039] 如图4A及图5A所示，提供第一待测电子元件封装体40。第一待测电子元件封装体40具有多个第一外部端点(external terminals)402，其排列成第一端点配置(terminal configuration)402c。图5A图显示第一电子元件封装体40的背侧的俯视图。每一第一外部端点402可具有一特定的功能。这些第一外部端点402可具有不同的功能，并分别标示为f1-f9(如图5A所示)。例如，其中一第一外部端点402可用作(但不限于)指令端点(command terminal)、电源端点(power terminal)、或接地端点(ground terminal)等等。
在不同的电子元件封装体中，外部端点的分布与间距可能会彼此不同。同样地，在不同电子元件封装体中，即使外部端点的分布(distributions)与间距(pitches)彼此相同，不同电子元件封装体的外部端点的功能可能彼此不同。

[0040] 第一待测电子元件封装体40可包括(但不限于)球栅阵列(BGA)封装体或脚针阵列(PGA)封装体。例如，第一待测电子元件封装体40可包括(但不限于)DRAM封装体或其他存储器封装体。此外，第一外部端点402可包括(但不限于)焊球(solder balls)或其他相似的金属凸块(metal bumps)。

[0041] 接着，提供测试装置10。在此实施例中，所提供的测试装置10类似于图3所示的测试装置10。相似或相同的标号将用以标示相似或相同的元件。接着，将可交替插板14放置于测试槽座12的第一部分121与第二部分122之间，且将第一待测电子元件封装体40放入凹槽124之中，其中第一外部端点402面朝上以与延伸在凹槽124上的第一接垫142电性接触。

[0042] 图6A显示可交替插板14的俯视图。可交替插板14包括多个第一接垫142，其排列成第一垫配置142c且面向凹槽124，其中第一垫配置142c与第一端点配置402c彼此相对应匹配。被图6A所示的虚线所围绕的区域即为第一待测电子元件封装体40所设置于其上的位置。

[0043] 可交替插板14还包括多个第二接垫144，其排列成第二垫配置144c。第二垫配置144c与接触针16的针配置16c彼此相对应匹配。每一接触针16与特定的第二接垫144电性接触，该特定的第二接垫144通过特定的导线层146而与特定的第一接垫142电性连接。
例如，通过特定的导线层146及特定的第一接垫142，具有第一功能(f1)的第一外部端点
402可电性连接至特定的第二接垫144(也标以f1)，该特定的第二接垫144(f1)对应至特定的接触针16。因此，每一接触针16与具有特定功能的预定的第一外部端点402电性耦接。因此，第一待测电子元件封装体40可借着测试机器30以接触针16与可交替插板14所提供的电性通路而进行电性和/或可靠度测试。

[0044] 在第一待测电子元件封装体40的测试期间，多个电子信号可由测试机器30产生，并通过电缆线34、接口印刷电路板32、接触针16、第二接垫144、导线层146、及第一接垫142而传至第一待测电子元件封装体40的对应的第一外部端点402。同样地，来自第一待测电子元件封装体40的电子信号可传至测试机器30以进行进一步的分析。在一实施例中，第一待测电子元件封装体40于测试期间受到热能转换装置121a的升温和/或降温。

[0045] 在其他实施例中，可选择性地对第一待测电子元件封装体40进行内部针测(internal probe test)。在此情形中，可于可交替插板14中形成开口148以使部分的第一待测电子元件封装体40露出。此外，于第一待测电子元件封装体40所露出的部分形成探测开口548，如图5B所示。例如，可进行图案化工艺(如光刻工艺)以形成探测开口548。应注意的是，探测开口548的位置较佳不与第一外部端点402的位置重叠。如图4A及图5B所示，将内部探针45放进开口148及探测开口548中(见图5B图)以进行内部针测。

[0046] 根据本发明实施例的测试装置也可用以测试其他具有不同外部端点的电子元件封装体。根据本发明一实施例，测试一不同于第一待测电子元件封装体40的第二待测电子元件封装体60的方法将配合图4B、图5C、及图6B作说明。在此实施例中，除了可交替插板14以外的所有元件均可不需改变或修饰便可对具有不同端点配置(terminal configuration)的第二待测电子元件封装体60进行测试。

[0047] 请参照图4B，对不同于图4A所示的第一待测电子元件封装体40的第二待测电子元件封装体60进行测试。先将第一待测电子元件封装体40及可交替插板14自测试装置移出。接着，提供第二待测电子元件封装体60。第二待测电子元件封装体60可包括(但不限于)球栅阵列封装体或脚针阵列封装体。例如，第二待测电子元件封装体60可为DRAM封装体。

[0048] 图5C显示第二待测电子元件封装体60的背侧的俯视图，其具有多个第二外部端点602，排列成第二端点配置(terminal configuration)602c。每一第二外部端点602可具有特定的功能。根据这些第二外部端点602的不同功能，其也分别被标示为f1-f9。例如，其中一第二外部端点602可用作(但不限于)指令端点、电源端点、或接地端点等等。第二外部端点602的定义(definition)和/或分布与第一待测电子元件封装体40的第一外部端点402不同。

[0049] 如图4B及图6B所示，提供第二可交替插板15。在一实施例中，可交替插板14的尺寸与第二可交替插板15的尺寸大抵相同。第二可交替插板15为具有导电图案形成于其中的绝缘板。其中的导电图案包括多个第三接垫152、多个第四接垫154、及多个导线层156。接着，将第二可交替插板15放置于测试槽座12的第一部分121与第二部分122之间，且将第二待测电子元件封装体60放入凹槽124中，其中第二外部端点602面朝上以与第三接垫
152电性接触。这些第三接垫152排列成第三垫配置(padconfiguration)152c并面向凹槽
124，其中第三垫配置152c与第二端点配置602c彼此相对应匹配。

[0050] 这些第四接垫154排列成第四垫配置154c，其与接触针16的针配置16c彼此相对应匹配。因此，第二可交替插板15的第四接垫154的第四垫配置154c与第一可交替插板14的第二接垫144的第二垫配置144c大抵相同。图6B显示第二可交替插板15的俯视图。每一接触针16与一特定的第四接垫154电性接触，该特定的第四接垫154通过特定的导线层156而与特定的第三接垫152电性连接。例如，通过特定的导线层156及特定的第三接垫152，具有第一功能(f1)的第二外部端点602电性连接至特定的第四接垫154(也标以f1)，且第四接垫154(f1)对应至特定的接触针16。因此，每一接触针16与预定的具有特定功能的第二外部端点602电性耦接。接着，可通过测试机器30经由接触针16与第二可交替插板15所提供的导电路径而对第二待测电子元件封装体60进行电性和/或可靠度测试。仅需对第三接垫152的分布与导线层156的布局作调整以承接第二外部端点602，并将每一第二外部端点602分别引导至对应的第四接垫154。因为第四接垫154的第四垫配置154c与接触针16的针配置16c维持相同，所以可直接采用图4A所述的测试装置10来对第二待测电子元件封装体60进行测试。不需形成具有新的针配置的测试槽座。测试工具的成本可显著地减少。

[0051] 同样地，可选择性进行内部针测测试。在此情形中，可于第二可交替插板15中形成开口158以露出部分的第二待测电子元件封装体60。此外，如图5C所示，于第二待测电子元件封装体60的露出部分形成探测开口648。例如，可进行图案化工艺(如光刻工艺)以形成探测开口648。应注意的是，探测开口648的位置较佳不与第二外部端点602的位置重叠。如图4B及图5C所示，将内部探针45放入开口158及探测开口648中(见图5C)以进行内部针测测试。

[0052] 本发明实施例的探测装置可适于测试许多种类的具有不同的外部端点配置(external terminal configuration)和/或不 同外部端 点定义(external terminaldefinitions)的电子元件封装体。在本发明实施例中，可能仅可交替插板需改变，而所有其他的测试构件(包括测试槽座、接口印刷电路板、及测试机器)可维持相同。

[0053] 虽然本发明已以多个较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。