发光二极管封装体

摘要

本发明提供一种发光二极管封装体，该封装体包括基底及设置于基底之上的第一金属层，焊料层设置于第一金属层上，且发光二极管芯片设置于焊料层上，其中发光二极管芯片包括导电基底及形成于导电基底上的多层外延结构，且其中导电基底邻接焊料层。本发明的发光二极管封装体的信赖性较传统使用银胶的发光二极管封装体佳。

权利要求

1.一种发光二极管封装体，包括：

一基底；

一空穴，设置于该基底内，其中该空穴的深度介于30μm至150μm之间；

一第一金属层，设置于该基底之上与该空穴内；

一焊料层，设置于该第一金属层上；以及

一发光二极管芯片，设置于该焊料层上，且该发光二极管芯片与该焊料层设置于该空穴内，其中该发光二极管芯片包括一导电基底，以及一多层外延结构设置于该导电基底上，且其中该导电基底邻接该焊料层。

2.如权利要求1所述的发光二极管封装体，其中该焊料层包括锡铜合金，且其中该锡铜合金包括99至99.3重量百分比的锡以及0.7至1重量百分比的铜。

3.如权利要求1所述的发光二极管封装体，其中该发光二极管芯片的该导电基底包括铜，且该第一金属层包括银、金、铜或镍。

4.如权利要求1所述的发光二极管封装体，其中该基底包括半导体基底、陶瓷基底或印刷电路板。

5.如权利要求1所述的发光二极管封装体，其中从上视角度观之，该第一金属层的尺寸与该发光二极管芯片的尺寸相同。

6.如权利要求1所述的发光二极管封装体，还包括一第二金属层设置于该发光二极管芯片的该导电基底与该焊料层之间，且其中该第二金属层包括银、金、铜或镍。

7.如权利要求1所述的发光二极管封装体，还包括：

一绝缘层设置于该第一金属层与该基底之间；

一多层金属结构设置于该第一金属层与该绝缘层之间；以及一导线设置于该发光二极管芯片上，电性连接该发光二极管芯片与该多层金属结构，其中该多层金属结构包括钛钨合金、铜及镍层。

8.如权利要求1所述的发光二极管封装体，其中该发光二极管芯片包括一垂直式发光二极管芯片，具有一p型接点以及一n型接点与该p型接点相对设置，且该基底内还包括多个导通孔，其中该p型接点及该n型接点分别与所述多个导通孔电性连接。

9.如权利要求1所述的发光二极管封装体，其中该发光二极管芯片包括一水平式发光二极管芯片，具有一p型接点以及一n型接点设置于相同侧，且该基底内还包括多个导通孔，其中该p型接点及该n型接点分别与所述多个导通孔电性连接。

10.如权利要求1所述的发光二极管封装体，其中该发光二极管芯片利用一回焊工艺经由该焊料层焊接至该基底上。

说明书

发光二极管封装体

技术领域

[0001] 本发明涉及一种发光二极管封装体，特别涉及一种改善基底与发光二极管芯片之间接合强度的发光二极管封装体。

背景技术

[0002] 发光二极管(light-emitting diode，简称LED)在人类的日常生活中扮演越来越重要的角色，其可以提供可靠且高亮度的光源，因此可应用在显示装置、交通号志、指示灯元件以及其它的电子装置上。发光二极管的制造是在基底上沉积n型掺杂的半导体层、有源层以及p型掺杂的半导体层而形成。在一些发光二极管中，于元件的一侧形成n型接点，并在元件的另一相反侧形成p型接点；在其它的发光二极管中，则在元件的同一侧形成两种接点。

[0003] 在传统的发光二极管封装方法中，发光二极管芯片以导线架(lead frame)封装技术封装，其中发光二极管芯片借由银胶固定在导线架的表面上。导线架由塑胶材料制成，且具有设置在导线架底部表面上的导电焊盘，接着，经由导电焊盘与印刷电路板之间的焊球(solder ball)将导线架接合至印刷电路板上。然而，由于银胶所提供的接合强度通常不足够，因此发光二极管芯片会从导线架分离，并因此而降低发光二极管封装体的信赖性。此外，银胶无法使得发光二极管元件在操作期间所产生的热有效地消散，因此，发光二极管元件的效能会受到阻碍。

[0004] 在其它传统的发光二极管封装方法中，发光二极管芯片经由共晶接合(eutectic bonding)方式固定在导线架的表面上，例如使用锡金焊料(Sn-Ausolder)实施共晶接合，在这种发光二极管封装体中，发光二极管芯片的外延层是形成于硅基底上。虽然锡金焊料具有较银胶高的接合强度，但是其制造成本较高。

[0005] 因此，业界急需一种可以克服上述问题的发光二极管封装体。

发明内容

[0006] 本发明提供一种发光二极管封装体，其经由在基底与发光二极管芯片之间提供较高的接合强度，而提升发光二极管封装体的信赖性，并经由改善发光二极管封装体的散热效率，而提升发光二极管元件的效能。

[0007] 在一实施例中，发光二极管封装体包括基底以及设置于基底之上的第一金属层，焊料层设置于第一金属层上，然后，发光二极管芯片设置于焊料层上，其中发光二极管芯片包括导电基底以及形成于导电基底上的多层外延结构，且其中导电基底邻接焊料层而设置。在此发光二极管封装体中，发光二极管芯片的导电基底与基底上的第一金属层以回焊工艺焊接至焊料层。

[0008] 在一实施例中，焊料层可由锡铜合金(Sn-Cu alloy)制成，发光二极管芯片的导电基底可由铜制成，且基底上的第一金属层可由银或金制成。依据本发明的一实施例，发光二极管芯片与基底之间的接合强度较传统的封装方法高。

[0009] 本发明的发光二极管封装体具有许多优点，首先，在实施例中使用锡铜合金的焊料层与发光二极管芯片的铜导电基底焊接，因此，可以提升发光二极管芯片的导电基底与焊料层之间的接合强度。另外，在本发明的实施例中，基底上的多层金属结构上涂布有金或银的金属层，其可以进一步地提升基底上的金属层与焊料层之间的接合强度。因此，本发明的发光二极管封装体的信赖性较传统使用银胶的发光二极管封装体佳。

[0010] 为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下：

附图说明

[0011] 图1显示依据本发明的一实施例，发光二极管封装体的平面示意图。

[0012] 图2A-图2H显示依据本发明的一实施例，形成发光二极管封装体的剖面示意图。

[0013] 图3显示依据本发明的另一实施例，发光二极管封装体的剖面示意图。

[0014] 其中，附图标记说明如下：

[0015] 100～基底；102～空穴；104～绝缘层；105～多层金属结构；106～图案化的多层金属结构；108～图案化的第一金属层；110～通孔；112～导通孔；114～导电焊盘；116～导线；200、300～发光二极管芯片；202～载体基底(蓝宝石基底)；204～多层外延结构；206、210～接点；208～导电基底；212～焊料层；214～额外的金属层。

具体实施方式

[0016] 本发明提供一种发光二极管封装体，其在基底与发光二极管芯片之间具有高的接合强度，且具有高的散热效率。图1显示依据本发明的一实施例，发光二极管封装体的平面示意图，如图1所示，发光二极管芯片300设置于基底100的空穴(cavity)102内，在一实施例中，发光二极管芯片300可以是垂直式(vertical)发光二极管芯片，在发光二极管芯片300的底部表面上具有下接点(未绘出)，其例如为p型接点(p-typed contact)，并且在发光二极管芯片300的顶部表面上具有上接点210，其例如为n型接点。在另一实施例中，发光二极管芯片300的下接点可以是n型接点，且发光二极管芯片300的上接点210可以是p型接点。在一实施例中，发光二极管芯片可以是水平式(horizontal)发光二极管芯片(未绘出)，在水平式发光二极管芯片的顶部表面上具有两个接点，其分别为p型接点与n型接点。此外，发光二极管芯片300还包含多层外延结构(multi-layer epitaxial structure)形成于导电基底上。

[0017] 在基底100之上具有图案化的多层金属结构106，且其延伸至空穴102内，以形成导电焊盘。图案化的第一金属层108在图案化的多层金属结构106上形成，然后，发光二极管芯片300设置于图案化的第一金属层108之上。以上视角度观之，图案化第一金属层108的尺寸大抵上与发光二极管芯片300的尺寸相同，焊料层(solder layer)(未绘出)设置于发光二极管芯片300与图案化第一金属层108之间。在垂直式发光二极管芯片封装的实施例中，发光二极管芯片300的下接点与上接点分别电性连接至图案化的多层金属结构106，发光二极管芯片300的下接点经由发光二极管芯片300的导电基底、焊料层以及图案化的第一金属层108，电性连接至图案化的多层金属结构106；发光二极管芯片300的上接点210经由导线116，电性连接至图案化的多层金属结构106。此外，还具有多个导通孔(through via)112穿过图案化的多层金属结构106与基底100，这些导通孔112经由图案化的多层金属结构106，分别与发光二极管芯片300的上接点210及下接点电性连接，且发光二极管芯片300经由这些导通孔112电性连接至外部电路。

[0018] 在另一水平式发光二极管芯片封装(未绘出)的实施例中，发光二极管芯片顶部表面的两个接点分别经由两个导线，电性连接至图案化的多层金属结构。此外，穿过图案化多层金属结构与基底的多个导通孔，则经由图案化的多层金属结构和导线，分别与水平式发光二极管芯片的两个接点电性连接。然后，水平式发光二极管芯片经由这些导通孔与外部电路电性连接。

[0019] 图2A-图2H显示依据本发明的一实施例，沿着图1的虚线2-2’，形成发光二极管封装体的各阶段的剖面示意图。参阅图2A，首先提供基底100，其例如为半导体基底、陶瓷基底或印刷电路板(PCB)，在一实施例中，基底100可以是硅基底。接着，经由光刻与蚀刻工艺在基底100内形成空穴102，在一实施例中，空穴102的深度可介于约30μm至约150μm之间。然后，在基底100上与空穴102内顺应性地形成绝缘层104，绝缘层104可经由化学气相沉积法(chemical vapor deposition，简称CVD)、热氧化法(thermaloxidation)或其它合适的工艺形成。绝缘层104的材料可以是氧化硅(siliconoxide)、氮化硅(silicon nitride)或其它适合的材料。

[0020] 接着，在绝缘层104上形成多层金属结构105，在一实施例中，多层金属结构105可由三层金属层形成，例如为钛钨合金(TiW)、铜及镍金属层，可经由溅镀法(sputtering)、物理气相沉积法(physical vapor deposition，简称PVD)或其它合适的工艺依序形成多层金属结构105的三层金属层。如图2A所示，绝缘层104与多层金属结构105顺应性地形成在基底100的表面上，以及空穴102的底部表面与侧壁上。

[0021] 接着，参阅图2B，以光刻和蚀刻工艺将多层金属结构105图案化，形成图案化的多层金属结构106，图案化的多层金属结构106可作为基底100上的导电焊盘。然后，在图案化的多层金属结构106上形成图案化的第一金属层108，在一实施例中，可经由在图案化的多层金属结构106上涂布金属层，然后以光刻和蚀刻工艺将金属层图案化，形成图案化的第一金属层108。在另一实施例中，图案化的第一金属层108可经由印刷(printing)方式形成。图案化第一金属层108的材料可以是铜(Cu)、镍(Ni)、金(Au)或银(Ag)，其中优选为金或银。值得注意的是，图案化第一金属层108的尺寸大抵上与后续在其上形成的发光二极管芯片的尺寸相同。同时，图案化第一金属层108的位置与发光二极管芯片的位置相同。

[0022] 参阅图2C，提供一发光二极管芯片200，在一实施例中，发光二极管芯片200可以是蓝光二极管芯片，其包含多层外延结构204形成于蓝宝石基底(sapphire substrate)202上。接着，在多层外延结构204上形成接点206，接点206可由铟锡氧化物(indium tin oxide，简称ITO)、银(Ag)、铝(Al)、铬(Cr)、镍(Ni)、金(Au)、铂(Pt)、钯(Pd)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、钼(Mo)、钨(W)或其它适合的导电材料形成。多层外延结构204可由缓冲层(buffer layer)、n型氮化镓(n-GaN)层、多重量子阱(multi-quantum well，简称MQW)有源层以及p型氮化镓(p-GaN)层，依序在蓝宝石基底
202上形成而组成，其中缓冲层可以是氮化铝(AlN)、氮化镓(GaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN)层；多重量子阱有源层可以是氮化铟镓/氮化镓(InGaN/GaN)或氮化铝镓/氮化镓(AlGaN/GaN)多重量子阱有源层；接点206可以是p型接点或n型接点。在一实施例中，蓝宝石基底202作为载体基底(carrier substrate)。

[0023] 参阅图2D，在多层外延结构204之上形成导电基底208，在一实施例中，导电基底208可由铜制成，导电基底208可经由电镀法、无电电镀法或接合法(bonding process)形成。

[0024] 接着，参阅图2E，在导电基底208形成之后，从多层外延结构204移除载体基底202，可经由激光剥离(laser lift-off)工艺、湿蚀刻工艺、研磨(grinding)工艺或化学机械研磨(chemical mechanical polishing，简称CMP)工艺将载体基底202移除。然后，在多层外延结构204上形成接点210，接点210相对于接点206设置，以完成发光二极管芯片
300。接点210可由铟锡氧化物(ITO)、银(Ag)、铝(Al)、铬(Cr)、镍(Ni)、金(Au)、铂(Pt)、钯(Pd)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、钼(Mo)、钨(W)或其它适合的导电材料形成。接点210可以是p型接点或n型接点，其具有与接点206相反的导电性。

[0025] 接着，参阅图2F，将发光二极管芯片300设置于基底100的空穴102内，且经由焊料层212将发光二极管芯片300焊接至图案化第一金属层108上。在一实施例中，焊料层212可由锡铜合金(Sn-Cu alloy)制成，其包含99至99.3重量百分比的锡，以及0.7至1重量百分比的铜。可由溅镀法、电子束蒸镀法(e-gun evaporation)或锡膏印刷法(stencil printing)，在导电基底208上或图案化第一金属层108上形成焊料层212，然后，经由焊料层212以回焊(reflow)工艺将发光二极管芯片300焊接至基底100上。

[0026] 值得注意的是，在本发明的实施例中，发光二极管芯片300与基底100之间的接合强度较传统使用银胶的发光二极管封装体的接合强度高。特别的是，可借由将铜制成的导电基底208与锡铜合金的焊料层212焊接在一起，而达到较高的接合强度。另外，将银或金制成的图案化第一金属层108涂布在图案化多层金属结构106上，以与锡铜合金的焊料层212焊接在一起，借此可更加提升其接合强度。

[0027] 接着，参阅图2G，形成多个通孔(through hole)110穿过图案化多层金属结构106、绝缘层104以及基底100，然后，参阅图2H，在这些通孔110内填充导电材料，形成多个导通孔(through via)112。另外，在基底100的底部表面上还形成导电焊盘114与导通孔
112直接接触，导电焊盘114可用于与外部电路(未绘出)电性连接。接着，形成导线116，使得发光二极管芯片300的上接点210与图案化多层金属结构106产生电性连接。因此，发光二极管芯片300的上接点210与下接点206可经由图案化多层金属结构106，分别与导通孔112电性连接，并且可经由导电焊盘114进一步地与外部电路电性连接，本发明一实施例的发光二极管封装体的剖面示意图如图2H所示。

[0028] 接着，请参阅图3，其显示依据本发明另一实施例，发光二极管封装体的剖面示意图，图3与图2H的发光二极管封装体的差别在于图3的发光二极管封装体具有额外的金属层214设置于发光二极管芯片300的导电基底208与焊料层212之间。在一实施例中，金属层214可以是铜、镍、金或银，其中优选为金或银。在此实施例中，额外的金属层214可以增加发光二极管芯片300的欧姆接触(ohmic contact)，此外，在额外的金属层214与锡铜合金的焊料层212之间可以达到较高的接合强度。

[0029] 依据上述实施例，本发明的发光二极管封装体具有许多优点，首先，在实施例中使用锡铜合金的焊料层与发光二极管芯片的铜导电基底焊接，因此，可以提升发光二极管芯片的导电基底与焊料层之间的接合强度。另外，在本发明的实施例中，基底上的多层金属结构上涂布有金或银的金属层，其可以进一步地提升基底上的金属层与焊料层之间的接合强度。因此，本发明的发光二极管封装体的信赖性较传统使用银胶的发光二极管封装体佳。

[0030] 第二，本发明的实施例使用由锡铜(Sn-Cu)合金制成的焊料层，其成本比锡金(Sn-Au)合金制成的焊料层低，因此，本发明的发光二极管封装体的制造成本较传统使用锡金共晶接合(Sn-Au eutectic bond)的发光二极管封装体低。

[0031] 第三，本发明的实施例使用锡铜(Sn-Cu)合金的焊料层与发光二极管芯片的铜导电基底以及基底之上的银或金的金属层焊接，因此可改善发光二极管封装体的散热效率，借此提升本发明的发光二极管元件的发光效能。

[0032] 另外，依据本发明的实施例，发光二极管芯片设置在基底的空穴中，其可以避免发光二极管芯片从基底剥离，借此提升发光二极管封装体的信赖性。此外，本发明的发光二极管封装体的实施例还可以应用在具有导通孔的基底上，因此，可降低发光二极管封装体的尺寸。

[0033] 虽然本发明已揭示优选实施例如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。