本发明揭示多种方法及设备，例如那些涉及快闪存储器装置的方法及设备。一种此类方法包括将数据存储于存储器块(300)上的存储器单元上，所述存储器块包括多个字线(WL0-WLn)及所述字线(WL0-WLn)上的多个存储器单元(310)。所述字线(WL0-WLn)包含一个或一个以上底缘字线(BEWL)、一个或一个以上顶缘字线(TEWL)以及位于所述底缘字线与顶缘字线之间的中间字线(IWL)。首先将所述数据存储于所述中间字线(IWL)上的存储器单元上。接着，将所述数据的剩余部分(如果存在的话)存储于所述底缘字线(BEWL)及/或所述顶缘字线(TEWL)上的存储器单元上。所述方法通过防止所述底缘或顶缘字线上的可能较倾向于失效的存储器单元的过早失效而增强所述快闪存储器的寿命。
1.一种在快闪存储器装置的块内布置数据的方法，其中所述块包含多个字线及所述字线的多个存储器单元，所述字线包含一个或一个以上底缘字线、一个或一个以上顶缘字线及位于所述底缘字线与顶缘字线之间的中间字线，所述方法包含：映射待存储的数据以使得将块的初始数据在存储到所述块的一个或一个以上底缘字线或一个或一个以上顶缘字线之前存储于所述块的所述中间字线上的存储器单元中的至少一者上；及在存在后续数据的情况下映射所述后续数据的至少一部分以存储于所述一个或一个以上底缘字线及/或所述一个或一个以上顶缘字线上的存储器单元上。
2.根据权利要求1所述的方法，其中所述一个或一个以上顶缘字线包含1到5个字线，且其中所述一个或一个以上底缘字线包含1到5个字线。
3.根据权利要求2所述的方法，其中所述一个或一个以上顶缘字线的数目与所述一个或一个以上底缘字线的数目相同。
4.根据权利要求2所述的方法，其中所述一个或一个以上顶缘字线的数目不同于所述一个或一个以上底缘字线的所述数目。
5.根据权利要求1所述的方法，其中映射后续数据的所述至少一部分包含：
映射后续数据的所述至少一部分的一部分以存储于所述底缘字线上的所述存储器单元上；及映射后续数据的所述至少一部分的另一部分以存储于所述顶缘字线上的所述存储器单元上。
6.根据权利要求5所述的方法，其中映射所述一部分包含映射所述一部分以首先存储于最接近所述中间字线的底缘字线上的存储器单元上。
7.根据权利要求5所述的方法，其中映射所述另一部分包含映射所述另一部分以首先存储于最接近所述中间字线的顶缘字线上的存储器单元上。
8.根据权利要求5所述的方法，其中映射后续数据的所述至少一部分包含交替：
映射所述至少一部分的一部分以存储于所述底缘字线上的所述存储器单元上；及映射所述至少一部分的另一部分以存储于所述顶缘字线上的所述存储器单元上。
由所述快闪存储器装置接收第一字线地址集合，所述第一字线地址集合指示用以将所述数据首先存储于所述底缘或顶缘字线上的所述存储器单元上的第一写入顺序；及由所述快闪存储器装置将所述第一字线地址集合转换成第二字线地址集合，所述第二字线地址集合指示用以将所述数据首先存储于所述中间字线上的所述存储器单元上的第二写入顺序。
10.根据权利要求1所述的方法，其进一步包含：由所述快闪存储器装置接收字线地址，所述字线地址指示用以将所述数据首先存储于所述中间字线上的所述存储器单元上的写入顺序。
一个或一个以上存储器块，所述存储器块中的每一者包括具有多个存储器单元的多个字线，所述字线在一方向上平行于彼此而延伸，所述字线包含一个或一个以上底缘字线、一个或一个以上顶缘字线及插入于所述底缘字线与顶缘字线之间的中间字线；及地址解码器，其经配置以映射待存储的数据以使得将块的初始数据在存储到所述块的所述一个或一个以上底缘字线或所述一个或一个以上顶缘字线之前存储于所述块的所述中间字线上的存储器单元中的至少一者上，其中所述地址解码器进一步经配置以在存在后续数据的情况下映射所述后续数据的至少一部分以存储于所述块的所述一个或一个以上底缘字线及/或所述一个或一个以上顶缘字线上。
12.根据权利要求11所述的装置，其中所述一个或一个以上顶缘字线包含1到5个字线，且其中所述一个或一个以上底缘字线包含1到5个字线。
13.根据权利要求11所述的装置，其中所述地址解码器经配置以：接收第一字线地址集合，所述第一字线地址集合指示用以将数据首先存储于所述底缘或顶缘字线上的存储器单元上的第一写入顺序；及将所述第一字线地址集合转换成第二字线地址集合，所述第二字线地址集合指示用以将所述数据首先存储于所述中间字线上的存储器单元上的第二写入顺序。
14.根据权利要求11所述的装置，其中所述快闪存储器包含NAND快闪存储器。
快闪存储器装置，其经配置以接收用于在其中存储数据的地址，所述快闪存储器装置包含一个或一个以上存储器块，所述存储器块中的每一者包括多个字线及所述字线的多个存储器单元，所述字线在一方向上平行于彼此而延伸，所述字线包含一个或一个以上底缘字线、一个或一个以上顶缘字线及插入于所述底缘字线与顶缘字线之间的中间字线，其中所述控制器经配置以产生所述地址以使得所述地址指示用以将所述数据的初始部分存储于所述块中的一者的所述中间字线上的存储器单元上及用以在存在所述数据的后续部分的情况下将所述数据的所述后续部分存储于所述块中的所述一者的所述底缘及/或顶缘字线上的存储器单元上的写入顺序。
16.根据权利要求15所述的系统，其中所述一个或一个以上顶缘字线包含1到5个字线，且其中所述一个或一个以上底缘字线包含1到5个字线。
17.根据权利要求16所述的系统，其中所述快闪存储器装置进一步经配置以为所述控制器提供关于所述顶缘及底缘字线的数目中的至少一者的信息。
18.根据权利要求15所述的系统，其中所述控制器包含中央处理单元（CPU）。
19.根据权利要求15所述的系统，其中所述快闪存储器装置充当固态磁盘。
20.根据权利要求15所述的系统，其中所述快闪存储器装置包含NAND快闪存储器装置。
控制器，其经配置以产生用于在快闪存储器装置中存储数据的字线地址集合，所述快闪存储器装置包含一个或一个以上存储器块，所述存储器块中的每一者包括多个字线及所述字线的多个存储器单元，所述字线在一方向上平行于彼此而延伸，所述字线包含一个或一个以上底缘字线、一个或一个以上顶缘字线及插入于所述底缘字线与顶缘字线之间的中间字线，其中所述字线地址集合指示用以将所述数据的初始部分存储于所述块中的一者的所述中间字线上的存储器单元上及用以在存在所述数据的后续部分的情况下将所述数据的所述后续部分存储于所述块中的所述一者的所述底缘及/或顶缘字线上的存储器单元上的写入顺序。
22.根据权利要求21所述的设备，其中所述一个或一个以上顶缘字线包含1到5个字线，且其中所述一个或一个以上底缘字线包含1到5个字线。
23.根据权利要求22所述的设备，其中所述控制器进一步经配置以接收关于所述顶缘及底缘字线的数目中的至少一者的信息，且至少部分基于所述信息而产生所述字线地址集合。
24.根据权利要求21所述的设备，其中所述控制器包含中央处理单元（CPU）。
在快闪存储器装置上存储数据的方法
技术领域
[0001] 本发明的实施例涉及存储器装置，且更明确地说，在一个或一个以上实施例中，涉及快闪存储器装置。
背景技术
[0002] 快闪存储器装置为以不需要电力来维持存储于其中的信息的方式在半导体上存储信息的非易失性存储器装置。在快闪存储器装置当中，由于NAND快闪存储器装置的高存储密度及低成本，NAND快闪存储器装置已广泛用作大容量存储装置。在一些应用中，NAND快闪存储器装置充当固态磁盘(SSD)，从而替换或补充磁盘。
[0003] 参看图1，常规NAND快闪存储器装置包括多个存储器块。所说明的快闪存储器装置10包括第一到第N个存储器块100。存储器块100中的每一者包括以矩阵形式布置的多个存储器单元。
[0004] 图2A说明图1的NAND快闪存储器装置10的存储器块100中的一者。所说明的存储器块100包括第一到第m个位线BL0-BLm及第一到第n个字线WL0-WLn。在一些布置中，m可为32,767或65,535，且n可为32或64。位线BL0-BLm在列方向上平行于彼此而延伸。字线WL0-WLn在垂直于列方向的行方向上平行于彼此而延伸。存储器块100还包括上部及下部位线选择晶体管120a、120b，其用于通过将图1的所述多个存储器块当中的一个存储器块100耦合到在所述存储器块100的外部延伸的位线而选择所述一个存储器块100。
[0005] 每一位线包括一串存储器单元110。举例来说，第二位线BL1包括串联连接的存储器单元110。存储器单元110中的每一者包括浮动栅极晶体管。存储器单元110的浮动栅极晶体管源极到漏极地串联耦合到彼此。相同行上的存储器单元110的浮动栅极晶体管的控制栅极耦合到相同字线。存储器单元110中的每一者存储电荷(或缺少电荷)，其中所存储的电荷量可用于表示(例如)一个或一个以上状态，且其中所述一个或一个以上状态可表示数据的一个或一个以上数字(例如，位)。存储器单元可为单电平单元(SLC)或多电平单元(MLC)。在一种布置中，存储于存储器单元110中的电荷量可通过感测流经存储器单元110的浮动栅极晶体管的电流来检测。在另一布置中，存储于存储器单元110中的电荷量可通过感测存储器单元110的浮动栅极晶体管的阈值电压值来检测。
[0006] 图2B说明第二位线BL1中的存储器单元110的浮动栅极晶体管的横截面。浮动栅极晶体管形成于衬底201上。浮动栅极晶体管中的每一者包括源极区域210(其为相邻晶体管的漏极区域)、漏极区域212(其为相邻晶体管的源极区域)、掺杂沟道区域214、第一电介质(例如，隧道氧化物)216、浮动栅极218、第二电介质(例如，栅极氧化物，其中隧道氧化物与栅极氧化物可由相同或不同材料形成)220及控制栅极222。隧道氧化物216形成于沟道区域214上以使浮动栅极218与沟道区域214绝缘。栅极电介质220物理地且在电学上分离浮动栅极218与控制栅极222。控制栅极222耦合到适当字线(例如，字线WL1)。电子可被捕集于浮动栅极218上且用于存储数据。
[0007] 现在参看图1及图2C，将描述在存储器块上写入数据的常规方法。图2C示意性说明图2A的存储器块100，且仅展示存储器单元、位线及字线。然而，将理解，存储器块100可包括如上文关于图2A及图2B所描述的其它组件。
[0008] 在NAND快闪存储器装置10(图1)的写入操作期间，通常在单一字线上的存储器单元集合上写入数据。此存储器单元集合可被称作“页”。在一种布置中，页可包括一字线上的所有存储器单元。在其它布置中，页可由单一字线上的每隔一个存储器单元形成。在某些布置中，页可由单一字线上的每第四个存储器单元形成。将理解，页可由一字线上的任何合适的选定数目的存储器单元形成。
[0009] 另一方面，NAND快闪存储器装置10(图1)的擦除操作通常在逐块基础上执行。换句话说，无法选择性地擦除页或存储器单元。
[0010] 同样地，当改变存储器块中的一些存储器单元中的数据值时，无法选择性地改变存储器单元中的数据值。而是，擦除整个存储器块且用改变的数据值重新写入(或编程)。对于此过程，将存储于整个存储器块中的数据值复制到另一存储器块。举例来说，当将要修改第I个存储器块中的一些数据值时，将整个第I个存储器块中的数据值复制到未使用的存储器块(例如，第J个存储器块)。随后，擦除整个第I个存储器块中的数据值，且接着将包括未修改的数据值及修改的数据值的经更新数据写入到经擦除的第I个存储器块上。
附图说明
[0011] 将从具体实施方式及附图更好地理解实施例，附图打算说明而非限制所述实施例，且附图中：
[0012] 图1为包括多个存储器块的常规NAND快闪存储器装置的示意图；
[0013] 图2A为常规NAND快闪存储器装置的存储器块的示意图；
[0014] 图2B为图2A的存储器块的示意性横截面；
[0015] 图2C为说明在NAND快闪存储器装置的块上存储数据的常规方法的示意图；
[0016] 图3为说明在NAND快闪存储器装置的块上存储数据的方法的一个实施例的示意图；
[0017] 图4A为根据一个实施例的包括用于改变字线地址的地址解码器的NAND快闪存储器装置的示意性框图；
[0018] 图4B为说明通过图4A的地址解码器映射字线地址的方法的示意性框图；
[0019] 图4C为说明图4A的地址解码器的功能的示意性框图；以及
[0020] 图5为包括使用图3的方法的控制器的计算机系统的示意性框图。
具体实施方式
[0021] 在某些应用中(例如，当NAND快闪存储器充当固态磁盘时)，频繁地在NAND快闪存储器上写入数据或修改数据。因此，NAND快闪存储器中的至少一些存储器块经受大量编程循环。
[0022] 在常规写入方法中，以自底向上的方式从最下部(或底部)字线上或接近最下部(或底部)字线的存储器单元开始在存储器块上写入数据。接着，在最下部字线上方的字线上的存储器单元上逐页地依序写入数据，直到最上部(或顶部)字线上的存储器单元被填满为止。举例来说，在图2C中，首先在最下部字线WL0上的存储器单元110上且最后在最上部字线WLn上的存储器单元110上写入数据。在其它例子中，可首先在第二最下部字线WL1上的存储器单元110上且接着在最下部字线WL0上的存储器单元110上写入数据，且可以自底向上的方式在第二最下部字线WL1上方的字线上的存储器单元110上写入数据。在本文献的上下文中，短语“字线上的存储器单元”指示存储器单元电连接到用于地址选择的字线，而不必指示存储器单元物理地位于字线上。
[0023] 在使用上文所描述的常规写入方法的某些情况下，NAND快闪存储器中的存储器块中的至少一者可能在写入操作期间未被完全填满。在所述情况下，一些存储器单元可保持未经编程。举例来说，图2C的最上部字线WLn上或接近最上部字线WLn的存储器单元可能不被重新编程以存储数据。甚至在所述情况下，无论何时将数据写入存储器块上，所述存储器块的若干最下部字线上的存储器单元总是经受编程循环。因此，存储器块的最下部字线WL0上或接近最下部字线WL0的存储器单元在NAND快闪存储器装置的使用期限期间经历最多数目的编程循环。
[0024] 另外，最下部字线WL0或最上部字线WLn上或接近最下部字线WL0或最上部字线WLn的存储器单元最易受损害，因为其邻近于位线选择晶体管。举例来说，在图2A中，最下部字线WL0及最上部字线WLn上或接近最下部字线WL0及最上部字线WLn的存储器单元分别邻近于下部位线选择晶体管120b及上部位线选择晶体管120a。在目前发展水平的NAND快闪存储器业界中众所周知，这些存储器单元比存储器块中的其它存储器单元经历更多的GIDL(栅极诱发漏极泄漏)及更多的电荷捕集。由于此固有易损性以及更频繁暴露于编程循环，这些存储器单元倾向于在其它存储器单元失效之前失效，从而致使整个块变得无用。
[0025] 在一个实施例中，在写入操作期间，首先在不邻近于最上部字线或最下部字线的字线上的存储器单元上写入数据。接着，如果存在数据的剩余部分，则在最上部字线及/或最下部字线上或接近最上部字线及/或最下部字线的存储器单元上写入剩余部分。因为整个存储器块并不总是被填满，所以此写入方案与上文关于图2C所描述的常规方法相比使最上部字线或最下部字线上或接近最上部字线或最下部字线的存储器单元暴露于较不频繁的编程循环。因此，所述写入方案可防止最上部字线WLn或最下部字线WL0上或接近最上部字线WLn或最下部字线WL0的存储器单元过早地失效，进而延长存储器块的寿命且最终延长NAND快闪存储器装置的寿命。
[0026] 另一方面，不在最上部字线或最下部字线上或接近最上部字线或最下部字线的存储器单元与最上部字线或最下部字线上或接近最上部字线或最下部字线的那些存储器单元相比较不易受损害。因此，这些存储器单元较频繁地暴露到编程循环并不一定缩短这些存储器单元的寿命。
[0027] 参看图3，下文将描述根据一个实施例的在NAND快闪存储器装置的存储器块上存储数据的方法。所说明的存储器块300包括字线WL0-WLn、位线BL0-BLm及在字线WL0-WLn与位线BL0-BLm的相交点处的存储器单元310。存储器块300的详细配置可如早先结合图2A的存储器块100所描述。
[0028] 在本文献的上下文中，将最下部字线WL0及(任选地)紧邻于最下部字线WL0的若干字线共同称作底缘字线(BEWL)。在一个实施例中，底缘字线可为字线WL0到WL4。在另一实施例中，底缘字线可为字线WL0到WL3。在又一实施例中，底缘字线可为字线WL0到WL2。在又一实施例中，底缘字线可为字线WL0及WL1。在又一实施例中，底缘字线可仅为字线WL0。在其它实施例中，底缘字线可包括邻近于最下部字线WL0的其它字线。
[0029] 在本文献的上下文中，将最上部字线WLn及(任选地)紧邻于最上部字线WLn的若干字线共同称作顶缘字线(TEWL)。在一个实施例中，顶缘字线可为字线WLn到WLn-4。在另一实施例中，顶缘字线可为字线WLn到WLn-3。在又一实施例中，顶缘字线可为字线WLn到WLn-2。在又一实施例中，顶缘字线可为字线WLn到WLn-1。在又一实施例中，顶缘字线可仅为字线WLn。在其它实施例中，顶缘字线可包括邻近于最上部字线WLn的其它字线。
[0030] 顶缘字线的数目可与底缘字线的数目相同。在另一实施例中，顶缘字线的数目可不同于底缘字线的数目。可在制造过程期间通过(例如)测试样本NAND快闪存储器装置来确定顶缘字线及底缘字线的数目。
[0031] 另外，在本文献的上下文中，将既不是顶缘字线也不是底缘字线的字线共同称作中间字线(IWL)。中间字线定位于顶缘字线与底缘字线之间。中间字线的数目等于存储器块中所有字线的总数目减去顶缘字线及底缘字线的总数目。
[0032] 在一个实施例中，在写入操作期间，首先将数据写入中间字线IWL上的存储器单元上，且如果存在剩余数据，则接着将数据写入底缘字线BEWL上的存储器单元上，且最后将数据写入顶缘字线TEWL上的存储器单元上。在另一实施例中，在写入操作期间，首先将数据写入中间字线IWL上的存储器单元上，且如果存在剩余数据，则接着将数据写入顶缘字线TEWL上的存储器单元上，且最后将数据写入底缘字线BEWL上的存储器单元上。
[0033] 可以自底向上的方式从中间字线IWL当中的最低字线上的存储器单元开始编程中间字线IWL上的存储器单元。举例来说，可首先编程中间字线IWL中的最低者上的存储器单元，且可最后编程中间字线IWL中的最高者上的存储器单元，同时可从底部到顶部逐线地依序编程最低中间字线与最高中间字线之间的其它中间字线上的存储器单元。在图3中所展示的实例中，其中底缘字线BEWL及顶缘字线TEWL分别为底缘及顶缘处的三(3)个字线(即，BEWL为WL0、WL1及WL2；且TEWL为WLn、WLn-1及WLn-2)，可首先编程第四字线WL3，且接着可逐线地依序编程第四字线WL3上方的中间字线，直到第(n-3)个字线WLn-3经编程为止。在另一实施例中，可以自顶向下的方式编程中间字线IWL上的存储器单元。熟练的技术人员将了解，中间字线当中的编程顺序可广泛地变化。
[0034] 可以自顶向下的方式从底缘字线BEWL当中的最高字线上的存储器单元开始编程底缘字线BEWL上的存储器单元。举例来说，可首先编程底缘字线BEWL中的最高者上的存储器单元，且可最后编程底缘字线BEWL中的最低者上的存储器单元，同时可从顶部到底部依序编程最高底缘字线与最低底缘字线之间的字线上的存储器单元。在图3中所展示的实例中，可首先编程第三字线WL2，且接着可依序选择第三字线WL2下方的第二字线WL1及第一字线WL0以进行编程。在另一实施例中，可以自底向上的方式编程底缘字线BEWL上的存储器单元。熟练的技术人员将了解，底缘字线当中的编程顺序可广泛地变化。
[0035] 可以自底向上的方式从顶缘字线中的最低者上的存储器单元开始编程顶缘存储器单元TEWL上的存储器单元。举例来说，可首先编程顶缘字线TEWL中的最低者上的存储器单元，且可最后编程顶缘字线TEWL中的最高者上的存储器单元，同时可从底部到顶部依序编程最低顶缘字线与最高顶缘字线之间的字线上的存储器单元。在图3中所展示的实例中，可首先编程第(n-2)个字线WLn-2，且接着可依序选择第(n-1)个及第n个字线WLn-1、WLn以进行编程。在另一实施例中，可以自顶向下的方式编程顶缘存储器单元TEWL上的存储器单元。熟练的技术人员将了解，顶缘字线当中的编程顺序可广泛地变化。
[0036] 在边缘字线BEWL、TEWL包括两个或两个以上字线的又一实施例中，可交替在底缘字线BEWL及顶缘字线TEWL上的存储器单元上写入数据。在图3中所展示的实例中，可按以下顺序执行在这些字线上的存储器单元上写入数据：WL2、WLn-2、WL1、WLn-1、WL0及WLn；或WLn-2、WL2、WLn-1、WL1、WLn及WL0。熟练的技术人员将了解，这些顺序可广泛地变化。
[0037] 以此方式，当在写入操作期间存储器块并不总是被完全填满时，底缘字线BEWL及顶缘字线TEWL上的存储器单元较不频繁地经受编程循环。另一方面，中间字线IWL上的存储器单元可比底缘字线BEWL或顶缘字线TEWL上的存储器单元经受更多的编程循环。然而，因为中间字线IWL上的存储器单元比底缘字线BEWL及顶缘字线TEWL上的那些存储器单元较不易受到损害，所以这些存储器单元较频繁地暴露到编程循环并不一定缩短这些存储器单元的寿命。因此，可延长存储器块的总寿命且最终延长NAND快闪存储器的寿命。
[0038] 参看图4A到图4C，下文将描述使用上文结合图3所描述的方法的NAND快闪存储器装置的一个实施例。NAND快闪存储器装置400包括存储器块401及解码器450。
[0039] 存储器块401包括字线WL0-WLn-1、位线BL0-BLm及呈矩阵形式的多个存储器单元410。这些组件的详细配置可如上文结合图2A所描述。
[0040] 地址解码器450接收来自外部存储器控制器(未图示)的地址。所述地址是由存储器控制器产生，且指定其中将存储数据的值的存储器单元的地址。控制器可为可用于将数据读取及/或写入指令提供到NAND快闪存储器装置的任何合适类型(例如，微处理器或CPU)。因此，控制器以常规方式(换句话说，以自底向上的方式)产生地址，以首先编程最下部字线上的存储器单元且依序向上编程字线上的存储器单元，如图4B中的存储器块421中所展示。块421中的编号指示用于写入操作的地址的顺序。在某些实施例中，控制器可以反向方式(换句话说，以自顶向下的方式)产生地址，以首先编程最上部字线上的存储器单元且依序向下编程字线上的存储器单元，如图4B中的存储器块422中所展示。块422中的编号指示用于写入操作的地址的顺序。
[0041] 在所说明的实施例中，地址解码器450映射来自外部存储器控制器的传入地址以实施上文结合图3所描述的方法。地址解码器450可映射所接收的地址，使得以中间字线、顶缘字线及底缘字线的次序执行写入操作，如图4B中的存储器块423中所展示。块423中的编号指示用于写入操作的地址的顺序。在所说明的实施例中，底缘字线的数目与顶缘字线的数目相同。
[0042] 在所说明的实施例中，如果字线地址i不指示顶缘字线(TEWL)，则将i映射成i+底缘字线的数目。如果字线地址i指示顶缘字线(TEWL)，则将i映射成i-(n+1-底缘字线的数目)，如图4C中所展示。地址解码器450包括用以如上文所描述映射传入地址的多个逻辑门。可将逻辑门硬连线以按上文所描述的方式映射传入地址。熟练的技术人员将了解，可在地址解码器450或NAND快闪存储器装置400中的任何其它组件处使用各种方案以实施上文结合图3所描述的实施例中的任一者。
[0043] 参看图5，下文将描述使用上文结合图3所描述的方法来在基于NAND快闪存储器的固态磁盘中存储数据的计算机系统的一个实施例。所说明的计算机系统500包括中央处理单元(CPU)(或控制器)510、易失性存储器520及固态磁盘530。尽管未说明，但计算机系统500还可包括例如用户接口、外围装置及磁盘等其它组件。
[0044] CPU 510可具有任何合适类型，且具有任何合适的处理速度。易失性存储器520也可具有任何合适类型且具有任何合适的数据传送速率。固态磁盘530可包括NAND快闪存储器装置，其可包括如上文参看图1所描述的多个存储器块。NAND快闪存储器装置还可包括地址解码器及用于NAND快闪存储器装置的操作的其它组件。NAND快闪存储器装置可为任何合适的市售NAND快闪存储器。
[0045] 在所说明的实施例中，CPU 510经配置以产生字线地址以使得以早先结合图3所描述的写入顺序中的任一者将数据存储于固态磁盘530中。CPU 510接着向易失性存储器520发送字线地址以及位线地址及数据。易失性存储器520暂时存储字线地址及位线地址以及数据，且接着将其中继到固态磁盘530。
[0046] 固态磁盘530根据由CPU 510经由易失性存储器520而提供的地址将数据存储于其中的一个或一个以上存储器块中。因为字线经映射以使得首先写入或读取中间字线上的存储器单元，所以固态磁盘530可以早先结合图3所描述的方式存储数据而不修改或改变固态磁盘530的地址解码器的输入端处的地址。
[0047] 在一些实施例中，固态磁盘530可请求CPU 510以上文在操作的开始处所描述的方式提供字线地址。在某些实施例中，固态磁盘530可含有关于其存储器块的顶缘字线及底缘字线的所要数目的信息。顶缘字线及底缘字线的所要数目可依据固态磁盘530中的快闪存储器装置而变化。固态磁盘530可经由易失性存储器520而将信息发送到CPU510。在接收到信息后，CPU 510即刻可至少部分基于所述信息而产生字线地址。熟练的技术人员将了解，可使用各种方案来指令CPU 510如上文所描述地产生字线地址。
[0048] 在上文所描述的实施例的方法中，与底缘字线及顶缘字线上的那些存储器单元相比，较频繁地编程中间字线上的存储器单元。因为中间字线上的存储器单元比底缘字线或顶缘字线上的那些存储器单元更耐久，所以所述方法可防止在上文参看图2C所描述的常规写入方法中可能发生的存储器块的过早失效。
[0049] 上文的实施例是在NAND快闪存储器装置的上下文中加以描述。所述实施例还可适于其它类型的存储器装置。另外，上文的实施例可适于具有上文所描述的类似问题(归因于其写入方法及某些存储器单元的固有易损性)的任何其它类型的固态存储器装置。
[0050] 根据上文所描述的实施例的快闪存储器装置可并入于各种电子装置中。电子装置的实例可包括(但不限于)消费者电子产品、电子电路、电子电路组件、消费者电子产品的部分、电子测试设备等。消费者电子产品的实例包括(但不限于)移动电话、电话、电视、计算机监视器、计算机、便携式存储器装置(例如，USB驱动器)、固态磁盘、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、立体声系统、盒式磁带录音机或播放机、DVD播放机、CD播放机、VCR、MP3播放机、收音机、摄像放像机、光学相机、数码相机、洗涤器、干燥器、洗涤器/干燥器、复印机、传真机、扫描仪、多功能外围装置、手表、时钟、游戏装置等。另外，电子装置可包括未完成产品。
[0051] 一个实施例为一种在快闪存储器装置的块内布置数据的方法。所述块包括多个字线及所述字线的多个存储器单元。所述字线包括一个或一个以上底缘字线、一个或一个以上顶缘字线以及位于底缘字线与顶缘字线之间的中间字线。所述方法包括映射待存储的数据以使得将块的初始数据在存储到所述块的一个或一个以上底缘字线或一个或一个以上顶缘字线之前存储于所述块的中间字线上的存储器单元中的至少一者上；及映射后续数据(如果存在的话)的至少一部分以存储于所述一个或一个以上底缘字线及/或所述一个或一个以上顶缘字线上的存储器单元上。
[0052] 另一实施例为一种包括一个或一个以上存储器块的快闪存储器装置。所述存储器块中的每一者包括具有多个存储器单元的多个字线。所述字线在一方向上平行于彼此而延伸。所述字线包括一个或一个以上底缘字线、一个或一个以上顶缘字线以及插入于底缘字线与顶缘字线之间的中间字线。所述存储器装置还包括地址解码器，其经配置以映射待存储的数据以使得将块的初始数据在存储到所述块的所述一个或一个以上底缘字线或所述一个或一个以上顶缘字线之前存储于所述块的中间字线上的存储器单元中的至少一者上。所述地址解码器进一步经配置以映射后续数据(如果存在的话)的至少一部分以存储于所述块的所述一个或一个以上底缘字线及/或所述一个或一个以上顶缘字线上。
[0053] 又一实施例为一种计算机系统，其包括：控制器；及快闪存储器装置，其经配置以接收用于在其中存储数据的地址。所述快闪存储器装置包括一个或一个以上存储器块。所述存储器块中的每一者包括多个字线及所述字线的多个存储器单元。所述字线在一方向上平行于彼此而延伸。所述字线包括一个或一个以上底缘字线、一个或一个以上顶缘字线以及插入于底缘字线与顶缘字线之间的中间字线。所述控制器经配置以产生地址以使得所述地址指示用以将所述数据的初始部分存储于所述块中的一者的中间字线上的存储器单元上且将所述数据的后续部分(如果存在的话)存储于所述块中的所述一者的底缘及/或顶缘字线上的存储器单元上的写入顺序。
[0054] 又一实施例为一种设备，其包括：控制器，其经配置以产生用于在快闪存储器装置中存储数据的字线地址集合。所述快闪存储器装置包括一个或一个以上存储器块。所述存储器块中的每一者包括多个字线及所述字线的多个存储器单元。所述字线在一方向上平行于彼此而延伸。所述字线包括一个或一个以上底缘字线、一个或一个以上顶缘字线以及插入于底缘字线与顶缘字线之间的中间字线。所述字线地址集合指示用以将所述数据的初始部分存储于所述块中的一者的中间字线上的存储器单元上且将所述数据的后续部分(如果存在的话)存储于所述块中的所述一者的底缘及/或顶缘字线上的存储器单元上的写入顺序。
[0055] 尽管已根据某些实施例描述了本发明，但对于所属领域的一般技术人员来说显而易见的其它实施例(包括并不提供本文中所阐述的所有特征及优点的实施例)也属于本发明的范围内。此外，可组合上文所描述的各种实施例以提供另外实施例。另外，在一个实施例的上下文中所展示的某些特征同样可并入于其它实施例中。因此，本发明的范围仅通过参考所附权利要求书来界定。
