一种SOI电路中的ESD保护结构及制作方法

摘要

本发明公开了一种SOI电路中的ESD保护结构及其制作方法，该结构包括SOI衬底以及位于SOI衬底上的栅控二极管ESD保护器件，其中，所述栅控二极管ESD保护器件包括：正极、负极、沟道、栅介质层和栅极；所述正极和负极分别位于沟道两端，所述栅介质层和栅极依次位于沟道之上；所述沟道由N型区和P型区组成，且所述N型区与P型区形成纵向的PN结结构。本发明通过离子注入形成纵向大面积PN结进行ESD设计，大大增加了PN结面积，提高了大电流释放能力，实现了与体硅ESD电路相媲美的集成度，改善了SOI电路中ESD的鲁棒性。其制造工艺成本低，与传统SOI电路完全兼容。

权利要求

1.一种SOI电路中的ESD保护结构，包括SOI衬底以及位于SOI衬底上的栅控二极管ESD保护器件，其特征在于：

所述栅控二极管ESD保护器件包括：正极、负极、沟道、栅介质层和栅极；所述正极和负极分别位于沟道两端，所述栅介质层和栅极依次位于沟道之上；所述沟道由N型区和P型区组成，且所述N型区与P型区形成纵向的PN结结构；其中，所述沟道的P型区位于N型区之上形成P型栅控二极管ESD保护器件，或者所述沟道的N型区位于P型区之上形成N型栅控二极管ESD保护器件；

多个栅控二极管ESD保护器件包括一个N型栅控二极管ESD保护器件和一个P型栅控二极管ESD保护器件；其中，N型栅控二极管ESD保护器件与P型栅控二极管ESD保护器件串联，N型栅控二极管ESD保护器件的负极与栅极连接VDD，P型栅控二极管ESD保护器件的正极与栅极连接VSS，N型栅控二极管ESD保护器件的正极与P型栅控二极管ESD保护器件的负极共同连接SOI电路中的ESD保护节点，从而构成栅控双二极管ESD保护电路，VSS是指器件工作电源负极或接地，VDD是指器件工作电源正极。

2.根据权利要求1所述的一种SOI电路中的ESD保护结构，其特征在于：所述栅介质层和栅极周围设有侧墙隔离结构。

3.根据权利要求1所述的一种SOI电路中的ESD保护结构，其特征在于：所述栅控二极管ESD保护器件周围设有浅沟槽隔离结构。

4.根据权利要求1所述的一种SOI电路中的ESD保护结构，其特征在于：包括一个P型栅控二极管ESD保护器件；其中，该P型栅控二极管ESD保护器件的负极连接SOI电路中的ESD保护节点，正极与栅极连接VSS，从而构成栅控单二极管ESD保护电路，VSS是指器件工作电源负极或接地。

5.根据权利要求1所述的一种SOI电路中的ESD保护结构，其特征在于：包括一个N型栅控二极管ESD保护器件；其中，该N型栅控二极管ESD保护器件的负极连接SOI电路中的ESD保护节点，正极连接VSS，栅极连接VDD，从而构成栅控单二极管ESD保护电路，VSS是指器件工作电源负极或接地，VDD是指器件工作电源正极。

6.一种如权利要求1-5中任一项所述的SOI电路中的ESD保护结构的制作方法，其特征在于：在制作所述栅控二极管ESD保护器件时，通过光刻和离子注入工艺在SOI衬底上制作N型区和P型区，形成纵向PN结，从而形成所述栅控二极管ESD保护器件的沟道。

说明书

一种SOI电路中的ESD保护结构及制作方法

技术领域

[0001] 本发明涉及一种半导体器件，尤其涉及一种用于绝缘体上硅(SOI)电路中的ESD保护结构及其制作方法，属于半导体制造技术领域。

背景技术

[0002] CMOS为了较低的功率和较高的速度而采用绝缘体上硅(Silicon On Insulator，SOI)衬底。为了提高器件的可靠性，电路的设计与应用必须考虑静电放电(Electro-Static discharge，ESD)保护问题。与体硅电路中的ESD设计相似，SOI电路中的ESD设计通常也采用二极管网络结构，如双二极管结构、单二极管结构、二极管串网络构成的混合电压接口(MVI，Mixed Voltage Interface)等。

[0003] 然而，SOI电路由于隐埋氧化层(BOX)的存在造成器件沟道区与衬底隔离，BOX区的存在对电路中ESD失效模式和机制有很大影响，因此目前在SOI电路中一般都采用体引出形成横向二极管的方式进行ESD设计，例如图1所示的栅控二极管ESD保护结构。这种以横向二极管方式进行的ESD设计主要存在以下缺点：(1)存在结面积较小的缺陷，结面积较小影响了大电流释放能力，严重时造成ESD失效；(2)如要增大结面积，只能通过增大ESD器件的宽度来实现，这样大大增加了版图的面积。

[0004] 在申请号200910201331.0的专利中提出了一种新的SOI电路中的ESD设计方法：通过光刻蚀刻等工艺形成一个窗口，将顶层硅和埋氧层刻蚀掉，露出SOI衬底体区；然后进行侧墙工艺；最后通过外延和平坦化等工艺将SOI衬底体区引出到顶层硅同一平面。在外延层中制备ESD器件和电路，以达到传统体硅的纵向二极管网络结构ESD效果。这种新型SOI电路ESD设计方法虽然有效解决了SOI传统ESD设计的局限性，但其工艺复杂，成本高，由于侧墙的存在还大大降低了集成度。

[0005] 鉴于此，本发明将提出一种新的设计方案使制作的ESD保护电路能够克服上述SOI电路中常规ESD设计的局限。

发明内容

[0006] 本发明要解决的技术问题在于提供一种SOI电路中的ESD保护结构及其制作方法。

[0007] 为了解决上述技术问题，本发明采用如下技术方案：

[0008] 一种SOI电路中的ESD保护结构，包括SOI衬底以及位于SOI衬底上的栅控二极管ESD保护器件，其特征在于：

[0009] 所述栅控二极管ESD保护器件包括：正极、负极、沟道、栅介质层和栅极；所述正极和负极分别位于沟道两端，所述栅介质层和栅极依次位于沟道之上；所述沟道由N型区和P型区组成，且所述N型区与P型区形成纵向的PN结结构；其中，所述沟道的P型区位于N型区之上形成P型栅控二极管ESD保护器件，或者所述沟道的N型区位于P型区之上形成N型栅控二极管ESD保护器件。

[0010] 优选地，所述栅介质层和栅极周围设有侧墙隔离结构。

[0011] 优选地，所述栅控二极管ESD保护器件周围设有浅沟槽隔离结构。

[0012] 作为本发明的优选方案之一，该SOI电路中的ESD保护结构包括一个P型栅控二极管ESD保护器件；其中，该P型栅控二极管ESD保护器件的负极连接SOI电路中的ESD保护节点，正极与栅极连接VSS(器件工作电源负极或接地)，从而构成栅控单二极管ESD保护电路。

[0013] 作为本发明的优选方案之一，该SOI电路中的ESD保护结构包括一个N型栅控二极管ESD保护器件；其中，该N型栅控二极管ESD保护器件的负极连接SOI电路中的ESD保护节点，正极连接VSS(器件工作电源负极或接地)，栅极连接VDD(器件工作电源正极)，从而构成栅控单二极管ESD保护电路。

[0014] 作为本发明的优选方案之一，该SOI电路中的ESD保护结构包括多个栅控二极管ESD保护器件。进一步优选地，包括一个N型栅控二极管ESD保护器件和一个P型栅控二极管ESD保护器件；其中，N型栅控二极管ESD保护器件与P型栅控二极管ESD保护器件串联，N型栅控二极管ESD保护器件的负极与栅极连接VDD，P型栅控二极管ESD保护器件的正极与栅极连接VSS，N型栅控二极管ESD保护器件的正极与P型栅控二极管ESD保护器件的负极共同连接SOI电路中的ESD保护节点，从而构成栅控双二极管ESD保护电路。

[0015] 此外，本发明还提供一种SOI电路中的ESD保护结构的制作方法：在制作所述栅控二极管ESD保护器件时，通过光刻和离子注入工艺在SOI衬底上制作N型区和P型区，形成纵向PN结，从而形成所述栅控二极管ESD保护器件的沟道。

[0016] 本发明的有益效果在于：

[0017] 本发明通过离子注入形成纵向大面积PN结进行ESD设计，大大增大PN结面积，提高大电流释放能力，实现与体硅ESD电路相媲美的集成度，改善SOI电路中ESD的鲁棒性。其制造工艺成本低，与传统SOI电路完全兼容。

附图说明

[0018] 图1为背景技术中传统的栅控二极管ESD保护结构示意图；

[0019] 图2为实施例一中的ESD保护结构示意图；

[0020] 图3为实施例二中的ESD保护结构示意图；

[0021] 图4a为实施例三中的ESD保护结构示意图；

[0022] 图4b为实施例三中的ESD保护电路的原理示意图；

[0023] 图5a-5d为实施例三中的ESD保护结构的制作流程示意图。

具体实施方式

[0024] 下面结合附图进一步说明本发明提供的SOI电路中的ESD保护结构，为了示出的方便附图并未按照比例绘制。

[0025] 实施例一

[0026] 本实施例以P型栅控单二极管ESD保护电路为例，提供一种SOI电路中的ESD保护结构，如图2所示，其包括SOI衬底以及位于SOI衬底上的一个P型栅控二极管ESD保护器件10。SOI衬底由底层硅Si、绝缘埋层BOX和顶层硅Si组成。在SOI衬底上制备有多个PMOS管和NMOS管，用于连接成SOI电路，通常各元件由浅沟槽隔离结构(STI)隔离，这里仅画出一个PMOS管和一个NMOS管作为示意。

[0027] 所述P型栅控二极管ESD保护器件10包括：正极(P+区域)11、负极(N+区域)12、沟道、栅介质层13和栅极14；所述正极11和负极12分别位于沟道两端，所述栅介质层13和栅极14依次位于沟道之上；所述沟道由N型区16和P型区15组成，且所述N型区16与P型区15形成纵向的PN结结构，其中，P型区15位于N型区16之上。

[0028] 优选地，在所述栅介质层13和栅极14周围设有侧墙隔离结构17；所述栅控二极管ESD保护器件10周围设有浅沟槽隔离结构18。

[0029] 该P型栅控二极管ESD保护器件10与传统的P型沟道栅控二极管类似，但由于其沟道为纵向PN结结构，该器件在保持原有器件面积的基础上大大增加了整个栅控二极管的PN结面积，作为ESD保护器件可提高大电流释放能力，并且不影响ESD保护电路的集成度。

[0030] 通过金属互连线将该P型栅控二极管ESD保护器件10的负极连接SOI电路中的ESD保护节点，正极和栅极连接VSS(器件工作电源负极或接地)，即可构成栅控单二极管ESD保护电路，对SOI电路起ESD保护作用。

[0031] 实施例二

[0032] 本实施例以N型栅控单二极管ESD保护电路为例，提供一种SOI电路中的ESD保护结构，如图3所示，其包括SOI衬底以及位于SOI衬底上的一个N型栅控二极管ESD保护器件20。所述N型栅控二极管ESD保护器件2O包括：正极21、负极22、沟道、栅介质层23和栅极24；所述正极21和负极22分别位于沟道两端，所述栅介质层23和栅极24依次位于沟道之上；所述沟道由N型区26和P型区25组成，且所述N型区26与P型区25形成纵向的PN结结构，其中，N型区26位于P型区25之上。

[0033] 优选地，在所述栅介质层23和栅极24周围设有侧墙隔离结构27；所述栅控二极管ESD保护器件20周围设有浅沟槽隔离结构28。

[0034] 该N型栅控二极管ESD保护器件20与传统的N型沟道栅控二极管类似，但由于其沟道为纵向PN结结构，该器件在保持原有器件面积的基础上大大增加了整个栅控二极管的PN结面积，作为ESD保护器件可提高大电流释放能力，并且不影响ESD保护电路的集成度。

[0035] 通过金属互连线将该N型栅控二极管ESD保护器件20的负极22连接SOI电路中的ESD保护节点，正极21连接VSS(器件工作电源负极或接地)，栅极24连接VDD(器件工作电源正极)，从而构成栅控单二极管ESD保护电路。

[0036] 实施例三

[0037] 本实施例以栅控双二极管ESD保护电路为例，提供一种SOI电路中的ESD保护结构，如图4a所示，其包括S0I衬底以及位于SOI衬底上的一个P型栅控二极管ESD保护器件10’和一个N型栅控二极管ESD保护器件20’。

[0038] 其中，N型栅控二极管ESD保护器件20’与P型栅控二极管ESD保护器件10’串联，N型栅控二极管ESD保护器件20’的负极与栅极连接VDD，P型栅控二极管ESD保护器件10’的正极与栅极连接VSS，N型栅控二极管ESD保护器件20’的正极与P型栅控二极管ESD保护器件10’的负极共同连接SOI电路中的ESD保护节点，从而构成栅控双二极管ESD保护电路。其中该栅控双二极管ESD保护电路的电路原理图如图4b所示。

[0039] 在此需说明的是，本发明的SOI电路中的ESD保护结构不仅限于上述三种实施例，例如还可以包括更多栅控二极管ESD保护器件及其他ESD保护器件，从而可构成各种ESD保护电路。

[0040] 参看图5a-5d，制作实施例三所述的ESD保护结构的方法包括以下步骤：

[0041] 首先，如图5a所示，可利用传统的SOI工艺在SOI衬底上制作浅沟槽隔离结构(STI)。

[0042] 然后，利用光刻工艺在制作好浅沟槽隔离结构的SOI衬底上涂覆光刻胶，并曝光、显影，在ESD保护器件的指定位置开设窗口，通过离子注入工艺在SOI衬底的顶层硅中形成P型区和N型区，从而形成纵向PN结。例如，要分别制作N型栅控二极管ESD保护器件与P型栅控二极管ESD保护器件，则利用光刻和离子注入等工艺分别形成N上P下的纵向PN结及P上N下的纵向PN结，如图5b和图5c所示。

[0043] 之后与传统的SOI电路工艺相同，在N上P下的纵向PN结两端分别制作P+区和N+区作为正极和负极，在该纵向PN结上方制作栅介质层和栅极，从而形成N型栅控二极管ESD保护器件。同样的在P上N下的纵向PN结的基础上可形成P型栅控二极管ESD保护器件。并制作SOI电路所需器件，最后通过金属互连线完成实施例三所述的ESD保护结构。

[0044] 实施例一与实施例二所述的ESD保护结构的制作方法与上述工艺步骤类似，故不再一一赘述。

[0045] 本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。