决策回授等化器及用以更新其阀系数的方法

摘要

本发明提供一种用以更新决策回授等化器的阀系数的方法，包括取样从一决策回授等化器的取样器所接收的一第一输入信号；以及决定第一输入信号的振幅是否落在一定义在一第一预定电压电平和一第二预定电压电平间的范围内，其中若第一输入信号的振幅落在此范围外，一阀系数被更新用以产生一已更新的阀系数，已更新的阀系数被回授来调整从该决策回授等化器输入端所接收的一第二输入信号的振幅，以及若第一输入信号的振幅落在此范围内，则阀系数可免于被更新。本发明中，决策回授等化器逻辑电路可免于更新阀系数。

权利要求

1.一种用以更新决策回授等化器的阀系数的方法，包括：

取样从一决策回授等化器的取样器所接收的一第一输入信号；以及

决定该第一输入信号的振幅是否落在一定义在一第一预定电压电平和一第二预定电压电平间的范围内，其中若该第一输入信号的振幅落在此范围外，一阀系数被更新用以产生一已更新的阀系数，该已更新的阀系数被回授来调整从该决策回授等化器输入端所接收的一第二输入信号的振幅，以及若该第一输入信号的振幅落在此范围内，则该阀系数可免于被更新。

2.如权利要求1所述的用以更新决策回授等化器的阀系数的方法，其中若该第一输入信号的振幅落在此范围外，该阀系数被更新用以产生该已更新的阀系数，该已更新的阀系数被回授来调节该第二输入信号的振幅，包括：若该第一输入信号的振幅大于该第一预定电压电平和该第二预定电压电平，则该阀系数被减少用以降低该第二输入信号的振幅，以及若该第一输入信号的振幅小于该第一预定电压电平和该第二预定电压电平，该阀系数被增加用以提高该第二输入信号的振幅。

3.如权利要求1所述的用以更新决策回授等化器的阀系数的方法，还包括：决定该已更新的阀系数是否大于一预定数值，其中

若该已更新的阀系数不超过该预定数值，则该已更新的阀系数被回授用以调整该第二输入信号的振幅；以及若该已更新的阀系数大于该预定数值，则该已更新的阀系数被箝位在该预定值。

4.如权利要求1所述的用以更新决策回授等化器的阀系数的方法，其中该第一预定电压电平相等于一参考电压Vref加上一预定电压V，以及该第二电压电平相等于该参考电压Vref减去该预定电压V，其该预定电压V有一介于约0.2Vref和0.4Vref之间的数值。

5.如权利要求1所述的用以更新决策回授等化器的阀系数的方法，其中该方法免于包括在该决策回授等化器的一训练序列。

6.一种决策回授等化器，包括：

至少一取样器，所述至少一取样器能取样一第一输入信号，用以比较该第一输入信号的振幅和一第一预定电压电平以及一第二预定电压电平，并输出至少一比较结果，该第一和第二预定电压电平定义一范围；

一符号电路，耦接至所述至少一取样器，该符号电路能输出至少一对应比较结果的符号信号；以及一决策回授等化器逻辑电路，该决策回授等化器逻辑电路能更新对应所述至少一第一符号信号的一阀系数，其中若表示该第一输入信号振幅的所述至少一第一符号信号落在此范围外，则该决策回授等化器逻辑电路能更新该阀系数用以产生一组已更新的阀系数，该已更新的阀系数被回授来调整一从一决策回授等化器输入端所接收一第二输入信号的振幅，以及若表示该第一输入信号振幅的所述至少一第一符号信号落在此范围内，则该决策回授等化器逻辑电路免于更新该阀系数。

7.如权利要求6所述的决策回授等化器，其中若表示该第一输入信号振幅的所述至少一第一符号信号落在此范围外，该决策回授等化器逻辑电路能更新该阀系数用以产生一组已更新的阀系数，该已更新的阀系数被回授来调整一第二输入信号的振幅，包括：若表示该第一输入信号振幅的所述至少一第一符号信号大于该第一预定电压电平和该第二预定电压电平，则该决策回授等化器逻辑电路能减少该阀系数用以降低该第二输入信号的振幅，以及若表示该第一输入信号振幅的所述至少一第一符号信号小于该第一预定电压电平和该第二预定电压电平，则该决策回授等化器逻辑电路能增加该阀系数用以提升该第二输入信号的振幅。

8.如权利要求6所述的决策回授等化器，其中该第一预定电压电平相等于一第一参考电压Vref加上一预定电压V，以及该第二预定电压电平相等于该参考电压Vref减去该预定电压V，其该预定电压V有一介于约0.2V和0.4V之间的数值。

9.如权利要求6所述的决策回授等化器，还包括：

一箝位器，能接收该已更新的阀系数，其中

若该已更新的阀系数不超过一预定值，则该箝位器能使阀系数通过用以调整该第二输入信号的振幅；以及若该已更新的阀系数大于该预定值，则该箝位器可箝位该阀系数在该预定值。

10.如权利要求6所述的决策回授等化器，还包括一逻辑门耦接至该决策回授等化器逻辑电路，其中该逻辑门可接收一时钟脉冲信号和一对应至少一第一符号信号的第二符号信号用以控制更新该阀系数的决策回授等化器逻辑电路。

说明书

决策回授等化器及用以更新其阀系数的方法

技术领域

[0001] 本发明公开涉及半导体电路领域，且特别涉及决策回授等化器和运行方法。

背景技术

[0002] 随着半导体工艺技术的进步，集成电路(IC)芯片可更快的运行且提供更好的处理能力。输入/输出(I/O)信号的数据传输速率是一个很大的需求，来实现最大的系统级
性能。输入/输出信号可被传送在芯片间连结，如中央处理单元(CPU)存储器的应用，和长
程底板或可提升在系统中的同轴电缆连结，如可扩充的多处理器服务器和高速路由器/交
换器。由于传输线损耗的增加、串音、和发生在当数据传输移动到微波频率的运行范围内
或更远时由反射所产生的信号失真的总合效果，致使长程的应用以实现强健、高速的输入/输出传输是格外具有挑战性的。

发明内容

[0003] 本发明的目的在于克服现有技术中的缺陷。

[0004] 本发明公开决策回授等化器及用以更新其阀系数的方法。

[0005] 依据本发明一实施例公开的一种用以更新决策回授等化器的阀系数的方法，包括：取样从一决策回授等化器的取样器所接收的一第一输入信号；以及，决定第一输入信
号的振幅是否落在一定义在一第一预定电压电平和一第二预定电压电平间的范围内，其中
若第一输入信号的振幅落在此范围外，一阀系数被更新用以产生一已更新的阀系数，该已
更新的阀系数被回授来调整从决策回授等化器输入端所接收的一第二输入信号的振幅，以
及，若第一输入信号的振幅落在此范围内，则阀系数可免于被更新。

[0006] 依据本发明另一实施例公开的一种用以更新决策回授等化器的阀系数的方法，包括：取样从一决策回授等化器的取样器所接收的一第一输入信号；以及，比较第一输入信
号的振幅和被定义在一第一预定电压电平和一第二预定电压电平之间的一第一范围，以及
在一第三预定电压电平和一第四预定电压电平之间的一第二范围，其中若第一输入信号的
振幅落在第一范围和第二范围之外，一阀系数被更新用以产生一已更新的阀系数，该已更
新的阀系数被回授来调整从决策回授等化器的输入端所接收一第二输入信号的振幅，以
及，若第一输入信号的振幅落在第一范围与第二范围之间，则阀系数免于被更新。

[0007] 依据本发明另一实施例公开的一种决策回授等化器(DFE)，包括：至少一取样器，该至少一取样器能取样一第一输入信号，用以比较第一输入信号的振幅和一第一预定电压电平以及一第二预定电压电平，并输出至少一比较结果，该第一和第二预定电压电平定义
一范围；一符号电路，耦接至该至少一取样器，该符号电路能输出至少一对应比较结果的符号信号；以及，一决策回授等化器逻辑电路，该决策回授等化器逻辑电路能更新对应该至少一第一符号信号的一阀系数，其中若表示第一输入信号振幅的至少一第一符号信号落在此
范围外，则决策回授等化器逻辑电路能更新该阀系数用以产生一组已更新的阀系数，该已
更新的阀系数被回授来调整一从一决策回授等化器输入端所接收一第二输入信号的振幅，
以及，若表示该第一输入信号振幅的该至少一第一符号信号落在此范围内，则决策回授等
化器逻辑电路免于更新阀系数。

[0008] 本发明中，决策回授等化器逻辑电路可免于更新阀系数。

附图说明

[0009] 图1所示为一示范图，说明一决策回授等化器更新阀系数的示范方法。

[0010] 图2所示为一示范图，说明一包含示范决策回授等化器的集成电路。

[0011] 图3所示为一示范图，说明一用来比较输出信号振幅和预定电压电平的示范取样器。

[0012] 图4A所示为一表格，指出符号信号Sign_0(b0)和Sign_0(b1)与比较结果Outp+和Outp一的关系。

[0013] 图4B所示为一示范图，说明一有一介于第一预定电压电平和第二预定电压电平之间振幅的示范输出信号。

[0014] 图5所示为一示范图，说明一包括其他示范决策回授等化器的示范集成电路。

[0015] 图6所示为一示范图，说明另一用来比较输入信号振幅和预定电压电平的示范取样器。

[0016] 图7A所示另为一表格，指出符号信号Sign_0(b0)和Sign_0(b1)与比较结果Outp+、Outp-、Outn+和Outn-的关系。

[0017] 图7B所示为一示范图，说明一有一介于第一预定电压电平和第二预定电压电平之间振幅的示范输出信号。

[0018] 图8所示为一示范图，说明一包含配置于基板上方的示范集成电路的系统。

[0019] 其中，附图标记说明如下：

[0020] 200～集成电路；

[0021] 201～决策回授等化器；

[0022] 203～放大器；

[0023] 205～加法器；

[0024] 207～乘法器；

[0025] 210、211、213～取样器；

[0026] 210a～210b～取样电路；

[0027] 215～相位内插器；

[0028] 217～时钟脉冲数据回复逻辑电路；

[0029] 220～符号电路；

[0030] 230～决策回授等化器闩；

[0031] 240～解多工器；

[0032] 250～决策回授等化器逻辑电路；

[0033] 260～逻辑门；

[0034] 500～集成电路；

[0035] 501～决策回授等化器；

[0036] 503～放大器；

[0037] 505～加法器；

[0038] 507～乘法器；

[0039] 510、511、513～取样器；

[0040] 515～相位内插器；

[0041] 517～时钟脉冲数据回复逻辑电路；

[0042] 520～符号电路；

[0043] 530～决策回授等化器闩；

[0044] 540～解多工器；

[0045] 550～决策回授等化器逻辑电路；

[0046] 560～逻辑门；

[0047] 570～箝位器；

[0048] 610a～610d～取样电路；

[0049] 800～集成电路系统；

[0050] 801～基板；

[0051] 802～集成电路；

[0052] 805～突状体；

[0053] I1～I2～输入信号；

[0054] Φ1～从锁相回路接收的时钟脉冲信号；

[0055] Φ2～时钟脉冲信号；

[0056] Φ3～时钟脉冲信号；

[0057] W(n+1)～已更新阀系数；

[0058] A～振幅。

具体实施方式

[0059] 为了使信号可靠的传输，输入/输出核心结构可以利用一些线性等化的形式。一种用以达到每秒三至四十亿位数据传输率等化的常见方式为在传送端的前馈等化器
(FFE)，能使信号预失真，并利用一适合可靠数据检测的所需形式在接收端去做恢复。另一种等化器的形式为决策回授等化器(DFE，Decision Feedback Equalizer)，其决策回授等
化器可消除由已接收符号中先前已检测的数据符号所引起的符元间干扰(ISI)。

[0060] 在正常运行中，传统决策回授等化器利用参考电压Vref和-Vref来决定一输入信号振幅与参考电压Vref和-Vref相比的大小关系。若输入信号的振幅大于或小于参考电压
Vref和-Vref，传统决策回授等化器会更新一被回授用以减少输入信号的振幅的阀系数(tap coefficient)。若输入信号的振幅小于参考电压Vref及大于参考电压-Vref，则传统决策回授等化器会更新一被回授用以增加输入信号的振幅的阀系数。

[0061] 在正常运行前可以发现，一训练序列被应用于传统决策回授等化器用以补偿通道损失。若没有训练序列，传统决策回授等化器的应用，例如：快捷周边装置元件互连
(PCI-E)，可能会在错误的方位中锁定。由传统决策回授等化器所产生的阀系数可能会以错误的方式被更新，会不利地影响传统决策回授等化器的正常运行。

[0062] 为了避免训练序列，另一种传统决策回授等化器使用眼睛检测器来监控输入信号的振幅改变。然而，具有眼睛检测器的传统决策回授等化器的构造太为复杂，而尺寸大小比传统决策回授等化器增加了百分之五十或者更多。具有眼睛检测器的传统决策回授等化器
也需要额外的时间控制来调节取样的位置。

[0063] 根据前文，决策回授等化器和更新决策回授等化器的阀系数的方法是必要的。

[0064] 据了解，以下公开提供很多不同的实施例或例子，用于执行不同特色的应用。组成元件的具体例子以及布置在下列叙述将用来简化目前的公开。当然，这里仅仅是例子且不被限制。另外，此公开可能在不同例子中重复参考数字和/或字母。这种重复是为了简单
明了，而非要求在不同实体例和/或讨论构造之间的关系。此外，在此公开中，当述及特征的结构加在其他特征上、连接至其他特征和/或耦合至其他特征时，可包括特征直接接触
的实施例，也可包括外加特征被插入原有特征中的实施例，使得特征可能不是直接接触。另外，空间相关的措辞，例如“下面的”、“上面的”、“水平的”、“垂直的”、“在…之上”、“在…之下”、“上”、“下”、“顶端”、“底端”等等，以及由此的延伸(例如“水平地”、“向下地”、“向下地”等等)皆是为了容易叙述此公开中特征间的关系。这些空间相关的措辞旨在含括装置所具
特征的不同方向。

[0065] 图1为一概要图，说明用以更新决策回授等化器的阀系数的示范方法。在图1中，为用以更新决策回授等化器的阀系数的示范方法100，其中包括取样从一决策回授等化器
的取样器所接收的第一输入信号(步骤110)。方法100可包括决定第一输入信号的振幅是
否落在一定义在第一预定电压电平和第二预定电压电平之间的范围内(步骤120)。若第
一输入信号的振幅落在此范围外，则阀系数被更新用以产生一已更新的阀系数，此已更新
的阀系数被回授用以调节从决策回授等化器输入端所接收的第二输入信号的振幅(步骤
130)。若第一输入信号的振幅落在此范围内，则阀系数可免于被更新(步骤140)。

[0066] 在一些实施例中，第一预定电压电平可能相等于一参考电压Vref加上一预定电压电平V，例如Vref+V。第二预定电压电平可能相等于一参考电压Vref减去一预定电压电平V
相等，例如Vref-V。此预定电压V可有一介于约0.2Vref和0.4Vref之间的数值。在一些实施例中，通过利用在预定电压电平Vref+V和Vref-V之间的范围，方法100可达到一频率响应约
3.1dB的期待误差。

[0067] 在另一些实施例中，第一预定电压电平可能相等于一参考电压-Vref加上一预定电压电平V，例如-Vref+V。第二预定电压电平可能相等于一参考电压-Vref减去一预定电压电平V，例如-Vref-V。此预定电压V可有一介于约0.2Vref和0.4Vref之间的数值。

[0068] 在一些实施例中，方法100可包括决定已更新的阀系数是否大于一预定值，例如0。若已更新的阀系数不超过此预定值，则已更新的阀系数可被回授用以调整第二输入信号的振幅。若已更新的阀系数超过预定值，则已更新的阀系数会被箝位在此预定值。由方法
100可包括箝位已更新的阀系数，被锁定在错误方位的决策回授等化器的应用即可满意地
避免。通过箝位已更新的阀系数，方法100可免于包括在决策回授等化器的训练序列中。

[0069] 在另一些实施例中，一用来更新决策回授等化器的阀系数的示范方法，可包括取样从决策回授等化器的取样器所接收的第一输入信号。此方法可包括比较第一接收信号的
振幅与被定义在第一预定电压电平和第二预定电压电平之间的第一范围，以及在第三预定
电压电平和第四预定电压电平之间的第二范围。若第一输入信号的振幅落在第一范围和第
二范围之外，则阀系数会被更新用以产生一已更新的阀系数，此已更新的阀系数被回授来
调整从决策回授等化器的输入端所接收第二输入信号的振幅。若第一输入信号的振幅落在
第一范围或第二范围内，则阀系数免于更新。

[0070] 在至少一实施例中，第一预定电压电平可相等于一参考电压Vref加上一预定电压V，例如Vref+V。第二预定电压电平可相等于一参考电压Vref减去一预定电压V，例如Vref-V。
第三预定电压电平可相等于一参考电压-Vref加上一预定电压V，例如-Vref+V。第四预定电压电平可相等于一参考电压-Vref减去一预定电压V，例如-Vref-V。预定电压V有一介于约
0.2Vref和0.4Vref之间的一数值。

[0071] 图2为一示范图，说明一集成电路包含一示范决策回授等化器。在图2中，一包含一接收器或一收发器的集成电路200，可包括一决策回授等化器201、一放大器203、取样器
211及213、一时钟脉冲数据回复(Clock Data Recovery，CDR)逻辑电路217以及一相位内
插器215。注意此集成电路200仅仅为一实施例。本发明的范围并不局限于此。

[0072] 举例来说，放大器203可为一射频(radio frequency，RF)放大器、一模拟转数字放大器、一数字转模拟放大器或其他放大器。放大器203可放大通过通道所传送的信号，并输出已放大的信号至决策回授等化器201。

[0073] 取样器211及213耦接至决策回授等化器201。任一取样器211及213皆可接收一输入信号I1。取样器211可取样输入信号I1的振幅，并至少输出一数据信号Data_0至
决策回授等化器201。取样器213可以取样输入信号I1的信号边，并至少输出一信号至时
钟脉冲数据回复逻辑电路217。

[0074] 时钟脉冲数据回复逻辑电路217可处理从取样器213所输出的信号，并输出一信号至相位内插器215。相位内插器215能接收及处理从时钟脉冲数据回复逻辑电路217输
出的信号和一锁相回路(phase lock loop，PLL)的时钟脉冲信号Φ1，并输出一时钟脉冲信号Φ2来控制取样器213。

[0075] 参照图2，决策回授等化器201包含至少一取样器，例如取样器210。取样器210可接收输入信号I1，也可接收预定电压电平，例如：在一定义范围内的第一预定电压电平和第二电压电平。在一些实施例中，第一预定电压电平相等于一参考电压Vref加上一预定电压V，例如Vref+V。第二预定电压电平可相等于一参考电压Vref减去一预定电压V，例如Vref-V。
预定电压V有一介于约0.2Vref和0.4Vref之间的数值。取样器210可取样输入信号I1用以
比较输入信号I1的振幅和预定电压电平，并至少输出一比较结果。

[0076] 图3为一示范图，说明一用以比较输入信号的振幅和预定电压电平的示范取样器。在图3中，取样器210包含至少一取样电路，例如：取样电路210a和210b。任一取样
电路210a和210b皆可接收输入信号I1。取样电路210a和210b可分别接收第一预定电压
电平以及第二预定电压电平。

[0077] 取样电路210a可比较输入信号I1的振幅和第一电压电平，并输出一比较结果Outp+。取样电路210b可比较输入信号I1的振幅和第二电压电平，并输出一比较结果
Outp-。比较结果Outp+及Outp-可被输出至一符号电路220(如图2所示)。

[0078] 在图2中，符号电路220可接收比较结果Outp+以及Outp-，并至少输出一符号信号Sign_0，例如：Sign_0(b0)和Sign_0(b1)对应比较结果Outp+和Outp-。图4A为一表
格说明符号信号Sign_0(b0)和Sign_0(b1)的关系以及Outp+和Outp-的比较结果。在一
些实施例中，若输入信号I1的振幅大于第一和第二电压电平，符号电路220会输出符号信
号Sign_0(b0)和Sign_0(b1)，举例来说，分别用一低电压状态“0”和一高电压状态“1”表示。对应符号信号Sign_0(b0)和Sign_0(b1)，决策回授等化器逻辑电路250可更新一阀系
数用以产生一已更新的阀系数，此已更新的阀系数被回授来减少从决策回授等化器201输
入端所接收输入信号I2的振幅。

[0079] 若输入信号I1的振幅小于第一电压电平且大于第二电压电平，则符号电路220可输出符号信号Sign_0(b0)和Sign_0(b1)，举例来说，可分别用一低电压状态“0”和一低电压状态“0”表示。对应符号信号Sign_0(b0)和Sign_0(b1)，决策回授等化器逻辑电路250
免于更新阀系数。

[0080] 若输入信号I1的振幅小于第一和第二电压电平，则符号电路220能输出符号信号Sign_0(b0)和Sign_0(b1)，举例来说，可分别用一高电压状态“1”和一高电压状态“1”表示。对应符号信号Sign_0(b0)和Sign_0(b1)，决策回授等化器逻辑电路250可更新一阀系
数用以产生已更新的阀系数，此已更新的阀系数被回授来增加从决策回授等化器220输入
端所接收输入信号I2的振幅。

[0081] 举例来说，图4B说明输入信号I1有一振幅“A”。振幅“A”落在一介于第一和第二电压电平的范围内。根据图4A的表格，符号电路220能输出符号信号Sign_0(b0)和
Sign_0(b1)，分别为一低电压状态“0”和一低电压状态“0”。决策回授等化器逻辑电路250则免于更新阀系数。

[0082] 再次参照图2，在一些实施例中，决策回授等化器201可包括一决策回授等化器闩230。决策回授等化器闩230可接收从符号电路220所传送的符号信号Sign_0和从取样器
211所传送的数据信号Data_0。决策回授等化器闩230可闩住符号信号Sign_0和数据信
号Data_0，并分别输出符号信号Sign_1和数据信号Data_1至一解多工器(DEMUX)240。决
策回授等化器闩230也可输出数据信号至一乘法器207。

[0083] 解多工器240可以接收及解多工符号信号Sign_1和数据信号Data_1，并分别输出符号信号Sign_2，例如Sign_2(b0)及Sign_2(b1)，和数据信号Data_2。符号信号
Sign_2(b0)和Sign_2(b1)分别对应到符号信号Sign_0(b0)和Sign_0(b1)。在一些实施
例中，符号信号Sign_2(b0)和Sign_2(b1)分别有如符号信号Sign_0(b0)和Sign_0(b1)
的电压状态。

[0084] 在实施例中，解多工器240可分别输出符号信号Sign_2(b0)和Sign_2(b1)至决策回授等化器逻辑电路250和逻辑门260。决策回授等化器逻辑电路250可接收并处理符
号信号Sign_2(b0)，并产生一基于阀系数W(n)且已测量的阀系数W(n+1)。在一些实施例
中，阀系数的测定可基于如下公式(1)

[0085] W(n+1)＝W(n)+μ*sign(data)*sign(e(n)) (1)

[0086] 其中“μ”表示一收敛梯度，“data”表示一决策回授等化器的输出，“n”表示为一离散时间步阶以及“e”表示该数据的错误符号。

[0087] 逻辑门260可接收及处理符号信号Sign_2(b1)和一时钟脉冲信号Φ3，并输出一控制符号来控制决策回授等化器逻辑电路250。举例来说，符号信号Sign_2(b1)有一高电
压状态“1”。逻辑门260控制决策回授等化器逻辑电路250用以输出已测量的阀系数当作
一已更新的阀系数W(n+1)，阀系数W(n+1)被回授来调整从决策回授等化器201输入端所
接收输入信号I2的振幅。若符号信号Sign_2(b1)有一低电压状态“0”。逻辑门260可以
控制决策回授等化器逻辑电路250不输出已测量的阀系数W(n+1)。由于已测量的阀系数
W(n+1)免于被输出，决策回授等化器201的阀系数W(n)也免于被更新。

[0088] 再次参照图2，在一些实施例中，已更新的阀系数W(n+1)被回授至乘法器207。乘法器207可使已更新的阀系数W(n+1)和从决策回授等化器闩230所传送的数据信号相乘。
乘法器207的输出可前送至一加法器205，加法器205用以调整决策回授等化器201输入端
所接收的输入信号I2的振幅。

[0089] 图5为一概要图，说明一包含其他示范决策回授等化器的示范集成电路。图5元件项目与图2元件项目相同者的标示，为图2元件项目所标示的参考数目增加300。在图5
中，一决策回授等化器501可包含一箝位器570。在一些实施例中，箝位器570被配置在一
决策回授等化器逻辑电路550中。箝位器570可接收已测量的阀系数W(n+1)作为已更新
的阀系数。箝位器570可决定已更新的阀系数W(n+1)是否超过一预定值，例如0。若已更
新的阀系数W(n+1)未超过预定值，则箝位器570能使已更新的阀系数W(n+1)通过，此阀系
数W(n+1)被回授用以调整输出信号I2的振幅。若已更新的阀系数W(n+1)超过预定值，则
箝位器570可箝位已更新的阀系数在此预定值。

[0090] 举例来说，若已更新的阀系数W(n+1)为-0.2，则已更新的阀系数W(n+1)“-0.2”被回授用以调整输入信号I2的振幅。若已更新的阀系数W(n+1)为0.2，箝位器570可箝位
已更新的阀系数W(n+1)“0.2”为“0”并输出“0”来当作已更新的阀系数W(n+1)至乘法器
507。注意到上述的预定值“0”仅为一例子。预定值可修正来达成所需频率响应的偏移。

[0091] 接下来的描述关于使用其他用以决定已更新的阀系数的示范取样器。图6为一说明其他示范取样器的概要图，用以比较输入信号的振幅和预定电压电平。在图6中，一取样器610可与上述图2中取样器210相似。取样器610至少包含一取样电路，例如取样电路
610a-610d。每一取样电路可接收输入信号I1。取样电路可分别接收第一、第二、第三和第四预定电压电平。

[0092] 在至少一实施例中，第一预定电压电平可相等于一参考电压Vref加上一预定电压V，例如Vref+V。第二预定电压电平可相等于一参考电压Vref减去一预定电压V，例如Vref-V。
第三预定电压电平可相等于一参考电压-Vref加上一预定电压V，例如-Vref+V。第四预定电压电平可相等于一参考电压-Vref减去一预定电压V，例如-Vref-V。预定电压V有一介于约
0.2V和0.4V之间的数值。

[0093] 取样电路610a能比较输入信号I1的振幅和第一电压电平，并输出一比较结果Outp+。取样电路610b能比较输入信号I1的振幅和第二电压电平，并输出一比较结
果Outp-。取样电路610c能比较输入信号I1的振幅和第三电压电平，并输出一比较结
果Outn+。取样电路610d能比较输入信号I1的振幅和第四电压电平，并输出一比较结果
Outn-。比较结果Outp+、Outp-、Outn+以及Outn-被输出至符号电路220(如图2所示)。

[0094] 符号电路220可接收比较结果Outp+、Outp-、Outn+以及Outn-，并输出至少一符号信号Sign_0，例如Sign_0(b0)和Sign_0(b1)，对应到比较结果Outp+和Outp-。图7A
为一表格，表示出符号信号Sign_0(b0)和Sign_0(b1)与比较结果Outp+、Outp-、Outn+以
及Outn-之间的关系。在一些实施例中，若输入信号I1的振幅大于第一预定电压电平，则
符号电路220可输出符号信号Sign_0(b0)和Sign_0(b1)，例如：分别为一低电压状态“0”
和一高电压状态“1”。对应符号信号Sign_0(b0)和Sign_0(b1)，决策回授等化器逻辑电路
250(如图2所示)，能更新一阀系数用以产生一已更新的阀系数，已更新的阀系数被回授来
减少在决策回授等化器201输入端所接收的输入信号I2的振幅。

[0095] 若输入信号I1的振幅大于于第二预定电压电平且小于于第一预定电压电平，符号信号220能输出符号信号Sign_0(b0)和Sign_0(b1)，例如：分别为一低电压状态“0”和一
高电压状态“0”。对应符号信号Sign_0(b0)和Sign_0(b1)，决策回授等化器逻辑电路250
则免于更新此阀系数。

[0096] 若输入信号I1的振幅大于第三预定电压电平且小于第二预定电压电平，符号信号220能输出符号信号Sign_0(b0)和Sign_0(b1)，例如：分别为一高电压状态“1”和一高电
压状态“1”。对应符号信号Sign_0(b0)和Sign_0(b1)，决策回授等化器逻辑电路250能
更新一阀系数用以产生一已更新的阀系数，已更新的阀系数被回授来增加决策回授等化器
201输入端所接收的输入信号I2的振幅。

[0097] 若输入信号I1的振幅大于第四预定电压电平且小于第三预定电压电平，符号信号220能输出符号信号Sign_0(b0)和Sign_0(b1)，例如：分别为一低电压状态“0”和一低电
压状态“0”。对应符号信号Sign_0(b0)和Sign_0(b1)，决策回授等化器逻辑电路250则免
于更新此阀系数。

[0098] 若输入信号I1的振幅小于第四预定电压电平，符号信号220能输出符号信号Sign_0(b0)和Sign_0(b1)，例如：分别为一低电压状态“0”和一高电压状态“1”。对应符号信号Sign_0(b0)和Sign_0(b1)，决策回授等化器逻辑电路250(如图2所示)，能更新一阀
系数用以产生一已更新的阀系数，此已更新的阀系数被回授来减少在决策回授等化器201
输入端所接收的输入信号I2的振幅。

[0099] 举例来说，图7B说明输入信号I1有一振幅“A”。此振幅“A”大于第二预定电压电平且小于第一预定电压电平。根据图7A的表格，符号电路220能输出符号信号Sign_0(b0)和Sign_0(b1)，分别表示有一低电压状态“0”和一低电压状态“0”。决策回授等化器逻辑电路250免于更新阀系数。

[0100] 图8为一示范图，说明一包含一配置在基板上方的范例集成电路系统。在图8中，一集成电路系统800可包含一配置在一基板801上的集成电路802。基板801可包含一印
制电路板(PCB)、一印刷线路板及/或其他可携带集成电路的承载器。集成电路802可分别
与上述图2和图5的集成电路200或集成电路500相似。集成电路802能电性耦接至基板
801。在一些实施例中，集成电路802能通过突状体805电性耦接至基板801。在一些实施
例中，集成电路802能通过焊接接合电性耦接至基板801。集成电路系统800能为一电子系
统中的一部分，像计算机、无线通信装置、电脑相关的周边设备、游戏装置或其他。

[0101] 在一些实施例中，包含集成电路802系统800可提供整个系统于一集成电路(IC)中，即所谓的单芯片系统(system on a chip，SOC)或集成电路系统(system on
integrated circuit，SOIC)装置。这些单芯片系统装置可提供例如所有电路系统用以执
行的手机、个人数据助理(personal data assistant，PDA)、数字录放影机(digital VCR)、数字摄录影机、数码相机、数字音乐(MP3)拨放器或其他类似装置的电路。

[0102] 前述描绘出数个实施例的特征，所以此领域的技术人员可以更加了解此公开数据的各方面。此领域的技术人员应察知他们可以毫无困难地用此公开当作设计或修改其他工
艺和结构的基础，以完成相同目标及/或实现于此介绍的实施例的相同优点。此领域的技
术人员也应理解与上述相同的结构无法违背此公开的精神与范围，他们可以在不违背此公
开的精神与范围之下做此文件中各种的变化、代替和交替。