具双闸极驱动架构的液晶显示装置

摘要

本发明适用于液晶显示装置，提供了一种具双闸极驱动架构的液晶显示装置，其包括第一和第二闸极线、一数据线、第一和第二像素、一闸极驱动电路，及一源极驱动电路。第一和第二闸极线分别用来传送闸极驱动电路所提供的第一和第二闸极驱动信号，而数据线则用来传送第一和第二数据。第一像素依据第一闸极驱动信号和第一数据来显示画面，而第二像素则依据第二闸极驱动信号和第二数据来显示画面。源极驱动电路包括一逻辑电路和一多工器电路：逻辑电路依据一扫描顺序信号和一致能信号来产生一奇偶选择信号，而多工器电路则依据奇偶选择信号来输出第一数据或第二数据其中之一至数据线。本发明不需要修改光罩或更动电路设计，即能确保数据正确性，在不同应用中皆能正常显示影像。

权利要求

1.一种具双闸极驱动架构的液晶显示装置，其特征在于，所述具双闸极驱动架构的液晶显示装置包括：一第一闸极线，用来传送一第一闸极驱动信号；

一第二闸极线，相邻且平行于所述第一闸极线，用来传送一第二闸极驱动信号；

一数据线，垂直于所述第一和第二闸极线，用来传送一第一数据和一第二数据；

一第一像素，耦接于所述数据线和所述第一闸极线，用来依据所述第一闸极驱动信号和所述第一数据以显示画面；

一第二像素，耦接于所述数据线和所述第二闸极线，用来依据所述第二闸极驱动信号和所述第二数据以显示画面；

一闸极驱动电路，用来依据一垂直起始信号来输出所述第一和所述第二闸极驱动信号；以及一源极驱动电路，包括一数据处理器、一奇数数据栓锁器、一偶数数据栓锁器、一多工器电路，以及一逻辑电路；

由两相邻闸极线来控制一相对应的列像素单元，而每一条数据线输出数据至两相邻的奇数行和偶数行像素单元；由于源极驱动电路输出至每一条数据线的数据为奇数笔数据或偶数笔数据，因此需使用两条闸极线来控制每一列像素单元，如此奇数行像素单元才能正确地接收到奇数笔数据，而偶数行像素单元才能正确地接收到偶数笔数据；

数据处理器接收原始影像数据DATA，再分别由奇数数据栓锁器和偶数数据栓锁器来撷取奇数笔数据和偶数笔数据；逻辑电路依据时序控制器传来的扫描顺序信号UPDN和致能信号ODD_EN来产生一奇偶选择信号O/E_S，多工器电路再依据奇偶选择信号O/E_S来输出奇数笔数据或偶数笔数据。

2.如权利要求1所述的液晶显示装置，其特征在于，所述液晶显示装置还包括一时序控制器，用来提供所述扫描顺序信号。

3.如权利要求1所述的液晶显示装置，其特征在于，所述第一像素包括：一第一薄膜晶体管开关，其包括：

一控制端，耦接于所述第一闸极线；

一第一端，耦接于所述数据线；以及

一第二端；

一第一液晶电容，耦接于所述第一薄膜晶体管的第二端和一共同电压之间；以及一第一储存电容，耦接于所述第一薄膜晶体管的第二端和所述共同电压之间；

所述第二像素包括：

一第二薄膜晶体管开关，其包括：

一控制端，耦接于所述第二闸极线；

一第一端，耦接于所述数据线；以及

一第二端；

一第二液晶电容，耦接于所述第二薄膜晶体管的第二端和所述共同电压之间；以及一第二储存电容，耦接于所述第二薄膜晶体管的第二端和所述共同电压之间。

4.如权利要求1所述的液晶显示装置，其特征在于，所述逻辑电路包括一互斥或门。

5.如权利要求1所述的液晶显示装置，其特征在于，所述闸极驱动电路是依据所述垂直起始信号来改变输出所述第一和所述第二闸极驱动信号的顺序。

说明书

具双闸极驱动架构的液晶显示装置

技术领域

[0001] 本发明是关于一种液晶显示装置，尤指一种具双闸极驱动架构的液晶显示装置。

背景技术

[0002] 液晶显示器(liquid crystal display，LCD)具有低辐射、体积小及低耗能等优点，已逐渐取代传统的阴极射线管(cathode ray tube，CRT)显示器，因而被广泛地应用在笔记型计算机、个人数字助理(personal digital assistant，PDA)、平面电视，或行动电话等信息产品上。液晶显示器的驱动方式是利用源极驱动电路(source driver)和闸极驱动电路(gate driver)来驱动面板上的像素以显示影像。液晶显示面板的像素结构依据驱动模式的不同，主要可区分为单闸型(single-gate)像素结构和双闸型(double-gate)像素结构两种。在相同的分辨率下，相较于具有单闸型像素结构的液晶显示面板，具有双闸型像素结构的液晶显示面板的闸极线数目增加为两倍，而数据线数目则缩减为二分之一，因此具有双闸型像素结构的液晶显示面板使用较多的闸极驱动芯片和较少的源极驱动芯片。由于闸极驱动芯片的成本和耗电量均较源极驱动芯片为低，因此采用双闸型像素结构设计可降低生产成本及耗电量。

[0003] 请参考图1和图2，图1和图2为现有技术中具有双闸型像素结构的液晶显示装置100和200的示意图。液晶显示装置100和200皆包括一时序控制器(timing controller)130、一源极驱动电路110、一闸极驱动电路120、多条数据线DL1～DLm，以及多条闸极线GL1～GLn。时序控制器130可产生源极驱动电路110运作所需的水平同步信号HSYNC、水平起始信号STH、扫描顺序信号UPDN，以及输出致能信号OEH。源极驱动电路110可依据扫描顺序信号UPDN来输出垂直起始信号STVU或STVD至闸极驱动电路120以控制闸极线GL1～GLn的驱动顺序。举例来说，当扫描顺序信号UPDN为逻辑0时，源极驱动电路110为输出垂直起始信号STVU，此时闸极驱动电路120会依序输出闸极驱动信号SG1～SGn以由上至下来扫描闸极线GL1～GLn；当扫描顺序信号UPDN为逻辑1时，源极驱动电路110为输出垂直起始信号STVD，此时闸极驱动电路120会依序输出闸极驱动信号SGn～SG1以由下至上来扫描闸极线GL1～GLn。

[0004] 图1所示的液晶显示装置100另设置一像素矩阵140，其包含多个像素单元PXU和PXD，每一像素单元包含一薄膜晶体管(thin film transistor，TFT)开关TFT、一液晶电容CLC和一储存电容CST，分别耦接于相对应的数据线、相对应的闸极线，以及一共同电压VCOM。在液晶显示装置100中，奇数行像素单元PXU耦接至相对应的奇数条闸极线GL1、GL3、...、GLn-1，而偶数行像素单元PXD则耦接至相对应的偶数条闸极线GL2、GL4、...、GLn(假设n为正偶数)。图2所示的液晶显示装置200另设置一像素矩阵240，其包含多个像素单元PXU和PXD，每一像素单元包含一薄膜晶体管开关TFT、一液晶电容CLC和一储存电容CST，分别耦接于相对应的数据线、相对应的闸极线，以及一共同电压VCOM。在液晶显示装置200中，奇数行像素单元PXD耦接至相对应的偶数条闸极线GL2、GL4、...、GLn，而偶数行像素单元PXU则耦接至相对应的奇数条闸极线GL1、GL3、...、GLn-1。

[0005] 虽然像素矩阵140和240采用不同布局，液晶显示装置100和200皆采用双闸极驱动架构，由两相邻闸极线来控制一相对应的列像素单元，而每一条数据线输出数据至两相邻的奇数行和偶数行像素单元。源极驱动电路110输出至每一条数据线的数据可能为奇数笔数据或偶数笔数据，因此需使用两条闸极线来控制每一列像素单元，如此奇数行像素单元才能正确地接收到奇数笔数据，而偶数行像素单元才能正确地接收到偶数笔数据。现有技术的源极驱动电路110包含一数据处理器114、一奇数数据栓锁器111、一偶数数据栓锁器112，以及一多工器电路116。数据处理器114可接收原始影像数据DATA，再分别由奇数数据栓锁器111和偶数数据栓锁器112来撷取奇数笔数据和偶数笔数据，多工器电路116则依据时序控制器130传来的输出致能信号OEH来输出奇数笔数据或偶数笔数据。由于双闸极驱动架构的像素矩阵可能采用不同布局，若依据显示装置100中像素矩阵140的布局来设计源极驱动电路110，液晶显示装置200会发生数据错误；若依据显示装置200中像素矩阵240的布局来设计源极驱动电路110，液晶显示装置100会发生数据错误。

[0006] 举例来说，假设源极驱动电路110是依据显示装置200中像素矩阵240的布局来设计，此时液晶显示装置200运作时的时序图如图3所示。水平起始信号STH控制扫描每一条闸极线的起始时间点，在每一条闸极线的扫描期间输出致能信号OEH会转态一次。首先说明当扫描顺序信号UPDN为逻辑0时源极驱动电路110的输出数据顺序：当输出致能信号OEH为逻辑0时，源极驱动电路110为输出偶数笔数据D2、D4、...、Dm；当输出致能信号OEH为逻辑1时，源极驱动电路110为输出奇数笔数据D1、D3、...、Dm-1。此时(UPDN＝0)闸极驱动电路1 20会由上至下依序驱动闸极线GL1～GLn，由闸极线GL1控制的偶数像素PXU首先被开启，并正确地接收数据线DL1传来的偶数笔数据D2；由闸极线GL2控制的奇数像素PXD接着被开启，并正确地接收数据线DL1传来的奇数笔数据D1，依此类推。然而，若将图3所示的时序图应用于显示装置100，由闸极线GL1控制的奇数像素PXU首先被开启，并错误地接收数据线DL1传来的偶数笔数据D2；由闸极线GL2控制的偶数像素PXD接着被开启，并错误地接收数据线DL1传来的奇数笔数据D1，依此类推。

[0007] 同理，接着说明了当扫描顺序信号UPDN为逻辑1时源极驱动电路110的输出数据顺序：当输出致能信号OEH为逻辑1时，源极驱动电路110为输出奇数笔数据D1、D3、...、Dm-1；当输出致能信号OEH为逻辑0时，源极驱动电路110为输出偶数笔数据D2、D4、...、Dm。此时(UPDN＝1)闸极驱动电路120会由下至上依序驱动闸极线GLn～GL1：由闸极线GLn控制的奇数像素PXD首先被开启，并正确地接收数据线DL1传来的奇数笔数据D1；由闸极线GLn-1控制的偶数像素PXU接着被开启，并正确地接收数据线DL1传来的偶数笔数据D2，依此类推。然而，若将图3所示的时序图应用于显示装置100，由闸极线GLn控制的偶数像素PXD首先被开启，并错误地接收数据线DL1传来的奇数笔数据D1；由闸极线GLn-1控制的奇数像素PXU接着被开启，并错误地接收数据线DL1传来的偶数笔数据D2，依此类推。

[0008] 因此，在现有技术的双闸极液晶显示装置中，特定源极驱动电路需搭配特定液晶显示面板才能正常显示影像。在其它应用中，则是需要修改光罩以改变像素矩阵的布局，或是修改源极驱动电路的设计，才不会因为数据错误而造成显色异常。然而，修改光罩或更动电路设计皆会增加生产成本。

发明内容

[0009] 本发明实施例所要解决的技术问题在于提供一种不需要修改光罩 或更动电路设计，即能确保数据正确性，在不同应用中皆能正常显示影像的具双闸极驱动架构的液晶显示装置。

[0010] 为解决上述技术问题，本发明实施例提供一种具双闸极驱动架构的液晶显示装置，所述具双闸极驱动架构的液晶显示装置包括：

[0011] 一第一闸极线，用来传送一第一闸极驱动信号；

[0012] 一第二闸极线，相邻且平行于所述第一闸极线，用来传送一第二闸极驱动信号；

[0013] 一数据线，垂直于所述第一和第二闸极线，用来传送一第一数据和一第二数据；

[0014] 一第一像素，耦接于所述数据线和所述第一闸极线，用来依据所述第一闸极驱动信号和所述第一数据以显示画面；

[0015] 一第二像素，耦接于所述数据线和所述第二闸极线，用来依据所述第二闸极驱动信号和所述第二数据以显示画面；

[0016] 一闸极驱动电路，用来依据一垂直起始信号来输出所述第一和所述第二闸极驱动信号；以及

[0017] 一源极驱动电路，包括一数据处理器、一奇数数据栓锁器、一偶数数据栓锁器、一多工器电路，以及一逻辑电路；

[0018] 由两相邻闸极线来控制一相对应的列像素单元，而每一条数据线输出数据至两相邻的奇数行和偶数行像素单元；由于源极驱动电路输出至每一条数据线的数据可能为奇数笔数据或偶数笔数据，因此需使用两条闸极线来控制每一列像素单元，如此奇数行像素单元才能正确地接收到奇数笔数据，而偶数行像素单元才能正确地接收到偶数笔数据；

[0019] 数据处理器接收原始影像数据DATA，再分别由奇数数据栓锁器和偶数数据栓锁器来撷取奇数笔数据和偶数笔数据；逻辑电路依据时序控制器传来的扫描顺序信号UPDN和致能信号ODD_EN来产生一奇偶选择信号O/E_S，多工器电路再依据奇偶选择信号O/E_S来输出奇数笔数据或偶数笔数据。

[0020] 在本发明中，本发明的双闸极液晶显示装置中，可针对不同像素数组布局的液晶显示面板来设定扫描顺序信号UPDN和致能信号ODD_EN的值，再利用逻辑电路118来产生相对应的奇偶选择信号O/E_S。因此，本发明不需要修改光罩或更动电路设计，即能确保数据正确性，在不同应用中皆能正常显示影像。

附图说明

[0021] 图1为现有技术中一具有双闸型像素结构的液晶显示装置的示意图。

[0022] 图2为现有技术中另一具有双闸型像素结构的液晶显示装置的示意图。

[0023] 图3为现有技术的液晶显示装置运作时的时序图。

[0024] 图4为本发明第一实施例中具有双闸型像素结构的液晶显示装置的示意图。

[0025] 图5为本发明第二实施例中具有双闸型像素结构的液晶显示装置的示意图。

[0026] 图6为本发明中控制信号的真值表。

[0027] 图7和图8为本发明液晶显示装置运作时的时序图。

具体实施方式

[0028] ____为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0029] 请参考图4和图5，图4为本发明第一实施例中具有双闸型像素结构的液晶显示装置300的示意图，而图5为本发明第二实施例中具有双闸型像素结构的液晶显示装置400的示意图。液晶显示装置300和400皆包括含一时序控制器330、一源极驱动电路310、一闸极驱动电路320、多条数据线DL1～DLm，和多条闸极线GL1～GLn。时序控制器330可产生源极驱动电路310运作所需的水平同步信号HSYNC、水平起始信号STH、扫描顺序信号UPDN，以及致能信号ODD_EN。源极驱动电路310可依据扫描顺序信号UPDN来输出垂直起始信号STVU或STVD至闸极驱动电路320以控制闸极线GL1～GLn的驱动顺序。举例来说，当扫描顺序信号UPDN为逻辑0时，源极驱动电路310为输出垂直起始信号STVU，此时闸极驱动电路320会依序输出闸极驱动信号SG1～SGn以由上至下来扫描闸极线GL1～GLn；当扫描顺序信号UPDN为逻辑1时，源极驱动电路310为输出垂直起始信号STVD，此时闸极驱动电路320会依序输出闸极驱动信号SGn～SG1以由下至上来扫描闸极线GLn～GL1。

[0030] 图4所示的液晶显示装置300另设置一像素矩阵140，其包括多个像素单元PXU和PXD，每一像素单元包括一薄膜晶体管开关TFT、一液晶电容CLC和一储存电容CST，分别耦接于相对应的数据线、相对应的闸极线，以及一共同电压VCOM。在液晶显示装置300中，奇数行像素单元PXU耦接至相对应的奇数条闸极线GL1、GL3、...、GLn-1，而偶数行像素单元PXD则耦接至相对应的偶数条闸极线GL2、GL4、...、GLn。图5所示的液晶显示装置400另设置一像素矩阵240，其包括多个像素单元PXU和PXD，每一像素单元包括一薄膜晶体管开关TFT、一液晶电容CLC和一储存电容CST，分别耦接于相对应的数据线、相对应的闸极线，以及一共同电压VCOM。在液晶显示装置400中，奇数行像素单元PXD耦接至相对应的偶数条闸极线GL2、GL4、...、GLn，而偶数行像素单元PXU则耦接至相对应的奇数条闸极线GL1、GL3、...、GLn-1。

[0031] 虽然像素矩阵采用不同布局，本发明的液晶显示装置300和400皆采用双闸极驱动架构，由两相邻闸极线来控制一相对应的列像素单元，而每一条数据线输出数据至两相邻的奇数行和偶数行像素单元。由于源极驱动电路310输出至每一条数据线的数据可能为奇数笔数据或偶数笔数据，因此需使用两条闸极线来控制每一列像素单元，如此奇数行像素单元才能正确地接收到奇数笔数据，而偶数行像素单元才能正确地接收到偶数笔数据。本发明的源极驱动电路310包括一数据处理器114、一奇数数据栓锁器111、一偶数数据栓锁器112、一多工器电路116，以及一逻辑电路118。数据处理器114可接收原始影像数据DATA，再分别由奇数数据栓锁器111和偶数数据栓锁器112来撷取奇数笔数据和偶数笔数据。逻辑电路118可依据时序控制器330传来的扫描顺序信号UPDN和致能信号ODD_EN来产生一奇偶选择信号O/E_S，多工器电路116再依据奇偶选择信号O/E_S来输出奇数笔数据或偶数笔数据。在本发明中，逻辑电路118可为一互斥或门(exclusive OR gate)，或包含其它具类似功能的逻辑元件。

[0032] 图6至图8说明了本发明液晶显示装置的运作：图6显示了本发明中控制信号的真值表，说明了扫描顺序信号UPDN、致能信号ODD_EN和奇偶选择信号O/E_S的逻辑准位和多工器电路116动作之间的关系；图7和图8则显示了本发明液晶显示装置运作时的时序图。

[0033] 图6所示，通过适当设定扫描顺序信号UPDN和致能信号ODD_EN的值，本发明的源极驱动电路310可适用于不同布局的像素矩阵。举例来说，若搭配液晶显示装置300中的像素矩阵140，本发明可将致能信号ODD_EN为逻辑0，此时液晶显示装置300的运作如图7所示。首先说明当扫描顺序信号UPDN为逻辑0时源极驱动电路310的输出数据顺序：当奇偶选择信号O/E_S为逻辑1时，源极驱动电路310为输出奇数笔数据D1、D3、...、Dm-1；当奇偶选择信号O/E_S为逻辑0时，源极驱动电路310为输出偶数笔数据D2、D4、...、Dm。此时(UPDN＝0)闸极驱动电路320会由上至下依序驱动闸极线GL1～GLn，由闸极线GL1控制的奇数像素PXU首先被开启，并正确地接收数据线DL1传来的奇数笔数据D1；由闸极线GL2控制的偶数像素PXD接着被开启，并正确地接收数据线DL1传来的偶数笔数据D2，依此类推。同理，接着说明了当扫描顺序信号UPDN为逻辑1时源极驱动电路310的输出数据顺序：当奇偶选择信号O/E_S为逻辑0时，源极驱动电路310为输出偶数笔数据D2、D4、...、Dm；当奇偶选择信号O/E_S为逻辑1时，源极驱动电路310为输出奇数笔数据D1、D3、...、Dm-1。此时(UPDN＝1)闸极驱动电路320会由下至上依序驱动闸极线GLn～GL1：由闸极线GLn控制的偶数像素PXD首先被开启，并正确地接收数据线DL1传来的偶数笔数据D2；由闸极线GLn-1控制的奇数像素PXU接着被开启，并正确地接收数据线DL1传来的奇数笔数据D1，依此类推。

[0034] 另一方面，若应用于液晶显示装置400中的像素矩阵240，本发明可将致能信号ODD_EN设为逻辑1，此时液晶显示装置400的运作如图8所示。首先说明当扫描顺序信号UPDN为逻辑0时源极驱动电路310的输出数据顺序：当奇偶选择信号O/E_S为逻辑0时，源极驱动电路310为输出偶数笔数据D2、D4、...、Dm；当奇偶选择信号O/E_S为逻辑1时，源极驱动电路310为输出奇数笔数据D1、D3、...、Dm-1。此时(UPDN＝0)闸极驱动电路320会由上至下依序驱动闸极线GL1～GLn，由闸极线GL1控制的偶数像素PXU首先被开启，并正确地接收数据线DL1传来的偶数笔数据D2；由闸极线GL2控制的奇数像素PXD接着被开启，并正确地接收数据线DL1传来的奇数笔数据D1，依此类推。同理，接着说明了当扫描顺序信号UPDN为逻辑1时源极驱动电路310的输出数据顺序：当奇偶选择信号O/E_S为逻辑1时，源极驱动电路310为输出奇数笔数据D1、D3、...、Dm-1；当奇偶选择信号O/E_S为逻辑0时，源极驱动电路310为输出偶数笔数据D2、D4、...、Dm。此时(UPDN＝1)闸极驱动电路320会由下至上依序驱动闸极线GLn～GL1：由闸极线GLn控制的奇数像素PXD首先被开启，并正确地接收数据线DL1传来的奇数笔数据D1；由闸极线GLn-1控制的偶数像素PXU接着被开启，并正确地接收数据线DL1传来的偶数笔数据D2，依此类推。

[0035] 在本发明的双闸极液晶显示装置中，可针对不同像素数组布局的液晶显示面板来设定扫描顺序信号UPDN和致能信号ODD_EN的值，再利用逻辑电路118来产生相对应的奇偶选择信号O/E_S。因此，本发明不需要修改光罩或更动电路设计，即能确保数据正确性，在不同应用中皆能正常显示影像。

[0036] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。