一种集成电路及其控制方法，该集成电路用以控制多个从属元件，其中每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚。上述集成电路包括一处理单元及一控制器。上述处理单元提供欲传送至上述多个从属元件中的至少一个从属元件的一信息。上述控制器耦接于上述处理单元，用以根据内部集成电路总线协议而提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述信息提供一选择信号至上述至少一个从属元件的上述地址选择接脚。本发明可快速地对多个从属元件进行控制。
1.一种主控元件集成电路，其特征在于，用以控制多个从属元件，每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚，上述主控元件集成电路包括：一处理单元，用以提供欲传送至上述多个从属元件中的至少一个从属元件的一信息；
一控制器，耦接于上述处理单元，用以根据内部集成电路总线协议而提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述信息提供一选择信号至上述至少一个从属元件的上述地址选择接脚；
其中，上述多个从属元件对应于相同的一从属元件地址，从而使上述主控元件集成电路能够同时对上述多个从属元件进行控制；
其中，每一上述从属元件的上述地址选择接脚直接连接上述主控元件集成电路的一对应接脚。
2.根据权利要求1所述的主控元件集成电路，其特征在于，上述控制器包括：一解码器，耦接于上述处理单元，用以接收上述信息并解码出上述信息的一识别码，其中上述识别码对应于上述至少一个从属元件；以及一接口单元，耦接于上述解码器，用以接收上述信息，并根据内部集成电路总线协议分别提供对应于上述信息的一串行时脉信号以及一串行数据信号至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚。
3.根据权利要求2所述的主控元件集成电路，其特征在于，上述控制器还包括：一选择单元，耦接于上述解码器，用以根据上述信息的上述识别码提供上述选择信号至上述至少一个从属元件，以便通知上述至少一个从属元件来接收上述串行时脉信号以及上述串行数据信号。
4.根据权利要求2所述的主控元件集成电路，其特征在于，上述串行数据信号包含上述从属元件地址。
5.根据权利要求2所述的主控元件集成电路，其特征在于，还包括：一第一接脚，耦接于每一上述从属元件的上述数据输入接脚，用以提供上述串行数据信号；
一第二接脚，耦接于每一上述从属元件的上述时脉输入接脚，用以提供上述串行时脉信号；以及多个第三接脚，分别耦接于对应的上述从属元件的上述地址选择接脚。
6.根据权利要求1所述的主控元件集成电路，其特征在于，上述多个从属元件支持内部集成电路总线协议以及串行外围设备接口总线协议，以及上述控制器还根据串行外围设备接口总线协议而提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述信息提供一芯片选择信号至上述至少一个从属元件的上述地址选择接脚。
7.根据权利要求2所述的主控元件集成电路，其特征在于，上述信息以一对照表的形式存放在一暂存器中，以供该解码器使用。
8.一种主控元件控制方法，其特征在于，适用于用以控制多个从属元件的一主控元件集成电路，其中每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚，其中每一上述从属元件的上述地址选择接脚直接连接上述主控元件集成电路的一对应接脚，上述主控元件控制方法包括：根据内部集成电路总线协议，提供一欲传送至上述多个从属元件中的一或多个从属元件的信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚；以及根据上述信息，提供一选择信号至上述一或多个从属元件的上述地址选择接脚；
其中，上述多个从属元件对应于相同的一从属元件地址，从而使上述主控元件集成电路能够同时对上述多个从属元件进行控制。
9.根据权利要求8所述的主控元件控制方法，其特征在于，提供上述信息至每一上述从属元件的步骤还包括：根据内部集成电路总线协议，分别提供对应于上述信息的一串行时脉信号以及一串行数据信号至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚。
10.根据权利要求9所述的主控元件控制方法，其特征在于，上述提供上述选择信号至上述一或多个从属元件的步骤还包括：解码出上述信息的一识别码，其中上述识别码对应于上述一或多个从属元件；以及根据上述识别码，提供上述选择信号至上述一或多个从属元件，以便通知上述一或多个从属元件来接收上述串行时脉信号以及上述串行数据信号。
11.根据权利要求9所述的主控元件控制方法，其特征在于，上述串行数据信号包含上述从属元件地址。
12.根据权利要求9所述的主控元件控制方法，其特征在于，上述主控元件集成电路包括：一第一接脚，耦接于每一上述从属元件的上述数据输入接脚，用以提供上述串行数据信号；
一第二接脚，耦接于每一上述从属元件的上述时脉输入接脚，用以提供上述串行时脉信号；以及多个第三接脚，分别耦接于对应的上述从属元件的上述地址选择接脚。
13.根据权利要求8所述的主控元件控制方法，其特征在于，上述多个从属元件支持内部集成电路总线协议以及串行外围设备接口总线协议。
14.根据权利要求13所述的主控元件控制方法，其特征在于，还包括：根据串行外围设备接口总线协议，提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚；以及根据上述信息，提供一芯片选择信号至上述一或多个从属元件的上述地址选择接脚。
15.根据权利要求10所述的主控元件控制方法，其特征在于，上述信息以一对照表的形式存放在一暂存器中，以供后续解码使用。
集成电路及其控制方法
技术领域
[0001] 本发明有关于集成电路，特别有关于可控制多个从属元件的集成电路。
背景技术
[0002] 内部集成电路(Inter Integrated Circuit，I2C)总线是飞利浦(PHILIPS)公司所开发的串行式传输总线标准，用来作为集成电路之间的一种沟通协议，例如微控制器及其外围设备。一般而言，位于内部集成电路总线上的主控(Master)元件会先发出接收端专属的从属元件地址，用以表示主控元件欲与哪一个从属(Slave)元件进行沟通。接着，主控元件才会送出数据，此时只有该从属元件会接收数据。因此，主控元件可对每个从属元件进行查询及控制。然而，当从属元件的数量增加时，主控元件需要使用更多的时间来对每一从属元件进行控制。
发明内容
[0003] 本发明提供一种集成电路，用以控制多个从属元件，其中每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚。上述集成电路包括：一处理单元，用以提供欲传送至上述多个从属元件中的至少一个从属元件的一信息；以及，一控制器，耦接于上述处理单元，用以根据内部集成电路(Inter Integrated Circuit，I2C)总线协议而提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚，并根据上述信息提供一选择信号至上述至少一个从属元件的上述地址选择接脚。
[0004] 再者，本发明提供一种控制方法，适用于用以控制多个从属元件的一集成电路，其中每一上述从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚。上述控制方法包括：接收欲传送至上述多个从属元件中的一或多个从属元件的一信息；根据内部集成电路(I2C)总线协议，提供上述信息至每一上述从属元件的上述时脉输入接脚及上述数据输入接脚；以及，根据上述信息，提供一选择信号至上述一或多个从属元件的上述地址选择接脚。
[0005] 本发明可快速地对多个从属元件进行控制。
附图说明
[0006] 图1显示使用集成电路来提供不同声道的应用示意图；
[0007] 图2显示使用另一集成电路来提供不同声道的应用示意图；
[0008] 图3显示根据本发明一实施例所述的集成电路的应用示意图，其可通过控制多个从属元件来提供不同声道；
[0009] 图4显示根据本发明一实施例所述的适用于一集成电路的控制方法。
具体实施方式
[0010] 为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
[0011] 实施例：
[0012] 图1显示使用集成电路100来提供不同声道的应用示意图。在图1中，集成电路100可作为主控(Master)元件来控制四个立体声数字/模拟转换器(Digital to Analog Converter，DAC)110A-110D，即数字/模拟转换器110A-110D为从属(slave)元件，以便提供7.1声道的效果。例如，数字/模拟转换器110A-110D可分别提供前置声道、环绕声道、中央/低频特效声道以及侧环绕声道等不同声道。在图1中，集成电路100可通过内部集成电路(I2C)总线协议与外围从属元件进行沟通。举例来说，对集成电路100而言，每一数字/模拟转换器110A-110D具有各自的从属元件地址。因此，通过串行时脉线(Serial Clock Line，SCL)信号以及串行数据地址(Serial Data Address，SDA)信号，集成电路100可传送对应于欲控制的数字/模拟转换器的从属元件地址，以便选址至该数字/模拟转换器，进而对该数字/模拟转换器进行控制。假设数字/模拟转换器110A-110D为相同型号的集成电路时，集成电路100仍无法同时控制数字/模拟转换器110A-110D。例如，集成电路100无法同时致能全部的数字/模拟转换器110A-110D。换句话说，虽然集成电路100可使用相同的控制指令来致能数字/模拟转换器110A-110D，然而由于数字/模拟转换器110A-110D分别具有不同的从属元件地址，因此集成电路100仍需依序通过不同的从属元件地址来传送相同的致能指令至数字/模拟转换器110A-110D，以便分别对数字/模拟转换器110A-110D进行控制。
[0013] 图2显示使用另一集成电路200来提供不同声道的应用示意图。在图2中，数字/模拟转换器210A-210D为特定元件，其可具有不同的从属元件地址并可通过元件地址选择接脚SADDR来进行设定。举例来说，假如数字/模拟转换器的元件地址选择接脚SADDR被设定为逻辑电平“0”时，则可设定该数字/模拟转换器的从属元件地址为ADD0。反之，假如数字/模拟转换器的元件地址选择接脚SADDR被设定为逻辑电平“1”时，则可设定该数字/模拟转换器的从属元件地址为ADD1。如图2所显示，集成电路200包括处理单元220、解码器230以及两内部集成电路接口单元240与250。内部集成电路接口单元240会提供串行数据信号SDA0以及串行时脉信号SCL0至数字/模拟转换器210A与210B的数据输入接脚SDIN以及时脉输入接脚SCLK，而内部集成电路接口单元250会提供串行数据信号SDA1以及串行时脉信号SCL1至数字/模拟转换器210C与210D的数据输入接脚SDIN以及时脉输入接脚SCLK。此外，由于数字/模拟转换器210A与210C的元件地址选择接脚SADDR被设定为逻辑电平“0”且数字/模拟转换器210B与210D的元件地址选择接脚SADDR被设定为逻辑电平“1”，所以数字/模拟转换器210A与210C的从属元件地址为ADD0，而数字/模拟转换器210B与210D的从属元件地址为ADD1。因此，在集成电路200中，通过解码器230、内部集成电路接口单元240与内部集成电路接口单元250，处理单元220可同时对数字/模拟转换器210A与210C两个或是数字/模拟转换器210B与210D两个进行控制。此外，处理单元220亦可分别对每一数字/模拟转换器210A-210D进行控制。值得注意的是，在图2中，集成电路200仍然无法同时对全部的数字/模拟转换器210A-210D进行控制。
[0014] 图3显示根据本发明一实施例所述的集成电路300的应用示意图，其可通过控制多个从属元件来提供不同声道。如先前所描述，集成电路300可作为主控元件来控制四个立体声数字/模拟转换器310A-310D，以分别提供前置声道、环绕声道、中央/低频特效声道以及侧环绕声道等不同声道来达到7.1声道的效果。在图3中，集成电路300包括处理单元320以及控制器360，其中控制器360包括解码器330、接口单元340以及选择单元350。接口单元340可通过接脚PIN1提供串行数据信号SDA至每一数字/模拟转换器310A-310D的数据输入接脚SDIN，并可通过接脚PIN2提供串行时脉信号SCL至每一数字/模拟转换器
310A-310D的时脉输入接脚SCLK。此外，选择单元可通过接脚PIN3_0、PIN3_1、PIN3_2与PIN3_3分别提供选择信号SEL0、SEL1、SEL2与SEL3至数字/模拟转换器310A、310B、310C与310D的元件地址选择接脚SADDR。
[0015] 在图3中，处理单元320会提供欲传送至数字/模拟转换器310A-310D的至少一个的信息INFO至解码器330。接着，解码器330会对来自处理单元320的信息INFO进行解码，以得到信息INFO的识别码ID，其中识别码ID指示信息INFO欲被传送至数字/模拟转换器310A-310D的何者。接着，接口单元340通过解码器330接收到信息INFO，并根据内部集成电路总线协议来产生对应于信息INFO的串行数据信号SDA及串行时脉信号SCL。接着，接口单元340会经由接脚PIN1与接脚PIN2分别提供串行数据信号SDA及串行时脉信号SCL至数字/模拟转换器310A-310D。同时地，选择单元350会根据所接收的识别码ID来提供适当的选择信号至数字/模拟转换器310A-310D。举例来说，当识别码ID指示信息INFO系欲被传送至数字/模拟转换器310A时，则选择单元350会提供具有第一逻辑电平的选择信号SEL0至数字/模拟转换器310A，并提供具有第二逻辑电平的选择信号SEL1、SEL2与SEL3至数字/模拟转换器310B-310D，以便通知数字/模拟转换器310A来接收串行时脉信号SCL以及串行数据信号SDA。值得注意的是，选择信号SEL0-SEL3的逻辑电平可根据数字/模拟转换器310A-310D的规格而决定。举另一例子来说，当识别码ID指示信息INFO系欲被传送至数字/模拟转换器310A以及310B时，则选择单元350会提供具有第一逻辑电平的选择信号SEL0以及选择信号SEL1至数字/模拟转换器310A以及310B，并提供具有第二逻辑电平的选择信号SEL2与SEL3至数字/模拟转换器310C-310D，以便通知数字/模拟转换器310A以及310B来接收串行时脉信号SCL以及串行数据信号SDA。在一实施例中，第一逻辑电平的选择信号与第二逻辑电平的选择信号可为逻辑互补信号。
[0016] 此外，对集成电路300而言，数字/模拟转换器310A-310D具有相同的从属元件地址。因此，根据本发明的实施例，集成电路300可同时对数字/模拟转换器310A-310D进行控制。例如，当集成电路300欲同时对数字/模拟转换器310A-310D进行控制时，处理单元320会提供欲同时传送至数字/模拟转换器310A-310D的信息INFO至解码器330。接着，解码器330会对来自处理单元320的信息INFO进行解码，并得到信息INFO的识别码ID，其中识别码ID会指示信息INFO欲被传送至全部的数字/模拟转换器310A-310D。接着，接口单元340会根据内部集成电路总线协议来产生对应于信息INFO的串行数据信号SDA及串行时脉信号SCL并传送至数字/模拟转换器310A-310D。同时地，选择单元350会分别提供具有第一逻辑电平的选择信号SEL0、SEL1、SEL2与SEL3至数字/模拟转换器310A-310D，以便通知全部的数字/模拟转换器310A-310D来接收串行时脉信号SCL以及串行数据信号SDA，并执行后续程序。在一实施例中，上述信息INFO以一对照表(lookup table)的形式存放在一暂存器中，以供解码器使用。在一实施例中，上述多个数字/模拟转换器310A-310D具有相同的从属元件地址时，则上述串行数据信号包含上述数字/模拟转换器310A-310D的地址。
[0017] 再者，集成电路300亦可通过控制器360提供符合串行外围设备接口(Serial Peripheral Interface，SPI)总线协议的信号至外围的从属元件。举例来说，当集成电路300与从属元件以串行外围设备接口总线协议进行沟通时，接口单元340会通过解码器330接收到来自处理单元320的信息INFO，并根据串行外围设备接口总线协议来产生对应于信息INFO的串行数据信号SDA及串行时脉信号SCL。同时地，选择单元350会根据所接收的识别码ID来提供适当的选择信号至数字/模拟转换器310A-310D，其中选择信号SEL0-SEL3可视为数字/模拟转换器310A-310D的芯片选择(Chip Select，CS)信号。因此，若数字/模拟转换器310A-310D同时支持串行外围设备接口(serial peripheralinterface，SPI)总线协议时，则集成电路300可根据数字/模拟转换器310A-310D所选定的总线协议对数字/模拟转换器310A-310D进行控制，而无须进一步变动印刷电路板上的相关设计与应用。
[0018] 图4显示根据本发明一实施例所述的适用于一集成电路的控制方法，其中集成电路可控制多个从属元件，且每一从属元件具有一时脉输入接脚、一数据输入接脚以及一地址选择接脚。首先，接收欲传送至多个从属元件中的一或多个的一信息(步骤S402)。接着，根据内部集成电路总线协议，分别提供对应于上述信息的串行时脉信号以及串行数据信号至每一从属元件的时脉输入接脚及数据输入接脚(步骤S404)。接着，对欲传送的上述信息进行解码，并得到一识别码，其中识别码对应于多个从属元件的上述一或多个(即识别码指示上述信息欲被传送至多个从属元件的何者)(步骤S406)。接着，根据上述识别码，提供适当的选择信号至多个从属元件的上述一或多个，以便通知多个从属元件的上述一或多个来接收串行时脉信号以及串行数据信号，并进行后续操作(步骤S408)。值得注意的是，对集成电路而言，每一从属元件具有相同的从属元件地址。
[0019] 在一实施例中，若集成电路与外围从属元件为单向传输，或是从属元件在接收到来自集成电路的信息之后，不需进一步传送回应信号(Acknowledge，ACK)或是不回应信号(Negative-Acknowledge，NAK)给集成电路，则根据本发明实施例所述的集成电路可更快速地对从属元件进行控制。
[0020] 以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
[0021] 附图中的符号简单说明如下：
[0022] 100、200、300：集成电路
[0023] 110A-110D、210A-210D、310A-310D：数字/模拟转换器
[0024] 220、320：处理单元
[0025] 230、330：解码器
[0026] 240、250：内部集成电路接口单元
[0027] 340：接口单元
[0028] 350：选择单元
[0029] 360：控制器
[0030] ID：识别码
[0031] INFO：信息
[0032] PIN1、PIN2、PIN3_0、PIN3_1、PIN3_2、PIN3_3：接脚
[0033] SCL、SCL0、SCL1：串行时脉信号
[0034] SDA、SDA0、SDA1：串行数据信号
[0035] SEL0-SEL3：选择信号。
