红外焦平面阵列及其读出电路

摘要

本发明公开一种红外焦平面阵列及其读出电路，该读出电路包括输出节点、N+1个放大器、N+1个第一级开关和列控制信号产生逻辑，其中，还包括M+1个输出总线、M+1个第一级模拟输出缓冲器，所述N+1个放大器均分为M+1组，每组放大器之一分别通过一个所述第一级开关连接于每一输出总线，所述M+1个第一级模拟输出缓冲器的输入端分别连接于所述M+1个输出总线，所述M+1个第一级模拟输出缓冲器的输出端分别通过一第二级开关和所述输出节点连接；所述第一级开关、第二级开关的控制信号由所述列控制信号产生模块产生，且M、N为自然数，N+1是M+1的整数倍。本发明可实现模拟电压高速、精确地输出到片外，并具有较低的功耗。

权利要求

1.一种红外焦平面阵列读出电路，包括输出节点、N+1个放大器、N+1个第一级开关和列控制信号产生逻辑，其特征在于，还包括M+1个输出总线、M+1个第一级模拟输出缓冲器，所述N+1个放大器均分为M+1组，每组放大器之一分别通过一个所述第一级开关连接于每一输出总线，所述M+1个第一级模拟输出缓冲器的输入端分别连接于所述M+1个输出总线，所述M+1个第一级模拟输出缓冲器的输出端分别通过一第二级开关和所述输出节点连接；

其中，所述第一级开关、第二级开关的控制信号由所述列控制信号产生模块产生，且M、N为自然数，N+1是M+1的整数倍。

2.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，所述N+1个放大器的输入端和反相输入端之间分别连接一电容组成N+1个积分器。

3.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，在所述输出节点和第二级开关之间还连接有P+1个第二级模拟输出缓冲器和P+1个第三级开关，P为自然数；

其中，耦接于同一个所述输出总线的第二级开关分为一组，所述M+1个第二级开关均分为P+1组，每一组第二级开关连接于同一所述第二级模拟输出缓冲器的输入端，所述第二模拟输出缓冲器的输出端分别通过一个所述第三级开关和所述输出节点连接。

4.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，所述第一级模拟输出缓冲器输入级为轨对轨的NMOS、PMOS互补的差分输入级、单NMOS输入级或单PMOS输入级。

5.根据权利要求3所述的红外焦平面阵列读出电路，其特征在于，所述第二级模拟输出缓冲器输出级为悬浮栅甲乙类输出级结构。

6.根据权利要求3所述的红外焦平面阵列读出电路，其特征在于，其特征在于，所述第二级模拟输出缓冲器的输入端和输出端之间还并联有一补偿电容。

7.根据权利要求1所述的红外焦平面阵列读出电路，其特征在于，所述第一级开关和第二级开关由互补MOS管构成。

8.根据权利要求3所述的红外焦平面阵列读出电路，其特征在于，所述第三级开关由互补MOS管构成。

9.根据权利要求3所述的红外焦平面阵列读出电路，其特征在于，所述第一级开关、第二级开关、第三级开关均为控制信号高电平时导通，其时序为：第一级开关为Q个MC的导通脉冲，Q≤M+1，第一级开关的导通脉冲依次延迟一个MC出现；

第二级开关为R个MC的导通脉冲，R≤P+1，第一个第二级开关的导通脉冲出现在第一个第一级开关的Q个MC导通电平的最后R个MC，第二级开关的导通脉冲依次延迟一个MC出现；

第三级开关高电平为一个MC，周期为P+1个MC，第一个第三级开关的高电平出现在第一个第二级开关的R个MC导通电平的最后一个MC，第三级开关的高电平脉冲依次延迟一个MC出现；

第一级开关、第二级开关、第三级开关同时为高电平时，第一级开关对应的那列信号输出到输出节点，Q、R为自然数。

10.一种红外焦平面阵列，包括红外探测器阵列和红外焦平面阵列读出电路，所述红外焦平面阵列读出电路耦接于所述红外探测器阵列以对其探测的微弱热辐射信号进行处理和输出，其特征在于，所述红外焦平面阵列读出电路为权利要求1-9任一所述的红外焦平面阵列读出电路。

说明书

红外焦平面阵列及其读出电路

技术领域

[0001] 本发明涉及微电子及光电子技术领域，尤其涉及一种红外焦平面阵列(infrared focal plane array)读出电路(readout integrated circuit)，还特别涉及一种具有该读出电路的红外焦平面阵列。

背景技术

[0002] 红外成像技术在军事、工农业、医学、天文等领域有着重要的应用。作为红外成像技术核心的红外焦平面阵列包括红外探测器阵列和读出电路两部分。探测器阵列的作用是实现光电转换，读出电路的作用则是完成像素信号的处理和读出。其中，读出电路对红外成像系统的性能有重要影响。

[0003] 现有的红外焦平面阵列读出电路如图1所示，包括像素读出阵列I11、列读出缓冲级I12、输出开关I13、输出缓冲级I14和行、列控制信号产生逻辑(图中未示出)，其中OUT为输出节点。红外焦平面阵列读出电路的基本功能是进行红外探测器信号的转换、放大以及传输。模拟输出级电路是与红外探测器阵列的接口电路，其性能好坏直接影响整个读出电路。其中，像素读出阵列I11是红外探测器阵列与读出电路的接口，完成探测器偏置、信号积分等功能；列读出缓冲级I12为单位增益接法的运算放大器，完成将积分放大信号传输到输出缓冲级I14的作用；开关I13大多由互补MOS管构成，控制列信号串行输出到输出缓冲级；输出缓冲级I14通常也是单位增益接法的运算放大器，完成对信号的最终输出。通常列读出缓冲级I12采用一级运放结构，而输出缓冲级I14由于需要驱动电阻负载，因此通常采用两级结构。

[0004] 读出电路按照先积分后读出的顺序工作，即像素读出阵列I11以行为单位顺序对光电流积分，一行积分完毕后，在列选信号的控制下，每列的积分信号依次通过列读出缓冲级I12和输出缓冲级I14读出。读出电路的像素信号传输速率是由每列信号的读出延迟制约的。每列信号的读出延迟Tdelay可由下式估算：

[0005] Tdelay≈Tslew+Tcol_amp+Tbuffer

[0006] 其中，Tslew为大信号建立时间，通常由列读出缓冲级I12和输出缓冲级I14中大信号建立时间较长的一个决定。Tcol_amp和Tbuffer分别代表列读出缓冲级I12和输出缓冲级I14的小信号建立时间，他们由各自的增益带宽积决定。为了保证信号精确输出，每个列周期必须大于列信号的读出延迟。

[0007] 近年来，红外焦平面阵列组件规模的不断扩大，每帧图像包含的像素增加，在帧速不变的条件下，读出电路对像素读出的速率要求越来越高。虽然可以使用多通道并行工作的方法增大读出速率，但其代价是增加额外的列读出缓冲级和输出缓冲级，因而增加了功耗、面积和电路的复杂度。而红外焦平面阵列读出电路既要具有高的工作性能，又要具有低的功耗指标，因此随着红外焦平面阵列组件规模的扩大，其读出电路主要由列读出缓冲级和输出缓冲级组成的模拟输出缓冲级结构亟待改进。

[0008] 另外，在上述现有的读出电路中，还额外加入了列读出缓冲级I12的噪声，这在低噪声等效温差(Noise Equivalent Temperature Difference，简称NETD)红外成像芯片设计中是不可取的。

发明内容

[0009] 本发明的目的在于提供一种红外焦平面阵列读出电路，以解决现有技术存在的高工作性能和低功耗、低复杂度难以兼具的问题。

[0010] 本发明的另一目的在于提供一种红外焦平面阵列，以解决其读出电路高工作性能和低功耗、低复杂度难以兼具的问题。

[0011] 为了实现上述目的之一，本发明提供的红外焦平面阵列读出电路包括输出节点、N+1个放大器、N+1个第一级开关和列控制信号产生模块，其中，还包括M+1个输出总线、M+1个第一级模拟输出缓冲器(buffer)，所述N+1个放大器均分为M+1组，每组放大器之一分别通过一个所述第一级开关连接于每一输出总线，所述M+1个第一级模拟输出缓冲器的输入端分别连接于所述M+1个输出总线，所述M+1个第一级模拟输出缓冲器的输出端分别通过一第二级开关和所述输出节点连接；其中，所述第一级开关、第二级开关的控制信号由所述列控制信号产生逻辑产生，且M、N为自然数，N+1是M+1的整数倍。

[0012] 根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述N+1个放大器的输入端和反相输入端之间分别连接一电容组成N+1个积分器。

[0013] 根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，在所述输出节点和第二级开关之间还连接有P+1个第二级模拟输出缓冲器和P+1个第三级开关，P为自然数；其中，耦接于同一个所述输出总线的第二级开关分为一组，所述M+1个第二级开关均分为P+1组，每一组第二级开关连接于同一所述第二级模拟输出缓冲器的输入端，所述第二模拟输出缓冲器的输出端分别通过一个所述第三级开关和所述输出节点连接。

[0014] 根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第一级模拟输出缓冲器输入级为轨对轨(rail to rail)的NMOS、PMOS互补的差分输入级、单NMOS输入级或单PMOS输入级。

[0015] 根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第二级模拟输出缓冲器输出级为悬浮栅甲乙类输出级结构。

[0016] 根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，其特征在于，所述第二级模拟输出缓冲器的输入端和输出端之间还并联有一补偿电容。

[0017] 根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第一级开关和第二级开关由互补MOS管构成。

[0018] 根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第三级开关由互补MOS管构成。

[0019] 根据上述红外焦平面阵列读出电路的一种优选实施方式，其中，所述第一级开关、第二级开关、第三级开关均为控制信号高电平时导通，其时序为：第一级开关为Q个主时钟(Master Clock，简称MC)的导通脉冲，Q≤M+1，第一级开关的导通脉冲依次延迟一个MC出现；第二级开关为R个MC的导通脉冲，R≤P+1，第一个第二级开关的导通脉冲出现在第一个第一级开关的Q个MC导通电平的最后R个MC，第二级开关的导通脉冲依次延迟一个MC出现；第三级开关高电平为一个MC，周期为P+1个MC，第一个第三级开关的高电平出现在第一个第二级开关的R个MC导通电平的最后一个MC，第三级开关的高电平脉冲依次延迟一个MC出现；第一级开关、第二级开关、第三级开关同时为高电平时，第一级开关对应的那列信号输出到输出节点，Q、R为自然数。

[0020] 为了实现本发明的另一目的，本发明提供的红外焦平面阵列，包括红外探测器阵列和红外焦平面阵列读出电路，所述红外焦平面阵列读出电路耦接于所述红外探测器阵列以对其探测的微弱热辐射信号进行处理和输出，其中，所述红外焦平面阵列读出电路为上述的红外焦平面阵列读出电路之一。

[0021] 本发明采用读出放大电路直接接到模拟输出级，并采用预置输出总线和分级输出级结构，实现模拟电压高速、精确地输出到片外或其他输出端，具有较低的功耗，适用于低NETD、较大面阵和较高帧频的红外焦平面阵列读出电路。

附图说明

[0022] 图1为现有红外焦平面阵列读出电路的结构示意图；

[0023] 图2为本发明红外焦平面阵列读出电路原理性结构示意图；

[0024] 图3为本发明红外焦平面阵列读出电路优选实施例的具体结构示意图；

[0025] 图4为图3所示优选实施例的开关S0、S1、S2的时序图；

[0026] 图5为应用于具有384*288像素阵列红外焦平面阵列的本发明红外焦平面阵列读出电路优选实施例的结构示意图；

[0027] 图6为图5所示优选实施例的第一级模拟输出缓冲器的差分输入电路图；

[0028] 图7为图5所示优选实施例的第二级模拟输出缓冲器的悬浮栅甲乙类输出级结构电路图；

[0029] 图8为图5所示优选实施例的开关S0、S1、S2的时序图。

具体实施方式

[0030] 下面结合附图和具体实施方式对本发明做进一步详细说明。

[0031] 首先需要说明的是，在不影响清楚描述本发明的情况下，某些附图标记将有所简化，例如图2所示的第一个第一级模拟输出缓冲器的附图标记为buffer1<0>，其后的第一级模拟输出缓冲器仅标示为<1>-；另外为适应某些部分描述部件整体或某些部分描述部件个体的需要，某些部件的名称也可能有所改变，例如在下文的某些地方将称第一级开关I2为开关S0或S0<0:X>、S0<0>-S0。

[0032] 如图2所示，本发明红外焦平面阵列读出电路包括列控制信号产生逻辑(图中未示出)、输出节点OUT、N+1个用于将热辐射产生的电流信号进行放大的放大器I1(各放大器的输出端标记为Vo<0>-Vo)、N+1个第一级开关I2(分别为开关S0<0>-S0)、M+1个输出总线I3(分别为输出总线BUS<0>-BUS)、M+1个第二级开关I5(分别为开关S1<0>-S1)、M+1个第一级模拟输出缓冲器I4(分别为模拟输出缓冲器buffer1<0>、<1>-)。同组的多个放大器I1分别通过第一级开关I2连接于同一输出总线I3。M+1个第一级模拟输出缓冲器I4的输入端分别连接于M+1个输出总线I3，M+1个输出总线I3将N+1个放大器分成M+1组，每组(N+1)/(M+1)列，每组放大器输出vo<0:N>经过第一级开关S0<0:N>分别输入至M+1根输出总线BUS<0:M>上，即每(N+1)/(M+1)个放大器公用一根输出总线，M的选择根据具体阵列大小而定。M+1个第一级模拟输出缓冲器I4的输出端分别通过第二级开关I5和输出节点OUT连接；第一级开关I2、第二开关I5的控制信号由列控制信号产生逻辑产生，且M、N为自然数，N+1是M+1的整数倍。

[0033] 可见，本发明的第一级模拟输出缓冲器I4是模拟输出级结构的输入级，输入总线数据进入第一级模拟输出缓冲器I4通过采用预置总线结构，大大减少了第一级模拟输出缓冲器的数量，减小了芯片的面积，提高了利用率。

[0034] 如图3所示的本发明红外焦平面阵列读出电路优选实施例，放大器I1的输出端和反相输入端之间连接一电容组成N+1个积分器I1。

[0035] 输出节点OUT和第二级开关I5之间连接有P+1个第二级模拟输出缓冲器I6和第三级开关I7，P为自然数。耦接于同一个输出总线I3的第二级开关I5分为一组，也即第一级模拟输出缓冲器buffer1<0:M>输出端分别连接于第二级开关S1<0:M>。M+1个第二级开关I4均分为P+1组，每一组第二级开关I4连接于同一个第二级模拟输出缓冲器I6，第二模拟输出缓冲器I6分别通过一第三级开关I7和输出节点OUT连接，M+1个第一级模拟输出缓冲器buffer1<0:M>和M+1个第二级开关S1<0:M>用于将积分器I1电压信号转换为电流信号并传输到第二级模拟输出缓冲器buffer2<0:P>。

[0036] 为了提高模拟输出缓冲级的稳定性，第二级模拟输出缓冲器I7的输入端和输出端之间还连接有补偿电容I8，也即每一第二级模拟输出缓冲器buffer2<0:P>与一电容Cc并联。

[0037] 第一级开关I2、第二级开关I5、第三级开关I7均为控制信号高电平时导通，如图4所示三者的时序。第一级开关S0<0:N>为Q个MC的导通脉冲，Q≤M+1，第一级开关S0<0:N>的导通脉冲依次延迟一个MC出现。第二级开关S1<0:M>为R个MC的导通脉冲，R≤P+1，第一个第二级开关S1<0>的导通脉冲出现在第一个第一级开关S1<0>的Q个MC导通电平的最后R个MC，第二级开关S1的导通脉冲依次延迟一个MC出现。第三级开关S2高电平(也即导通电平)为一个MC，周期为P+1个MC，第一个第三级开关S2<0>的高电平出现在第一个第二级开关S2<0>的R个MC导通电平的最后一个MC，第三级开关S2的高电平脉冲依次延迟一个MC出现；第一级开关S0、第二级开关S1、第三级开关S2同时为高电平时，第一级开关S0对应的那列信号输出到输出节点OUT，也即输出至片外。

[0038] 下面结合图5-图8所示，以384*288像素阵列的红外焦平面读出电路为例进一步说明本发明，但不用来限制本发明的范围。图5所示优选实施例结构包括384个积分器I21(也即上文的N＝383)及其连接至输出总线I23的384个开关I22、16根输出总线I23(也即上文的M＝15)、16个第一级模拟输出缓冲器I24、16个开关I25、2个第二级模拟输出缓冲器I26(也即上文的P＝1)、2个开关I27及2个补偿电容I28。

[0039] 384个开关S0<0:383>连接在积分器INT<0:383>与输出总线BUS<0:15>之间，通过列控制信号产生逻辑选择开关S0<0:383>的导通和关断，控制积分器I21输出数据到输出总线I23的传输。

[0040] 16条输出总线I23将384列积分器I21分成16组，每组24列，每组的积分器输出vo<0:383>经过开关I22分别输入至16根输出总线I23上，即每24列公用一根输出总线。

[0041] 由于电路的像素信号传输速率是由每列信号的读出延迟制约的，本优选实施例采用的两极缓冲结构使得每列信号读出延迟时间Tdelay≈T’slew+T’buffer，其中，T’slew是模拟输出缓冲器的大信号建立时间，T’buffer是模拟输出缓冲器的小信号建立时间。比起传统的延迟时间Tdelay≈Tslew+Tcol_amp+Tbuffer明显减小，也即本发明的读出电路信号传输速率比传统读出电路有明显提高。

[0042] 输出总线I23数据输出先进入第一级模拟输出缓冲器I24，通过采用预置总线结构，大大减少了第一级模拟输出缓冲器I24的数量，减小了芯片的面积，因此节约成本。为了提高开关速率，第一级模拟输出缓冲器I24的尺寸可以设计的较大。

[0043] 第一级模拟输出缓冲器I24输入级采用差分结构，选择适用于rail to rail信号的NMOS和PMOS互补输入级，本发明采用NMOS输入和PMOS输入，电路如图6所示。采用差动工作对环境噪声具有很强的抗干扰能力并且增大了最大电压摆幅。当然在其他实施例中，根据动态范围的不同，输入级可选择适用于rail to rail信号的NMOS和PMOS互补输入级、适用于高电压信号的单NMOS输入级或适用于低电压信号的单PMOS输入级。

[0044] 通过控制开关I2，奇数第一级模拟输出缓冲器buffer1<0:2:4:6:8…14>连接第二级模拟输出缓冲器buffer2<1>，偶数第一级模拟输出缓冲器buffer1<1:3:5:7:9…15>连接另一个第二级模拟输出缓冲器buffer2<0>。当开关I25导通时，数据由第一级模拟输出缓冲器I24向第二级模拟输出缓冲器I26传输。

[0045] 如果每列数据到输出节点OUT的输出时间很短，这就增大了对模拟输出缓冲器的要求，并且模拟输出缓冲器主要受限于第一级模拟输出缓冲器对自身补偿电容的充电，因此将第二级模拟输出缓冲器设成两个。

[0046] 在本优选实施例中，第二级模拟输出缓冲器I26采用悬浮栅甲乙类输出，电路如图7所示。输出管M15、M16通过悬浮管M27、M28相连，悬浮管的偏置电压分别由M21～M24和M17～M20组成的偏置电路提供，电路中场效应管M17、M18、M23、M24、M25、M26、M29和M30为电流源，其恒定偏置电压pbias、pcas、ncas和nbias由电压偏置模块(图中未示出)提供。当输入电压Vin增加时将导致悬浮管M28的源极电压增加，进而使其漏极电流减小，由于总的悬浮管M27、M28支路电流恒定，PMOS悬浮管M27的电流将增加，使得输出管M15的栅极电压升高，从而输出电压Vout将减小，当输入电压足够大时，M15管将关闭，输出电流全由M16提供。反之，如果输入电压Vin减小，则输出管M16将关闭，输出电流由输出管M15提供。

[0047] 图5所示优选实施例中各开关的时序波形如图8所示，下面具体介绍积分器INT<0>的输出信号vo<0>和积分器INT<16>的输出信号vo<16>的输出过程：首先开关S0<0>选通，此时INT<0>向输出总线BUS<0>充放电，选通时间为16个MC。在第15、16个MC时，开关S1<0>选通，第一级模拟输出缓冲器buffer1<0>连通到第二级模拟输出缓冲器buffer2<0>，在这2个MC中实现对缓冲器自身补偿电容充电。在第16个MC时，开关S2<0>选通，第二级模拟输出缓冲器buffer2<0>连通到输出节点OUT，在这1个MC中将信号vo<0>输出到PAD上。在这个过程中积分器INT<0>对输出总线BUS<0>和第一级模拟输出缓冲器buffer1<0>的信号建立时间为16个MC，大大减小了对积分器的功耗要求。开关S0<0>选通的16个MC结束后，开关S0<16>选通，输出过程同上面所述过程相同。开关S0<1>在开关S0<0>选通后1个MC后选通16个MC，最后通过开关S0<1>、开关S1<1>和开关S2<1>输出信号到输出节点OUT，输出过程也同上面所述相同。

[0048] 为了更好的实现本发明的目的，本发明还提供了一种红外焦平面阵列的优选实施例，其包括红外探测器阵列和红外焦平面阵列读出电路，红外焦平面阵列读出电路耦接于红外探测器阵列以对其探测的微弱热辐射信号进行处理和输出，红外焦平面阵列读出电路为上述红外焦平面阵列读出电路之一。

[0049] 综上所述，本发明通过采用预置总线及两级模拟输出缓冲器结构，利用低功耗、低复杂度的芯片结构实现高工作性能，可以满足红外焦平面阵列组件规模的不断扩大的需要。

[0050] 由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。