一个双通道沟槽LDMOS晶体管包括一个第一导电类型的衬底；一个形成在衬底上的第二导电类型的半导体层；一个形成在半导体层中的第一沟槽，沟槽栅极形成在第一沟槽的上部；一个形成在半导体层中第一沟槽附近的第一导电类型的本体区；一个形成在本体区中第一沟槽附近的第二导电类型的源极区；一个覆盖在本体区上方的平面栅极；一个第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来。平面栅极在本体区中构成一个横向通道，第一沟槽中的沟槽栅极在LDMOS晶体管的本体区中，构成一个垂直通道。
1.一种双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，包括：一个第一导电类型的衬底；
一个形成在半导体层中的第一沟槽，用沟槽电介质填充第一沟槽，并在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
一个形成在第一沟槽附近半导体层中的第一导电类型的本体区；
一个形成在本体区中，第一沟槽附近的第二导电类型的源极区；
一个通过第二栅极介质层与半导体层绝缘的平面栅极，加在本体区上，所形成的源极区与平面栅极的第一边缘对齐；以及一个形成在半导体层中的第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来，漏极漂移区包括多个形成在半导体层中的第二导电类型的阱，这多个阱具有不同的掺杂浓度等级；
其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道。
2.权利要求1所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，第一沟槽仅仅延伸到半导体层中。
3.权利要求1所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，第一沟槽穿过半导体层延伸到衬底中，沟槽栅极形成在第一沟槽的上部。
4.权利要求3所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，还包括：一个形成在第一沟槽下部的底部栅极电极，通过具有第二厚度的沟槽电介质，与第一沟槽的侧壁绝缘，第二厚度大于使沟槽栅极绝缘的第一栅极介质层的厚度，底部栅极电极电接触到源极电势上。
5.权利要求1所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，还包括形成在平面栅极和漏极区之间的半导体层表面上或表面中的场氧化层或半导体层上方的氧化层，平面栅极的第二边缘延伸到一部分场氧化层的上方或半导体层上方的氧化层的上方。
6.权利要求1所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，半导体层含有一个第二导电类型的外延层。
7.权利要求6所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，半导体层还包括一个形成在衬底上的第二导电类型的掩埋层，外延层形成在掩埋层上。
8.权利要求1所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，还包括：一个位于源极区的本体接触区，以便电接触到本体区。
9.权利要求1所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，第一导电类型为P-型，第二导电类型为N-型。
10.权利要求9所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，还包括：多个形成在漏极漂移区中的交替的N-型和P-型区，这多个交替的N-型和P-型区的掺杂浓度高于漏极漂移区的掺杂浓度，在漏极漂移区构成一个超级结结构。
11.权利要求10所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，多个交替的N-型和P-型区包括第一N-型区、第二N-型区以及夹在第一和第二N-型区之间的P-型区，第一和第二N-型区自对准到平面栅极的第二边缘上，P-型区延伸到本体区。
12.权利要求10所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，多个交替的N-型和P-型区包括第一P-型区、第二P-型区以及夹在第一和第二P-型区之间的N-型区，第一和第二N-型区自对准到平面栅极的第二边缘上。
13.一种双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，包括：一个第一导电类型的衬底；
一个形成在半导体层中的第一沟槽，用沟槽电介质填充第一沟槽，并在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
一个形成在第一沟槽附近半导体层中的第一导电类型的本体区；
一个形成在本体区中，第一沟槽附近的第二导电类型的源极区；
一个通过第二栅极介质层与半导体层绝缘的平面栅极，加在本体区上，所形成的源极区与平面栅极的第一边缘对齐；以及一个形成在半导体层中的第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来；
其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道；
一个形成在半导体层中，并延伸到衬底中的第二沟槽，用沟槽电介质填充第二沟槽，其中第二沟槽包围着横向双扩散金属氧化物半导体晶体管的有源区，以隔离横向双扩散金属氧化物半导体晶体管。
14.权利要求13所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，还包括一个沟槽栅极，形成在第二沟槽的上部，通过第三栅极介质层，与第二沟槽的侧壁绝缘，沟槽栅极处于电浮动状态或电连接到指定电势上，以便使第二沟槽中的沟槽栅极无效。
15.权利要求14所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，其中第三栅极介质层的厚度大于第一栅极介质层的厚度。
16.一种双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，包括：一个第一导电类型的衬底；
一个形成在半导体层中的第一沟槽，用沟槽电介质填充第一沟槽，并在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
一个形成在第一沟槽附近半导体层中的第一导电类型的本体区；
一个形成在本体区中，第一沟槽附近的第二导电类型的源极区；
一个通过第二栅极介质层与半导体层绝缘的平面栅极，加在本体区上，所形成的源极区与平面栅极的第一边缘对齐；以及一个形成在半导体层中的第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来；
其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道；
一个形成在半导体层中，并延伸到衬底中的第二沟槽，用沟槽电介质填充第二沟槽，一个形成在第二沟槽的上部，通过第三栅极介质层，与第二沟槽的侧壁绝缘的沟槽栅极，以及一个形成在第二沟槽的下部，通过沟槽电介质，与第二沟槽的侧壁绝缘的底部栅极电极，沟槽电介质的厚度大于第三栅极介质层的厚度，沟槽栅极处于电浮动状态或电连接到指定电势上，以便使第二沟槽中的沟槽栅极无效，底部栅极电极电连接到源极电势上；
其中第二沟槽包围着横向双扩散金属氧化物半导体晶体管的有源区，以隔离横向双扩散金属氧化物半导体晶体管。
17.权利要求16所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，第三栅极介质层的厚度大于第一栅极介质层的厚度。
18.一种双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，包括：一个第一导电类型的衬底；
一个形成在半导体层中的第一沟槽，用沟槽电介质填充第一沟槽，并在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
一个形成在第一沟槽附近半导体层中的第一导电类型的本体区；
一个形成在本体区中，第一沟槽附近的第二导电类型的源极区；
一个通过第二栅极介质层与半导体层绝缘的平面栅极，加在本体区上，所形成的源极区与平面栅极的第一边缘对齐；以及一个形成在半导体层中的第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来；
其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道；
多个形成在漏极漂移区中的沟槽叉指，用沟槽电介质填充多个沟槽叉指，多个沟槽叉指形成相互交错的沟槽和漏极区，沟槽栅极形成在每个沟槽叉指的上部，并通过第三栅极介质层，与沟槽叉指的侧壁绝缘，沟槽栅极电连接到源极电势上。
19.权利要求18所述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，第三栅极介质层的厚度大于第一栅极介质层的厚度。
20.一种双通道沟槽横向双扩散金属氧化物半导体晶体管，其特征在于，包括：一个第一导电类型的衬底；
一个形成在半导体层中的第一沟槽，用沟槽电介质填充第一沟槽，并在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
一个形成在第一沟槽附近半导体层中的第一导电类型的本体区；
一个形成在本体区中，第一沟槽附近的第二导电类型的源极区；
一个通过第二栅极介质层与半导体层绝缘的平面栅极，加在本体区上，所形成的源极区与平面栅极的第一边缘对齐；以及一个形成在半导体层中的第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来；
其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道；
第一沟槽包括相互交错的沟槽区，这些沟槽区延伸到源极区和本体区中，形成沟槽栅极的延伸物。
21.一种用于制备双通道沟槽横向双扩散金属氧化物半导体晶体管的方法，其特征在于，包括：制备一个第一导电类型的衬底；
在半导体层中形成一个第一沟槽，用沟槽电介质填充第一沟槽；
在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
在半导体层中第一沟槽附近形成一个第一导电类型的本体区；
在本体区中第一沟槽附近形成一个第二导电类型的源极区；
形成第二栅极介质层，覆盖在本体区上，在第二栅极介质层上形成一个与半导体层绝缘的平面栅极，形成源极区与平面栅极的第一边缘对齐；以及在半导体层中形成一个第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来；
其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道；
在半导体层中制备第二沟槽，并延伸到衬底中，用沟槽电介质填充第二沟槽，第二沟槽包围着横向双扩散金属氧化物半导体晶体管的有源区，以隔离横向双扩散金属氧化物半导体晶体管。
双通道沟槽LDMOS晶体管和BCD工艺
技术领域
[0001] 本发明涉及高压半导体器件及其制备过程，尤其是具有平面通道和沟槽通道的LDMOS晶体管，以及在BCD(双极CMOS和DMOS)制备过程中的沟槽隔离。
背景技术
[0002] 横 向 双 扩 散 金 属 氧 化 物 半 导 体 (Lateral double-diffused metal-oxide-semiconductor，简称LDMOS)晶体管凭借其高击穿电压的特点以及在低压器件中与互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，简称CMOS)技术的兼容性，通常用于高压器件(20至500伏)。一般来说，一个LDMOS晶体管包括一个多晶硅栅极、一个形成在P-型本体区中形成的N+源极区以及一个N+漏极区。N+漏极区与一个N漂移区在体区域形成的通道隔开，位于多晶硅栅极之下。众所周知，通过增大N漂移区的长度，可以相应地提高LDMOS晶体管的击穿电压。
[0003] 双极-CMOS-DMOS(Bipolar-CMOS-DMOS，简称BCD)工艺技术是指，将双极器件、互补MOS(CMOS)器件和DMOS器件纳入到一个单一制备工艺流程中的半导体制备工艺。一般而言，双极器件适用于模拟电路，CMOS器件适用于数字电路，DMOS器件适用于管理片上或系统电源时处理高压和电流的要求。因此，BCD工艺常用于生产制造高压混合信号集成电路或模拟片上系统应用，以及在无线手持式电子设备和消费类电子产品中的特殊应用。
发明内容
[0004] 依据本发明的一个实施例，双通道沟槽LDMOS晶体管包括一个第一导电类型的衬底；一个形成在衬底上的第二导电类型的半导体层；一个形成在半导体层中的第一沟槽，用沟槽电介质填充第一沟槽，并在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；一个形成在第一沟槽附近半导体层中的第一导电类型的本体区；一个形成在本体区中第一沟槽附近的第二导电类型的源极区；一个通过第二栅极介质层与半导体层绝缘的平面栅极，加在本体区上，所形成的源极区与平面栅极的第一边缘对齐；一个形成在半导体层中的第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来。平面栅极构成在源极区和漏极漂移区之间的本体区中的LDMOS晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成LDMOS晶体管的垂直通道。
[0005] 具体而言，本发明提供一种双通道沟槽横向双扩散金属氧化物半导体晶体管，包括：
[0006] 一个第一导电类型的衬底；
[0007] 一个形成在衬底上的第二导电类型的半导体层；
[0008] 一个形成在半导体层中的第一沟槽，用沟槽电介质填充第一沟槽，并在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
[0009] 一个形成在第一沟槽附近半导体层中的第一导电类型的本体区；
[0010] 一个形成在本体区中，第一沟槽附近的第二导电类型的源极区；
[0011] 一个通过第二栅极介质层与半导体层绝缘的平面栅极，加在本体区上，所形成的源极区与平面栅极的第一边缘对齐；以及
[0012] 一个形成在半导体层中的第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来；
[0013] 其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道。
[0014] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，第一沟槽仅仅延伸到半导体层中。
[0015] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，第一沟槽穿过半导体层延伸到衬底中，沟槽栅极形成在第一沟槽的上部。
[0016] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，还包括：
[0017] 一个形成在第一沟槽下部的底部栅极电极，通过具有第二厚度的沟槽电介质，与第一沟槽的侧壁绝缘，第二厚度大于使沟槽栅极绝缘的第一栅极介质层的厚度，底部栅极电极电接触到源极电势上。
[0018] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，还包括：
[0019] 一个形成在半导体层中，并延伸到衬底中的第二沟槽，用沟槽电介质填充第二沟槽，其中第二沟槽包围着横向双扩散金属氧化物半导体晶体管的有源区，以隔离横向双扩散金属氧化物半导体晶体管。
[0020] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，还包括一个沟槽栅极，形成在第二沟槽的上部，通过第三栅极介质层，与第二沟槽的侧壁绝缘，沟槽栅极处于电浮动状态或电连接到指定电势上，以便使第二沟槽中的沟槽栅极无效。
[0021] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，其中第三栅极介质层的厚度大于第一栅极介质层的厚度。
[0022] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，还包括：
[0023] 一个形成在半导体层中，并延伸到衬底中的第二沟槽，用沟槽电介质填充第二沟槽，一个形成在第二沟槽的上部，通过第三栅极介质层，与第二沟槽的侧壁绝缘的沟槽栅极，以及一个形成在第二沟槽的下部，通过沟槽电介质，与第二沟槽的侧壁绝缘的底部栅极电极，沟槽电介质的厚度大于第三栅极介质层的厚度，沟槽栅极处于电浮动状态或电连接到指定电势上，以便使第二沟槽中的沟槽栅极无效，底部栅极电极电连接到源极电势上；
[0024] 其中第二沟槽包围着横向双扩散金属氧化物半导体晶体管的有源区，以隔离横向双扩散金属氧化物半导体晶体管。
[0025] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，第三栅极介质层的厚度大于第一栅极介质层的厚度。
[0026] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，漏极漂移区包括一个形成在半导体层中的第二导电类型的阱。
[0027] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，漏极漂移区包括多个形成在半导体层中的第二导电类型的阱，这多个阱具有不同的掺杂浓度等级。
[0028] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，还包括形成在平面栅极和漏极区之间的半导体层表面上或表面中的场氧化层或一步氧化层，平面栅极的第二边缘延伸到一部分场氧化层的上方或一步氧化层的上方。
[0029] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，半导体层含有一个第二导电类型的外延层。
[0030] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，第二半导体层还包括一个形成在衬底上的第二导电类型的掩埋层，外延层形成在掩埋层上。
[0031] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，还包括多个形成在漏极漂移区中的沟槽叉指，用沟槽电介质填充多个沟槽叉指，多个沟槽叉指形成相互交错的沟槽和漏极区，沟槽栅极形成在每个沟槽叉指的上部，并通过第三栅极介质层，与沟槽叉指的侧壁绝缘，沟槽栅极电连接到源极电势上。
[0032] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，第三栅极介质层的厚度大于第一栅极介质层的厚度。
[0033] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，第一沟槽包括相互交错的沟槽区，这些沟槽区延伸到源极区和本体区中，形成沟槽栅极的延伸物。
[0034] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，还包括：
[0035] 一个位于源极区的本体接触区，以便电接触到本体区。
[0036] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，第一导电类型为P-型，第二导电类型为N-型。
[0037] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，还包括：
[0038] 多个形成在漏极漂移区中的交替的N-型和P-型区，这多个交替的N-型和P-型区的掺杂浓度高于漏极漂移区的掺杂浓度，在漏极漂移区构成一个超级结结构。
[0039] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，多个交替的N-型和P-型区包括第一N-型区、第二N-型区以及夹在第一和第二N-型区之间的P-型区，第一和第二N-型区自对准到平面栅极的第二边缘上，P-型区延伸到本体区。
[0040] 上述的双通道沟槽横向双扩散金属氧化物半导体晶体管，多个交替的N-型和P-型区包括第一P-型区、第二P-型区以及夹在第一和第二P-型区之间的N-型区，第一和第二N-型区自对准到平面栅极的第二边缘上。
[0041] 本发明还提供一种用于制备双通道沟槽横向双扩散金属氧化物半导体晶体管的方法，包括：
[0042] 制备一个第一导电类型的衬底；
[0043] 在衬底上形成一个第二导电类型的半导体层；
[0044] 在半导体层中形成一个第一沟槽，用沟槽电介质填充第一沟槽；
[0045] 在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
[0046] 在半导体层中第一沟槽附近形成一个第一导电类型的本体区；
[0047] 在本体区中第一沟槽附近形成一个第二导电类型的源极区；
[0048] 形成第二栅极介质层，覆盖在本体区上，在第二栅极介质层上形成一个与半导体层绝缘的平面栅极，形成源极区与平面栅极的第一边缘对齐；以及
[0049] 在半导体层中形成一个第二导电类型的漏极区，漏极漂移区将漏极区和本体区间隔开来；
[0050] 其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道。
[0051] 上述的方法，还包括：
[0052] 在半导体层中制备第二沟槽，并延伸到衬底中，用沟槽电介质填充第二沟槽，第二沟槽包围着横向双扩散金属氧化物半导体晶体管的有源区，以隔离横向双扩散金属氧化物半导体晶体管。
[0053] 本发明还提供一种由垂直沟槽横向双扩散金属氧化物半导体晶体管构成的半导体器件，垂直沟槽横向双扩散金属氧化物半导体晶体管包括：
[0054] 一个第一导电类型的衬底；
[0055] 一个形成在衬底上的第一导电类型的半导体层；
[0056] 一个形成在半导体层中的第一沟槽，用沟槽电介质填充第一沟槽，并在第一沟槽中形成一个沟槽栅极，通过第一栅极介质层，沟槽栅极与第一沟槽的侧壁绝缘；
[0057] 一个形成在半导体层中第一沟槽附近的第二导电类型的本体区；
[0058] 一个形成在本体区中第一沟槽附近的第一导电类型的源极区；
[0059] 一个通过第二栅极介质层与半导体层绝缘的平面栅极，加在本体区上，所形成的源极区与平面栅极的第一边缘对齐；
[0060] 一个形成在半导体层中的第一导电类型的漏极漂移区；以及
[0061] 一个形成在衬底背部的漏极电极；
[0062] 其中平面栅极构成在源极区和漏极漂移区之间的本体区中的横向双扩散金属氧化物半导体晶体管的横向通道，第一沟槽中的沟槽栅极在本体区中，沿源极区和半导体层之间的第一沟槽的侧壁，构成横向双扩散金属氧化物半导体晶体管的垂直通道。
[0063] 上述的由垂直沟槽横向双扩散金属氧化物半导体晶体管构成的半导体器件，还包括一个形成在相同衬底的独立区域和相同的半导体层中的垂直沟槽MOS晶体管，该垂直沟槽MOS晶体管包括：
[0064] 一个形成在半导体层中的第二沟槽，用沟槽电介质填充第二沟槽，第二沟槽栅极形成在第二沟槽中，通过第二栅极介质层，与第二沟槽的侧壁绝缘；
[0065] 一个形成在第二沟槽附近的半导体层中的第二导电类型的第二本体区，第二本体区延伸到形成在第二沟槽中的第二沟槽栅极的底部边缘附近的深度；以及
[0066] 一个形成在本体区中的、邻近第二沟槽的第一导电类型的源极区，源极区形成在本体区的顶部；
[0067] 其中所形成的垂直沟槽MOS晶体管中，衬底作为垂直沟槽MOS晶体管的漏极区，半导体层作为漏极漂移区，第二沟槽栅极作为栅极电极。
[0068] 阅读以下详细说明及附图之后，将更好地理解本发明。
附图说明
[0069] 图1表示依据本发明的第一实施例，一个双通道沟槽LDMOS晶体管的横截面视图。
[0070] 图2表示依据本发明的第二实施例，一个双通道沟槽LDMOS晶体管的横截面视图。
[0071] 图3表示依据本发明的第三实施例，一个双通道沟槽LDMOS晶体管的俯视图。
[0072] 图4表示依据本发明的第四实施例，一个双通道沟槽LDMOS晶体管的俯视图。
[0073] 图5表示依据本发明的第五实施例，一个双通道沟槽LDMOS晶体管的俯视图。
[0074] 图6表示依据本发明的第六实施例，一个双通道沟槽LDMOS晶体管的俯视图。
[0075] 图7表示依据本发明的一个实施例，利用BCD工艺，采用深沟槽隔离技术制成的晶体管器件的横截面视图。
[0076] 图8表示依据本发明的另一个实施例，利用BCD工艺，采用深沟槽隔离技术制成的晶体管器件的横截面视图。
[0077] 图9表示依据本发明的一个实施例，一个采用漏极超级结结构的双通道沟槽LDMOS晶体管的横截面视图。
[0078] 图10表示图9所示的LDMOS晶体管带有或不带有超级结结构时的电场分布。
[0079] 图11表示依据本发明的一个可选实施例，一个采用漏极超级结结构的双通道沟槽LDMOS晶体管的横截面视图。
[0080] 图12表示依据本发明的另一个实施例，一个采用底部漏极的双通道沟槽LDMOS晶体管的横截面视图。
[0081] 图13表示依据本发明的一个实施例，一个可以与双通道器件集成的垂直沟槽MOS晶体管的横截面视图。
[0082] 图14表示依据本发明的一个可选实施例，利用BCD工艺，采用深沟槽隔离技术制成的晶体管器件的横截面视图。
具体实施方式
[0083] 按照本发明的原理，BCD(双极-CMOS-DMOS)制备工艺将填充氧化物的深沟槽与单一或堆积式栅极合并，作为深沟槽隔离技术使用，并用于有源栅极。在一些实施例中，将沟槽栅极用作垂直沟槽，将平面栅极用作横向通道，来制备双通道沟槽LDMOS。在其他实施例中，底部栅极电极电连接到源极电势上，以增强对所形成器件的屏蔽，并提高其击穿承受能力。在其他实施例中，超级结结构形成在LDMOS晶体管的漏极漂移区中，以降低漏极漂移区中的漏极电阻，并提高击穿电压。
[0084] 通过使用带有沟槽栅极结构的深沟槽隔离技术，实现了低成本、高性能的BCD工艺。根据本发明所述的BCD工艺，可以节省多个掩膜，从而减少制备工艺的步骤和复杂性。带有深沟槽隔离技术的BCD工艺也实现了紧凑隔离，紧凑隔离与重掺杂的N-型掩埋层(NBL)一起，降低了寄生PNP增益，从而提高对闭锁的免疫能力。通过深沟槽隔离技术，以及利用在深沟槽底部的P通道阻绝植入，可以降低横向NPN增益。
[0085] 由于双通道LDMOS晶体管的两个通道形成在传统LDMOS晶体管的同一区域中，实现了更高的通道密度。因此，LDMOS晶体管的通道电阻(Rds＊A)降低了一半。利用LDMOS晶体管中的垂直和横向通道，LDMOS晶体管的导通电阻降低了，LDMOS晶体管的性能得以提高。
[0086] 当本发明所述的LDMOS晶体管在漏极区引入超级结结构时，晶体管的通道电阻(Rds＊A)会进一步降低。在一个实施例中，LDMOS的总电阻(Rds＊A)降低了70％以上。
[0087] (1)双通道沟槽LDMOS
[0088] 依据本发明的一个方面，双通道沟槽LDMOS包括一个形成横向通道的平面栅极以及一个形成垂直通道的有源沟槽栅极。沟槽栅极形成在深氧化物填充的沟槽中，深氧化物填充的沟槽也可以用于LDMOS晶体管或相同工艺制备的其他器件的高压隔离。LDMOS晶体管的沟槽栅极形成一个屏蔽栅极沟槽(SGT)结构，实现了每个单位面积上较低的栅极至漏极电容，并提升了击穿性能。
[0089] 在本发明的一些实施例中，通过将单一的浅沟槽栅极用作LDMOS晶体管的有源栅极，来制备双通道沟槽LDMOS晶体管。在其他实施例中，在沟槽中形成一个堆积式栅极结构，其底部栅极形成一个连接到源极电压上的电极，用于漏极区中的超级结效应，并提供屏蔽。
[0090] (a)单一的有源栅极
[0091] 图1表示依据本发明的第一实施例，一个双通道沟槽LDMOS晶体管的横截面视图。参见图1，沟槽LDMOS晶体管10形成在P-型衬底12上，N-型掩埋层(N-type buried layer，简称NBL)14形成在沟槽LDMOS晶体管10上。N-型外延层16形成在掩埋层14上，晶体管的有源区就形成在掩埋层14中。N-型掩埋层14是可选的，通常选用它是为了改善器件的隔离性能和免除闭锁。在其他实施例中，可以省略N-型掩埋层14。可以通过标准的掩埋层植入工艺或一步外延工艺，形成NBL14。也就是说，首先在P衬底12上方生长一个重掺杂的N-型外延层，作为NBL14，然后在外延形成的NBL14上方生长一个比NBL14掺杂浓度轻的N-型外延层16。在本说明中，N-外延层16、N掩埋层14以及衬底12有时都称为“半导体层”。
[0092] 深沟槽30形成在N-外延层16中，N-掩埋层14形成在衬底12中。用电介质材料填充沟槽30。在本实施例中，是用氧化硅填充沟槽30，因此称为“填充氧化物的沟槽”。在其他实施例中，也可使用其他电介质材料填充沟槽30。另外，沟槽栅极28形成在沟槽30的上部。在本实施例中，沟槽栅极28为多晶硅栅极。在其他实施例中，也可使用其他导电栅极材料。沟槽栅极28通过一个栅极介质层，与沟槽的侧壁绝缘。其特点是，所形成的栅极介质层与沟槽氧化物分离开来，以获得较高质量的氧化物。更确切地说，其特点是，利用热氧化，在沟槽侧壁上形成栅极介质层。这样一来，填充氧化物的沟槽30构成了沟槽LDMOS晶体管10的深沟槽隔离结构，沟槽栅极28构成了沟槽LDMOS晶体管10的有源栅极，这将在下文中详细说明。
[0093] 沟槽LDMOS晶体管10包括一个平面栅极26，以及一个形成在P-型本体区22和N+漏极区24中形成的N+源极区23。在本实施例中，平面栅极26为多晶硅栅极，通过薄栅极氧化层25，与半导体层绝缘。在其他实施例中，可以利用其他导电栅极材料，制备平面栅极26。源极区23典型地自对准到平面栅极26的边缘上。在本实施例中，利用低压P-阱(Low voltage P-well，简称LVPW)技术在制备过程中，形成P-型本体区22。在其他实施例中，所形成的P-型本体区22穿过P-型植入物，自对准到平面栅极多晶硅26的边缘上。漏极区24形成在N-型区中，作为LDMOS晶体管的漏极接触区。在本实施例中，利用形成在高压N-阱(High voltage N-well，简称HVNW)18中的低压N-阱(Low voltage N-well，简称LVNW)20，制备漏极漂移区(Drain drift region)，高压N-阱(HVNW)18和低压N-阱(LVNW)20都形成在N-外延层16中。一般而言，低压N-阱20的掺杂浓度高于高压N-阱
18。此处所用的掺杂方案有时是指分级掺杂的漏极，其中从本体区22向N+漏极区24掺杂浓度递增。在其他实施例中，可以利用一个或多个N-型区形成漏极漂移区。
[0094] 在双通道沟槽LDMOS晶体管10中，所含的P+区用于电接触到本体区22上。在本实施例中，P+本体接触区形成在器件的z-方向上，也就是说，垂直于图1所示的横截面。因此，图1中并没有表示出P+本体接触区。因此，如图3-6所示，P+本体接触区可以作为交替的N+和P+区形成，或者P+区可以形成在岛或条纹中，这将在下文中详细说明。P+本体接触区的准确结构，对于本发明的实施并不起决定作用，它仅当P+本体接触区要与含有有源沟槽栅极的沟槽30分隔开时，是必需的。
[0095] 在本实施例中，平面栅极26的末端部分延伸到场氧化层32上方。延伸到场氧化层32上方的平面栅极26，具有使平面栅极26边缘处的电场弛豫的效果。在其他实施例中，平面栅极可以延伸到一步氧化层或其他氧化物结构的上方。场氧化层在形成时消耗了半导体层最顶部的硅，从而场氧化层的一部分形成在半导体层中，由于一步氧化层面对着场氧化层，一步氧化层是指形成在半导体层上方的氧化层。然而在其他实施例中，平面栅极可以全部形成在栅极氧化层上，栅极氧化层形成在半导体层上，其末端不再延伸到任何其他氧化物结构上方。
[0096] 沟槽LDMOS晶体管10还包括一个形成在半导体层上方的绝缘介质层35。在绝缘介质层中，制造一个向N+源极23的接触开口，并形成金属接头34作为到N+源极(如果可用，还可以到P+本体)的电接触。在绝缘介质层35中，制造另一个向N+漏极24的接触开口，并形成金属接头36作为到N+漏极的电接触。
[0097] 因此，所形成的沟槽LDMOS晶体管10含有两个有源栅极和两个通道。平面栅极26在P-本体区22中半导体层(即N-外延层16)的表面附近，形成一个横向通道。电子从N+源极区23开始，流经P-本体区22中的横向通道，在水平方向上，流入N-外延层16、N-阱18和N-阱20所构成的漏极漂移区中，直到到达N+漏极区24为止。与此同时，沟槽栅极
28在P-本体区22中沿沟槽30的一边，形成一个垂直通道。电子从N+源极区23开始，流经P-本体区22中的垂直通道，在垂直方向上，流入N-外延层16和N-掩埋层14。来自垂直通道的电子横向流经N-掩埋层14，然后向上穿过N-阱18、20，到达N+漏极区24。
[0098] 假设平面栅极和垂直栅极的宽度相等，通过在LDMOS晶体管10中形成一个垂直通道和一个横向通道相结合，就可以直接降低多达50％的通道电阻Rds＊A。这两个通道可增加晶体管的通道宽度W，同时使通道电阻减半。
[0099] 在一个实施例中，平面栅极和沟槽栅极电连接在一起，因此横向通道和垂直通道要同时开启和关闭。在另一个实施例中，可以分别控制平面栅极和沟槽栅极，因此每个栅极可以独立地开启和关闭。由于可以把晶体管的宽度任选地切换到增加或降低有源栅极的总宽度，因此，该结构称为“W切换”。更确切地说，当电流很高时，平面栅极和沟槽栅极都一致地开启和关闭。然而，当电流需要降低时，仅激活使用其中一个栅极即可。在电流很低时，可以任选使用平面栅极或沟槽栅极。在这种情况下，由于仅使用了总栅极的一部分(例如仅激活平面栅极)，电流很低时，也降低了栅极电容。
[0100] 在图1中，形成在LDMOS晶体管10的漏极边缘上的沟槽30b中的沟槽栅极28b，可以用作相邻的沟槽LDMOS晶体管的有源栅极。当漏极边缘上的填充氧化物的沟槽30仅用于隔离时，要将沟槽栅极28b接地或连接到使栅极无效的电势上。
[0101] 另外，在图1中，在沟槽30的底部，形成一个P-型通道终止区38。P-型通道终止区38具有降低横向NPN增益的作用，从而提高对闭锁的免疫能力。在本发明的其他实施例中，通道终止区38是可选的，也可以省略。
[0102] (b)堆积式栅极
[0103] 图2表示依据本发明的第二实施例，一个双通道沟槽LDMOS晶体管的横截面视图。参见图2，除了在沟槽中使用了堆积式栅极结构之外，沟槽LDMOS晶体管100的制备方法与图1所示的沟槽LDMOS晶体管10的制备方法完全相同。两图中相似的元件在此不再赘述。在本实施例中，沟槽LDMOS晶体管100包括带有堆积式栅极结构的深填充氧化物的沟槽130。也就是说，每个填充氧化物的沟槽130都含有一个形成在沟槽上部的沟槽栅极128，以及一个形成在沟槽底部的底部栅极电极140。沟槽栅极128和底部栅极电极140相互绝缘。在一个实施例中，沟槽栅极和底部栅极电极都是由多晶硅制成的。在其他实施例中，也可以使用其他导电栅极材料。
[0104] 更确切地说，当沟槽栅极128作为沟槽LDMOS晶体管100的有源栅极时，沟槽栅极128要连接到栅极电势。当不使用沟槽栅极作为有源栅极(例如沟槽栅极128b)时，沟槽栅极也可以接地或无效(例如连接到使栅极无效的电势上)。底部栅极电极140电连接到源极电势，在漏极区中实现了超级结效应。底部栅极电极140还具有增加沟槽栅极128对于N-掩埋层14处的漏极电势屏蔽作用。
[0105] 因此在本实施例中，底部栅极电极140比沟槽栅极128薄，沟槽氧化物相邻底部栅极电极140时要更厚。较厚的沟槽氧化物提高了对于沟槽隔离结构的击穿承受力。底部栅极电极处的沟槽氧化物夹在底部栅极电极之间，底部栅极电极电连接到源极上，N-掩埋层14电连接到漏极上。因此，底部栅极附近的沟槽氧化物必须能够承受沟槽LDMOS晶体管漏极至源极的电压。
[0106] (c)沟槽和多晶硅栅极的布局图
[0107] 图3表示依据本发明的第三实施例，一个双通道沟槽LDMOS晶体管的俯视图。参见图3，双通道沟槽LDMOS晶体管200含有平面栅极226、N+源极区223、P+本体接触区242以及N+漏极区224。P-型本体区(图中没有表示出)位于平面栅极226和源极223下方。漏极漂移区形成在N-外延层216中。漏极漂移区也可以含有其他N-型区，例如高压N-阱(HVNW)和/或低压N-阱(LVNW)(图3中没有表示出)。在本实施例中，含有一个沟槽栅极
228b的沟槽230b，构成沟槽LDMOS晶体管200的隔离结构。沟槽230b包围着沟槽LDMOS晶体管200的有源区，将沟槽LDMOS晶体管200与形成在相同衬底上的其他器件隔离出来。
沟槽栅极228b可以处于浮动状态。
[0108] 在沟槽LDMOS晶体管200中，另一个沟槽230含有沟槽栅极228，用作LDMOS晶体管200中的有源栅极。用作有源栅极的沟槽栅极228，与用作隔离的沟槽栅极228b隔离开来。这样一来，所形成的双通道沟槽LDMOS晶体管200，就具有一个由平面栅极226构成的横向通道，以及一个由沟槽栅极228构成的垂直通道。
[0109] 图4表示依据本发明的第四实施例，一个双通道沟槽LDMOS晶体管的俯视图。图4中所示的沟槽LDMOS晶体管250与图3所示的沟槽LDMOS晶体管200大致相同，两图中相似的元件在此不再赘述。参见图4，沟槽LDMOS晶体管250包括一个形成在晶体管漏极漂移区中的沟槽叉指260，以形成相互交错的沟槽和漏极漂移区。相互交错的沟槽叉指260的沟槽栅极262电连接到源极电势上。在这种情况下，超级结结构形成在沟槽LDMOS晶体管250的漏极中。这样形成的超级结结构允许使用更高的漏极掺杂等级，从而增加了击穿电压，降低了漏极-至源极电阻。在本实施例中，相互交错的沟槽叉指260的侧壁氧化物比栅极氧化物更厚，以便承载源极至漏极电压。必须要注意的是，沟槽叉指260与平面栅极226相互交叉的位置，平面栅极226实际上位于沟槽叉指260的上方，但是在图4中却是从相反的方向上表示的，以便更好地展示沟槽叉指260的结构。
[0110] 在沟槽LDMOS晶体管250中，含有一个沟槽栅极228b的沟槽230b，构成沟槽LDMOS晶体管250的隔离结构。如上所述，沟槽栅极228b可以处于浮动状态。另外，隔离沟槽栅极228b的沟槽氧化物的厚度大于沟槽栅极中栅极氧化物层的厚度，所以沟槽230b的隔离结构可以承受更高的电压。
[0111] 图5表示依据本发明的第五实施例，一个双通道沟槽LDMOS晶体管的俯视图。图6表示依据本发明的第六实施例，一个双通道沟槽LDMOS晶体管的俯视图。图5中所示的沟槽LDMOS晶体管300以及图6所示的沟槽LDMOS晶体管350，与图4所示的沟槽LDMOS晶体管250大致相同，这些图中相似的元件在此不再赘述。如上所述，在沟槽LDMOS晶体管中的P+本体接触区，用于电连接到晶体管的本体。参见图5，虽然P+本体接触区370形成在N+区323中，但是却与沟槽330的侧壁以及平面栅极226分离开。参见图6，所形成的P+本体接触区，在N+源极区323中作为分立的P+岛390。也可以利用其他适合电连接到LDMOS晶体管的P-本体区的方式制备沟槽LDMOS晶体管的本体接触区。
[0112] 图6所示的LDMOS晶体管350进一步说明了，相互交错的填充氧化物的沟槽380的形成，以及沟槽栅极378延伸到相互交错的沟槽区，形成栅极延伸物。栅极延伸物增大了双通道LDMOS晶体管的通道宽度。
[0113] (2)BCD工艺中的沟槽隔离
[0114] 依据本发明的另一方面，上述带有单一或堆积式栅极的填充氧化物的深沟槽，除了可用作有源栅极之外，也可用于BCD工艺中器件的深沟槽隔离技术。在这种情况下，BCD工艺中的单一的填充氧化物的沟槽结构可用于隔离全部器件(双极、CMOS、DMOS)，也用作双通道沟槽LDMOS晶体管的有源栅极。
[0115] 图7表示依据本发明的一个实施例，利用BCD工艺，采用深沟槽隔离技术制成的晶体管器件的横截面视图。参见图7，BCD制备工艺形成LDMOS晶体管410、N-型金属氧化物半导体(NMOS)晶体管450、P-型金属氧化物半导体(PMOS)晶体管460和NPN双极结型晶体管(BJT)470，所有这些器件都位于带有N-掩埋层414和N-外延层416的P-型衬底412上。填充氧化物的沟槽430形成在半导体层中，并延伸到P-型衬底412中，以提供器件隔离。在本实施例中，单一的沟槽栅极428形成在沟槽430中。
[0116] 在本实施例中，形成带有单一沟槽栅极的填充氧化物的沟槽430，用于在沟槽LDMOS晶体管410、MOS晶体管450和双极晶体管470之间提供隔离。由于在BCD制备工艺中，所有器件使用的都是同一种沟槽结构，因此无论沟槽栅极是否用作有源栅极，所有的氧化物填充的沟槽430都含有沟槽栅极428。当沟槽430仅用于器件隔离时，沟槽栅极428就成为一个伪栅极，处于电浮动或电连接到其他适当的电势上，使栅极无效。利用沟槽430，BCD工艺中形成的晶体管器件可以单独隔离。另外，沟槽430实现了紧凑隔离体系，从而提高了密度，降低了BCD工艺的成本。
[0117] 在本实施例中，沟槽栅极428在LDMOS晶体管410中，构成一个到N-掩埋层414的垂直通道。因此，LDMOS晶体管410是一个带有平面栅极426和垂直栅极428的双通道沟槽LDMOS晶体管器件。在一个备用的实施例中，LDMOS晶体管410可以作为一个单一通道晶体管器件。可以仅用晶体管中的有源栅极制备平面栅极426。LDMOS晶体管的本体区(低压P-阱422)附近的沟槽栅极428，通过置于浮动状态或连接到使栅极无效的合适的电势上，可以使其失去活性。
[0118] 在图7所示的LDMOS晶体管410中，通过低压P-阱422以及高压P-阱421，可以制成P-本体区。高压P-阱421的掺杂浓度低于低压P-阱422的掺杂浓度。
[0119] 在本发明的其他实施例中，BCD工艺采用使用P-型掩埋层的器件，利用与上述相同的填充氧化物的沟槽结构隔离形成在P-掩埋层上方的器件。然而，在另一个实施例中，BCD工艺采用一个垂直MOSFET器件，例如垂直DMOS器件。利用填充氧化物的沟槽结构，作为垂直MOSFET器件的垂直通道的有源栅极。
[0120] 图8表示依据本发明的一个可选实施例，利用BCD工艺，采用深沟槽隔离技术制成的晶体管器件的横截面视图。图8所示的BCD制备工艺与图7所示的BCD制备工艺基本相同，形成LDMOS晶体管、NMOS晶体管、PMOS晶体管和双极晶体管(图中没有表示出)，所有这些器件都位于带有N-掩埋层和N-外延层的P-型衬底上。图8所示的BCD制备工艺说明了，利用一个在填充氧化物沟槽中的堆积式栅极结构，提供额外的屏蔽。
[0121] (3)漏极超级结结构
[0122] 依据本发明的另一方面，超级结结构形成在双通道沟槽LDMOS晶体管的漏极漂移区中，以降低LDMOS晶体管的漏极电阻，并提高击穿电压。在本发明的一个实施例中，超级结结构是利用N-型和P-型区的交替层构成的。由于选取超级结结构的N-型和P-型区合适的宽度，使它们在实际运行中完全耗尽，因此可以用比传统的漏极漂移区的掺杂等级还高的掺杂等级，制备超级结结构。耗尽超级结结构导致漏极漂移区的击穿电压增大，而较高的掺杂等级可以降低漏极电阻。
[0123] 图9和图11表示依据本发明的不同实施例，带有形成在漏极漂移区中的超级结结构的双通道沟槽LDMOS晶体管的横截面视图。首先参见图9，双通道沟槽LDMOS晶体管500的制备方式与图1所示的双通道沟槽LDMOS晶体管10的制备方式基本相同，两图中类似的元件在此不再赘述。双通道沟槽LDMOS晶体管500包括一个形成横向通道的平面栅极526，以及一个形成垂直通道的沟槽栅极528。在本实施例中，平面栅极526并不延伸到场氧化层上方。
[0124] 沟槽LDMOS晶体管500含有交替的N-型和P-型掺杂区，在沟槽LDMOS晶体管的漏极漂移区中构成超级结结构。在本实施例中，交替的N-型和P-型掺杂区包括第一N-型区590、第二N-型区594以及夹在第一和第二N-型区之间的P-型区592，这些区域都形成在高压N-阱518中，作为漏极漂移区。由于N-型区590和594以及P-型区592要在实际运行中耗尽，因此它们的掺杂浓度比下面的N-阱518的掺杂浓度更高。在本实施例中，P-型区592延伸到由低压P-阱522构成的P-本体区中。
[0125] 在一个实施例中，利用多种能量的植入物，通过一个单一掩膜，制成交替的N-型和P-型区。另外，在另一个实施例中，所形成的交替的N-型和P-型区自对准到平面栅极526上。通过有角度的植入以及随后驱动，可以使P-型区592延伸到P-本体区522中。
[0126] 因此，这样制成的位于漏极漂移区中的交替的N-型和P-型区，具有分散电场并提高LDMOS晶体管的击穿电压的作用。图10表示带有和不带有超级结结构的图9所示的沟槽LDMOS晶体管的电场分布图。曲线595表示不带有超级结结构的电场分布。电场在本体区中不断升高，直到本体区和N-外延层之间的P-N结达到临界电场为止。然后，电场沿漏极漂移区的长度方向降低。曲线597表示带有超级结结构的电场分布。电场为P-N结任一边上的掺杂等级的函数。如果掺杂等级较高，临界电场也会升高。因此，如图10所示，曲线597升高到本体区中的高电场等级。然后，由N-型和P-型区590、592、594构成的超级结区域，具有使电场均匀排布的作用，与曲线595所示的三角形状的电场相比，该电场分布呈现梯形形状，众所周知，电场下方的面积为晶体管的击穿电压。通过将电场分布转化成梯形形状，曲线597下方的面积会远大于曲线595下方的面积，因此带有超级结结构的沟槽LDMOS晶体管500的击穿电压也随之增大。
[0127] 现在参见图11，双通道沟槽LDMOS晶体管600的制备方式，除了超级结结构之外，其他都与图9所示的沟槽LDMOS晶体管500的制备方式相同，两图中类似的元件在此不再赘述。在沟槽LDMOS晶体管600中，超级结结构是由第一P-型区690、第二P-型区694以及夹在第一和第二P-型区之间的N-型区692构成的，这些区域都形成在高压N-阱618中。在本实施例中，N-型区692的掺杂浓度高于P-型区。通过将N-型区692置于两个P-型区
690和694之间，P-型区就像一个超级结一样，或者作为降低表面电场区，用于降低LDMOS晶体管的表面电场。因此，提高了沟槽LDMOS晶体管的击穿电压。在沟槽LDMOS晶体管600中，所形成的交替N-型和P-型区自对准到平面栅极626上。在本实施例中，N-型区692并没有延伸到高压N-阱(HVNW)618以外。在一个可选实施例中，例如通过有角度的植入代替自对准的N-型植入，植入到平面栅极626的边缘上，N-型区692可以延伸到高压N-阱以外。
[0128] (4)可选实施例
[0129] 图12表示依据本发明的一个可选实施例，一个双通道沟槽LDMOS晶体管的横截面视图。参见图12，双通道沟槽LDMOS晶体管700形成在N+衬底712上，而不是像之前的实施例那样形成在P+衬底上。漏极区724形成在N+衬底712的背部，从而构成一个垂直LDMOS器件。沟槽LDMOS晶体管700包括一个平面栅极726、一个垂直栅极728以及N+源极区723，这些器件的形成方式与上述内容类似。
[0130] 图13表示依据本发明的一个实施例，一个垂直沟槽MOS晶体管的横截面视图。参见图13，垂直沟槽MOS晶体管800形成在N+衬底812上，可以与一个双通道LDMOS晶体管器件(例如图12所示的晶体管700)集成。在垂直沟槽MOS晶体管800中，沟槽栅极828构成MOS晶体管的垂直栅极，并且垂直通道形成在低压P-阱(LVPW)822中。在垂直沟槽MOS晶体管800中，电流从源极区823开始，流经LVPW822中的通道区，流入N-外延层816、N-掩埋层814，然后流至N+衬底812。在衬底812的背部，制成漏极电极824。在表面上制成P+本体接头818，以便良好地接触源极金属819。
[0131] 图14表示依据本发明的一个可选实施例，利用BCD工艺，采用深沟槽隔离技术制成的晶体管器件的横截面视图。图14中所示的晶体管器件的制备方式，与图8所示的晶体管器件大致相同，两图中相似的元件在此不再赘述。参见图14，深沟槽930B和930C用于器件隔离，它们延伸到P-型衬底912中。在本实施例中，深沟槽930B和930C并不包含任何沟槽栅极结构，而仅仅是填充氧化物的沟槽。在其他实施例中，如上所述，深沟槽可以包括单一沟槽栅极或堆积式栅极结构。与此同时，浅沟槽(例如沟槽930A)用于承载有源栅极。浅沟槽930A仅仅延伸到N-外延层中，并不延伸到P-型衬底中。
[0132] 上述详细说明仅用于解释本发明的特殊实施例，并不作为局限。本发明范围内可能存在各种修正和变化。本发明的范围由所附的权利要求书限定。
