P型超结横向双扩散金属氧化物半导体管

摘要

一种P型超结横向双扩散金属氧化物半导体晶体管，包括：N型衬底，在N型衬底上设有超结结构及N型体区，超结结构由P型外延层和镶嵌在其中的N型半导体区构成，在N型体区上设有P型源区、N型体接触区及栅氧化层，超结结构上设有P型漏区，超结结构上方且位于P型漏区以外的区域设有第一型场氧化层，栅氧化层上方设有多晶硅栅且多晶硅栅自栅氧化层上方延伸至第一型场氧化层上方，P型源区、N型体接触区、P型漏区、多晶硅栅和第一型场氧化层上方设有第二型场氧化层，P型源区、P型漏区、N型体接触区及多晶硅栅均接有源极金属引线、栅极金属引线和漏极金属引线，且超结结构中的N型半导体区的深度沿从P型源区到P型漏区的方向上线性变小。

权利要求

1. 一种P型超结横向双扩散金属氧化物半导体晶体管，包括：N型衬底（1），在N型衬底（1）上设有超结结构及N型体区（2），超结结构由P型外延层（11）和镶嵌在P型外延层（11）中的N型半导体区（12）构成,在N型体区（2）上方设有P型源区（4）、N型体接触区（5）及栅氧化层（3），在超结结构的上方设有P型漏区（14），在超结结构上方，且位于P型漏区（14）以外的区域设有第一型场氧化层（10），在栅氧化层（3）上方设有多晶硅栅（6）且多晶硅栅（6）自栅氧化层（3）上方延伸至第一型场氧化层（10）上方，在P型源区（4）、N型体接触区（5）、P型漏区（14）、多晶硅栅（6）和第一型场氧化层（10）上方设有第二型场氧化层（8），P型源区（4）、P型漏区（14）、及多晶硅栅（6）分别接有穿通第二型场氧化层（8）的源极金属引线（7）、漏极金属引线（13）和栅极金属引线（9），其特征在于，超结结构中的N型半导体区（12）的深度沿从P型源区（4）指向P型漏区（14）的方向上线性变小。

2.根据权利要求1所述的P型超结横向双扩散金属氧化物半导体晶体管，其特征在于，超结结构中的N型半导体区（12）为N型柱状半导体区。

3.根据权利要求1所述的P型超结横向双扩散金属氧化物半导体晶体管，其特征在于，超结结构中的N型半导体区（12）为N型条状半导体区。

说明书

P型超结横向双扩散金属氧化物半导体管

技术领域

[0001] 本发明涉及一种硅制高压功率金属氧化物半导体器件，更准确的讲，涉及一种硅制高压P型超结横向双扩散金属氧化物半导体晶体管。

背景技术

[0002] 目前，功率器件在日常生活、生产等领域的应用越来越广泛，特别是功率金属氧化物半导体场效应晶体管，由于它们拥有较快的开关速度、较小的驱动电流、较宽的安全工作区，因此受到了众多研究者们的青睐。功率集成电路中集成的功率器件主要有横向绝缘栅双极型晶体管和横向双扩散半导体金属氧化物晶体管。尽管横向绝缘栅双极型晶体管的电流驱动能力比较强，然而由于关断拖尾电流的存在使得应用横向绝缘栅双极型晶体管的功率集成电路速度提高受到限制，所以在较高频率的功率集成电路中横向双扩散半导体金属氧化物晶体管还是相对较好的选择。如今，功率器件正向着提高工作电压、增大工作电流、减小导通电阻和集成化的方向快速发展。在对横向双扩散半导体金属氧化物晶体管性能的优化过程中，提高器件的击穿电压与降低器件的导通电阻始终是一对矛盾的问题。因为器件的击穿电压提高依赖于掺杂浓度较低并且较长的漂移区，而导通电阻的降低要求漂移区掺杂浓度尽量高且长度尽量短。所以在实际设计过程中，往往采用二者的折衷来达到器件性能的最优化。然而超结理论在半导体功率器件的应用克服传统功率金属氧化物半导体场效应晶体管导通电阻与击穿电压之间的矛盾，改变了传统功率器件依靠漂移区耐压的结构，而是采用了一种“超结结构”——P型、N型硅半导体材料在漂移区相互交替排列的形式。这种结构改善了击穿电压和导通电阻不易同时兼顾的情况，在截止态时，由于P型柱和N型柱中的耗尽区电场产生相互补偿效应，使P型柱和N型柱的掺杂浓度可以做得很高而不会引起器件击穿电压的下降。导通时，这种高浓度的掺杂使器件的导通电阻明显降低。然而，传统超结横向双扩散金属氧化物半导体管中存在有衬底辅助耗尽P型柱的问题，导致了N型柱和周围的P型柱在反向偏压时不能同时完全耗尽使得击穿电压低于理论值。本发明同样是针对这一问题而提出的改进型P型超结横向双扩散金属氧化物半导体管结构。

发明内容

[0003] 本发明针对现有技术的不足，提出一种有效的抑制衬底辅助耗尽效应的P型超结横向双扩散金属氧化物半导体管，该结构可以在不增加工艺制造复杂度和困难度的前提下，提高器件的耐压性能。

[0004] 本发明采用如下技术方案：

[0005] 一种P型超结横向双扩散金属氧化物半导体晶体管，包括：N型衬底，在N型衬底上设有超结结构及N型体区，超结结构由P型外延层和镶嵌在P型外延层中的N型半导体区构成，在N型体区上方设有P型源区、N型体接触区及栅氧化层，在超结结构的上方设有P型漏区，在超结结构上方，且位于P型漏区以外的区域设有第一型场氧化层，在栅氧化层上方设有多晶硅栅且多晶硅栅自栅氧化层上方延伸至第一型场氧化层上方，在P型源区、N型体接触区、P型漏区、多晶硅栅和第一型场氧化层上方设有第二型场氧化层，P型源区、P型漏区、N型体接触区及多晶硅栅均接有穿通第二型场氧化层的源极金属引线、漏极金属引线和栅极金属引线，其特征在于，超结结构中的N型半导体区的深度沿从P型源区指向P型漏区的方向上线性变小。

[0006] 与现有技术相比，本发明具有如下优点：

[0007] (1)在传统P型超结横向双扩散金属氧化物半导体晶体管(参照图6)中，P型柱状半导体区11和N型柱状半导体区12杂质浓度和纵向深度是相等的。当在器件P型漏端14施加高压时，P型柱状半导体区11被N型柱状半导体区12和N型衬底1同时耗尽，而N型柱状半导体区12则仅仅被P型半导体区11耗尽。N型衬底1和P型柱状半导体区11之间的额外耗尽现象造成超结结构中N、P柱状半导体区之间的电荷不平衡，导致击穿电压急剧降低。本发明中的P型超结横向双扩散金属氧化物半导体晶体管采用了改进型的超结结构，即在超结结构中N型柱状半导体区12(参照图1)或者N型条状半导体区12(参照图
4)深度小于P型外延层11的厚度，这样使得在N型柱状半导体区12或者N型条状半导体区12下方具有一定厚度的P型外延层11，以隔离衬底辅助耗尽效应对P型外延层11和N型柱状半导体区12或者N型条状半导体区12之间完全耗尽后电荷平衡的干扰现象，有助于提高器件的击穿电压。

[0008] (2)在传统P型超结横向双扩散金属氧化物半导体晶体管(参照图6)中，当器件P型漏端14施加高压时，P型衬底1内的耗尽层厚度在沿着从P型源端4指向P型漏端14的方向逐渐增大。N型衬底1内的耗尽层厚度的这种变化说明N型衬底1辅助耗尽P型半导体区11的这种效应在从P型源端4指向P型漏端14的方向上逐渐增强，并且这种辅助耗尽效应在P型漏端14下方达到了最大值，导致N型柱状半导体区12或者N型条状半导体区12杂质不能完全被P型柱状半导体区11耗尽，产生电荷不平衡现象。传统器件这种漏端严重的电荷不平衡造成器件击穿电压大幅度下降。而本发明中的P型超结横向双扩散金属氧化物半导体晶体管的超结结构中N型柱状半导体区12或者N型条状半导体区12的深度沿着从P型源区4指向P型漏区14的方向上线性减小，并且通过合理设置不同的N型柱状半导体区12或者N型条状半导体区12的深度，可以实现从P型源端4指向P型漏端14的方向上各杂质掺杂区域完全耗尽，即：超结结构中N型柱状半导体区12或者N型条状半导体区12与超结结构中P型外延层11在水平方向上耗尽，超结结构中N型柱状半导体区12或者N型条状半导体区12与其下方的P型外延层11在竖直方向上耗尽，超结结构中的P型外延层11和N型衬底1耗尽。这样各个区域在各个方向上均全耗尽的超结结构能够有效的消除了传统P型超结横向双扩散金属氧化物半导体晶体管中的衬底辅助耗尽效应，做到漂移区内P型外延层和N型柱状半导体区或者N型条状半导体区之间电荷平衡，使得器件的击穿电压大幅度提高。

[0009] (3)本发明的适用性并不局限于超结结构中的N型半导体区由彼此分离的N型柱状半导体区组成，参照图1，同样也可用于N型半导体区由沿着从P型源区4指向P型漏区14的方向上彼此连接为一体的N型条状半导体区组成，参照图4。

附图说明

[0010] 图1是本发明中的P型超结横向双扩散金属氧化物半导体管的三维结构示意图。

[0011] 图2是本发明中的P型超结横向双扩散金属氧化物半导体管的三维结构示意图图1中AA剖面的器件剖面结构图。

[0012] 图3是本发明中的P型超结横向双扩散金属氧化物半导体管的三维结构示意图图1中BB剖面的器件剖面结构图。

[0013] 图4是本发明中另外一种P型超结横向双扩散金属氧化物半导体管的三维结构示意图。

[0014] 图5是本发明中另外一种P型超结横向双扩散金属氧化物半导体管的三维结构示意图图4中AA剖面的器件剖面结构图。

[0015] 图6是传统P型超结横向双扩散金属氧化物半导体管的三维结构示意图。

[0016] 图7是三种不同结构的P型超结横向双扩散金属氧化物半导体管的关态击穿电压大小对比图，可见本发明结构的击穿电压最高。

具体实施方式

[0017] 参照图1，一种P型超结横向双扩散金属氧化物半导体晶体管，包括：N型衬底1，在N型衬底1上设有超结结构及N型体区2，超结结构由P型外延层11和镶嵌在P型外延层11中的N型半导体区12构成，在N型体区2上方设有P型源区4、N型体接触区5及栅氧化层3，在超结结构的上方设有P型漏区14，在超结结构上方，且位于P型漏区14以外的区域设有第一型场氧化层10，在栅氧化层3上方设有多晶硅栅6且多晶硅栅6自栅氧化层3上方延伸至第一型场氧化层10上方，在P型源区4、N型体接触区5、P型漏区14、多晶硅栅6和第一型场氧化层10上方设有第二型场氧化层8，P型源区4、P型漏区14、N型体接触区5及多晶硅栅6均接有穿通第二型场氧化层8的源极金属引线7、漏极金属引线13和栅极金属引线9，其特征在于，超结结构中的N型半导体区12的深度沿从P型源区4指向P型漏区14的方向上线性变小。

[0018] 本实施例中还采用如下技术措施来进一步提高本发明的性能：

[0019] 所述的超结结构中的N型半导体区12可以采用多次外延后离子注入工艺形成，也可以通过采用各向异性干法刻蚀工艺形成沟槽并填充N型掺杂半导体材料形成。

[0020] 所述的超结结构中的N型半导体区12的宽度等于相邻最近的两个N型半导体区12之间的间距。

[0021] 所述的超结结构中的N型半导体区12的杂质浓度等于超结结构中的P型外延层11的杂质浓度。

[0022] 所述的多晶硅栅6可以延伸至第一型场氧化层10上方，形成晶硅场板，进一步降低表面电场峰值，以提高器件击穿电压。

[0023] 所述的漏端金属电极13可以延伸至第一型场氧化层10上方，形成漏端金属场板，降低靠近P型漏端14的表面电场峰值，以提高器件击穿电压。

[0024] 本发明可以采用如下方法来制备：

[0025] 1、选择一块N型硅片作为器件的衬底，然后在N型衬底上外延生长一层掺杂P型杂质的外延层。

[0026] 2、然后在要求N型柱状半导体区深度最大的地方进行表面离子注入磷，并继续外延生长一层掺杂P型杂质的外延层，接着在要求N型柱状半导体区深度最大和次之的地方进行表面离子磷。此后继续外延生长掺杂P型杂质的外延层，并在需要形成N型柱状半导体区的地方逐次进行表面离子注入磷，直至所有需要注入形成N型柱状半导体区的地方全部完成了表面离子注入磷。然后进行退火形成N型柱状半导体区。

[0027] 3、然后在表面离子注入磷，并退火推阱，形成N型体区，接着生长第一型场氧化层、栅氧化层，然后淀积多晶硅并刻蚀形成多晶硅栅。

[0028] 4、然后分别进行源漏注入形成P型源区、P型漏区及N型体接触区。

[0029] 5、然后进行生长第二型场氧化层，并刻出源区、漏区和栅区接触孔，然后淀积金属层并进行刻蚀，形成P型超结横向双扩散金属氧化物半导体晶体管的源极金属、漏极金属和栅极金属。最后对整个器件进行钝化处理。

[0030] 本发明也可以采用如下方法来制备：

[0031] 1、选择一块N型硅片作为器件的衬底，然后在N型衬底上外延生长一层掺杂P型杂质的外延层。

[0032] 2、然后在表面离子注入磷，并退火推阱，形成N型体区，然后在需要形成N型条状半导体区的地方进行各向异性等离子体刻蚀P型外延层以形成硅槽，并用N型半导体材料填充硅槽已形成N型条状半导体区。

[0033] 3、接着生长第一型场氧化层、栅氧化层，然后淀积多晶硅并刻蚀形成多晶硅栅。

[0034] 4、然后分别进行源漏注入形成P型源区、P型漏区及N型体接触区。

[0035] 5、然后进行生长第二型场氧化层，并刻出源区、漏区和栅区接触孔，然后淀积金属层并进行刻蚀，形成P型超结横向双扩散金属氧化物半导体晶体管的源极金属、漏极金属和栅极金属。最后对整个器件进行钝化处理。