PMOS硅基底凹陷工艺转让专利
申请号 : CN200910200992.1
文献号 : CN102110607B
文献日 : 2012-07-18
发明人 : 王新鹏
申请人 : 中芯国际集成电路制造(上海)有限公司
摘要 :
本发明公开了一种P型金属氧化物半导体管硅基底凹陷工艺：在半导体衬底，即硅基底上依次形成栅氧化层、多晶硅层和接触氧化硅层；对所述多晶硅层掺杂之后，在接触氧化硅层的表面形成低温氧化物层；在低温氧化物层的表面形成图案化的光阻胶层，定义所述多晶硅层形成栅极的位置；以图案化的光阻胶层为掩膜，依次刻蚀低温氧化物层、接触氧化硅层、多晶硅层及栅氧化层，并去除图案化的光阻胶层；形成位于栅氧化层、多晶硅层、接触氧化硅层和低温氧化物层两侧的氮化硅侧壁层；刻蚀具有侧壁层的多晶硅层两侧的半导体衬底，形成硅基底凹陷区；在硅基底凹陷区中外延生长硅锗聚合体。该方法克服了PMOS结构上的蘑菇头缺陷。
权利要求 :
1.一种P型金属氧化物半导体管硅基底凹陷工艺，该方法包括：在半导体衬底上依次形成栅氧化层、多晶硅层和接触氧化硅层；所述半导体衬底为硅基底；
对所述多晶硅层掺杂之后，在所述接触氧化硅层的表面形成低温氧化硅；
在所述低温氧化硅的表面形成图案化的光阻胶层，定义所述多晶硅层形成栅极的位置；
以图案化的光阻胶层为掩膜，依次刻蚀低温氧化硅、接触氧化硅层、多晶硅层及栅氧化层，并去除图案化的光阻胶层；
在半导体衬底、低温氧化硅的表面，及栅氧化层、多晶硅层、接触氧化硅层和低温氧化硅的侧面，沉积氮化层；
干法异向刻蚀氮化层，形成位于栅氧化层、多晶硅层、接触氧化硅层和低温氧化硅两侧的侧壁层；刻蚀具有侧壁层的多晶硅层两侧的半导体衬底，形成硅基底凹陷区；
在硅基底凹陷区中外延生长硅锗聚合体；以所述硅锗聚合体为基础，进行P型离子注入形成源漏极。
2.如权利要求1所述的方法，其特征在于，所述低温氧化硅为干法异向刻蚀氮化层时的刻蚀终止层。
说明书 :
PMOS硅基底凹陷工艺
技术领域
[0001] 本发明涉及半导体元器件制造技术领域，特别涉及一种PMOS硅基底凹陷工艺。 背景技术
[0002] 目前，由于硅锗聚合物的晶格常数(lattice constant)在压缩应力的作用下减小，从而提高空穴迁移率进而升高驱动电流的强度。将硅锗聚合体与硅相比较，采用硅锗聚合体时源漏极注入的离子具有更高的活性，因而硅锗聚合体构成的源漏极的电阻更低，最后制成的P型金属氧化物半导体管(PMOS)具有更好的性能。并且，通过改变硅锗聚合体中Ge的浓度，该技术可以应用于较小尺寸的制程。
[0003] 结合图1a至图1f，对现有技术PMOS硅基底凹陷工艺进行说明，其包括以下步骤： [0004] 步骤11，在半导体衬底101上生成栅氧化层102，接着在该栅氧化层102上沉积多晶硅层103，然后为了减少对多晶硅层进行掺杂时离子对多晶硅层的损伤，在多晶硅层103上先生长一层接触氧化硅层104，再对多晶硅层103进行离子掺杂，接着在接触氧化硅层104上沉积硬掩膜层105，为氮化硅层。最后，在硬掩膜层105上形成图案化的光阻胶层
106，定义多晶硅层103所形成的栅极的位置。如图1a所示。其中半导体衬底为硅基底。 [0005] 步骤12，如图1b所示，以图案化的光阻胶层106为掩膜，依次刻蚀硬掩膜层105、接触氧化硅层104、多晶硅层103及栅氧化层102，并去除图案化的光阻胶层106。 [0006] 步骤13，如图1c所示，在上述结构的表面，即半导体衬底101、硬掩 膜层105的表面，及栅氧化层102、多晶硅层103、接触氧化硅层104和硬掩膜层105的侧面，沉积氧化层
107，再在氧化层107的表面沉积氮化层108。其中，氧化层107和氮化层108的厚度用于在形成侧壁层后，定义后续多晶硅层103与硅基底凹陷中外延生长硅锗聚合体的距离。 [0007] 步骤14，如图1d所示，干法异向刻蚀氮化层108，形成位于栅氧化层102、多晶硅层
103、接触氧化硅层104和硬掩膜层105两侧的侧壁层，刻蚀停止在107的表面。 [0008] 步骤15、如图1e所示，干法异向刻蚀氧化层107，形成位于栅氧化层102、多晶硅层
103、接触氧化硅层104和硬掩膜层105两侧的侧壁层，刻蚀停止在半导体衬底101的表面，此外将对硬掩膜层105造成一定的刻蚀。继而刻蚀具有侧壁层的多晶硅层两侧的半导体衬底101，形成硅基底凹陷区109。
106，定义多晶硅层103所形成的栅极的位置。如图1a所示。其中半导体衬底为硅基底。 [0005] 步骤12，如图1b所示，以图案化的光阻胶层106为掩膜，依次刻蚀硬掩膜层105、接触氧化硅层104、多晶硅层103及栅氧化层102，并去除图案化的光阻胶层106。 [0006] 步骤13，如图1c所示，在上述结构的表面，即半导体衬底101、硬掩 膜层105的表面，及栅氧化层102、多晶硅层103、接触氧化硅层104和硬掩膜层105的侧面，沉积氧化层
107，再在氧化层107的表面沉积氮化层108。其中，氧化层107和氮化层108的厚度用于在形成侧壁层后，定义后续多晶硅层103与硅基底凹陷中外延生长硅锗聚合体的距离。 [0007] 步骤14，如图1d所示，干法异向刻蚀氮化层108，形成位于栅氧化层102、多晶硅层
103、接触氧化硅层104和硬掩膜层105两侧的侧壁层，刻蚀停止在107的表面。 [0008] 步骤15、如图1e所示，干法异向刻蚀氧化层107，形成位于栅氧化层102、多晶硅层
103、接触氧化硅层104和硬掩膜层105两侧的侧壁层，刻蚀停止在半导体衬底101的表面，此外将对硬掩膜层105造成一定的刻蚀。继而刻蚀具有侧壁层的多晶硅层两侧的半导体衬底101，形成硅基底凹陷区109。
[0009] 步骤16，如图1f所示，在硅基底凹陷区109中外延生长硅锗聚合体，即硅锗聚合体填充在凹陷区内，最后以所述硅锗聚合体为基础，进行深离子注入形成源漏极，PMOS形成源漏极时注入元素类型为P型，即硼、氟化硼等。其中，硅基底凹陷区109与多晶硅层103之间的水平距离为氧化层107和氮化层108经异向刻蚀之后形成的复合侧壁层厚度。 [0010] 需要注意的是，在干法异向刻蚀氧化层107的过程中，由于刻蚀气体一般为四氟化碳，对氧化物和氮化物的选择比不高，选择比一般在1.5～1，在刻蚀完显露出的，位于硬掩膜层105表面的氧化层107之后，很难停止刻蚀，导致很大部分的氮化层108形成的侧壁层，以及硬掩膜层105都被严重损耗。如果氮化层108形成的侧壁层的厚度没有足够厚，对其里面的多晶硅层103保护不够的话，在步骤16中外延生长硅锗聚合体的时候，锗离子会同时打到相当薄的氮化层108上，很容易渗透到其里面的多晶硅层，形成硅锗聚合物，在外延生长的整个过程中，硅锗聚合物会在PMOS结构上越堆越多，形成蘑菇头缺陷(mushroom head defect)，如图2中椭圆内所示的絮状蘑菇头缺陷。
发明内容
[0011] 有鉴于此，本发明解决的技术问题是：克服PMOS结构上的蘑菇头缺陷。 [0012] 为解决上述技术问题，本发明的技术方案具体是这样实现的： [0013] 本发明公开了一种P型金属氧化物半导体管硅基底凹陷工艺，该方法包括： [0014] 在半导体衬底上依次形成栅氧化层、多晶硅层和接触氧化硅层；所述半导体衬底为硅基底；
[0015] 对所述多晶硅层掺杂之后，在所述接触氧化硅层的表面形成低温氧化硅； [0016] 在所述低温氧化硅的表面形成图案化的光阻胶层，定义所述多晶硅层形成栅极的位置；
[0017] 以图案化的光阻胶层为掩膜，依次刻蚀低温氧化硅、接触氧化硅层、多晶硅层及栅氧化层，并去除图案化的光阻胶层；
[0018] 在半导体衬底、低温氧化硅的表面，及栅氧化层、多晶硅层、接触氧化硅层和低温氧化硅的侧面，沉积氮化层；
[0019] 干法异向刻蚀氮化层，形成位于栅氧化层、多晶硅层、接触氧化硅层和低温氧化硅两侧的侧壁层；刻蚀具有侧壁层的多晶硅层两侧的半导体衬底，形成硅基底凹陷区； [0020] 在硅基底凹陷区中外延生长硅锗聚合体；以所述硅锗聚合体为基础，进行P型离子注入形成源漏极。
[0021] 所述低温氧化硅为干法异向刻蚀氮化层时的刻蚀终止层。
[0022] 由上述的技术方案可见，本发明在PMOS硅基底凹陷工艺中，在接触氧化硅层的表面沉积致密的低温氧化物层，而不是硬掩膜氮化层，而且用于形成侧壁层的只有单层的氮化层，在与现有技术复合侧壁层沉积厚度相同的情况下，本发明刻蚀氮化层形成侧壁层之后的厚度明显比现有技术刻蚀复合侧壁层的厚，侧壁层留有足够的厚度就可以对其里面的多晶硅层形成保护，从而有效防止外延生长硅锗聚合体的时候，锗渗透到多晶硅层，形成硅锗聚合物，进而形成mushroom head defect。
附图说明
[0023] 图1a至图1f为现有技术PMOS硅基底凹陷工艺的具体结构示意图。 [0024] 图2为硅基底凹陷工艺完成之后，具有蘑菇头缺陷的PMOS。
[0025] 图3为本发明PMOS硅基底凹陷工艺的流程示意图。
[0026] 图4a至图4e为本发明PMOS硅基底凹陷工艺的具体结构示意图。 具体实施方式
[0027] 为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
[0028] 本发明的核心思想是：公开了一种P型金属氧化物半导体管硅基底凹陷工艺，该方法包括：
[0029] 在半导体衬底上依次形成栅氧化层、多晶硅层和接触氧化硅层；所述半导体衬底为硅基底；
[0030] 对所述多晶硅层掺杂之后，在所述接触氧化硅层的表面形成低温氧化物层； [0031] 在所述低温氧化物层的表面形成图案化的光阻胶层，定义所述多晶硅层形成栅极的位置；
[0032] 以图案化的光阻胶层为掩膜，依次刻蚀低温氧化物层、接触氧化硅层、多晶硅层及栅氧化层，并去除图案化的光阻胶层；
[0033] 在半导体衬底、低温氧化物层的表面，及栅氧化层、多晶硅层、接触氧化硅层和低温氧化物层的侧面，沉积氮化层；
[0034] 干法异向刻蚀氮化层，形成位于栅氧化层、多晶硅层、接触氧化硅层和低温氧化物层两侧的侧壁层；刻蚀具有侧壁层的多晶硅层两侧的半导体衬底，形成硅基底凹陷区； [0035] 在硅基底凹陷区中外延生长硅锗聚合体；以所述硅锗聚合体为基础，进行P型离子注入形成源漏极。
[0036] 具体地，本发明PMOS硅基底凹陷工艺的流程示意图如图3所示，下面结合图4a至图4e对方法制作中的具体结构示意图详细进行说明。
[0037] 步骤31，在半导体衬底101上生成栅氧化层102，接着在该栅氧化层102上沉积多晶硅层103，然后为了减少对多晶硅层进行掺杂时离子对多晶硅层的损伤，在多晶硅层103上先生长一层接触氧化硅层104，再对多晶硅层103进行离子掺杂，接着在接触氧化硅层104上沉积低温氧化物层(LTO)305，LTO的成分为氧化硅，由于采用了低温下的沉积方法所以比较致密，可以用来作为刻蚀PMOS硅基底凹陷区时的硬掩膜层。最后，在LTO305上形成图案化的光阻胶层106，定义多晶硅层103所形成的栅极的位置。如图4a所示。其中半导体衬底为硅基底。
[0038] 步骤32，如图4b所示，以图案化的光阻胶层106为掩膜，依次刻蚀LTO305、接触氧化硅层104、多晶硅层103及栅氧化层102，并去除图案化的光阻胶层106。 [0039] 步骤33，如图4c所示，在上述结构的表面，即半导体衬底101、LTO305的表面，及栅氧化层102、多晶硅层103、接触氧化硅层104和LTO305的侧面，沉积氮化层306，氮化层306的厚度用于在形成侧壁层后，定义后续多晶硅层103与硅基底凹陷中外延生长硅锗聚合体的距离。
[0040] 步骤34，如图4d所示，干法异向刻蚀氮化层306，形成位于栅氧化层102、多晶硅层103、接触氧化硅层104和LTO305两侧的侧壁层，继而刻蚀具有侧壁层的多晶硅层两侧的半导体衬底101，形成硅基底凹陷区109。
[0041] 步骤35，如图4e所示，在硅基底凹陷区109中外延生长硅锗聚合体，最后以所述硅锗聚合体为基础，进行深离子注入形成源漏极，PMOS形成源漏极时注入元素类型为P型，即硼、氟化硼等。其中，硅基底凹陷区109与多晶硅层103之间的水平距离为氮化层306经异向刻蚀之后形成的侧壁层厚度。
[0042] 从上述方案中可以看出，与现有技术不同的是：在接触氧化硅层104的表面沉积了致密的LTO305，而不是硬掩膜层，而且用于形成侧壁层的只有 单层的氮化层306。这样刻蚀氮化层306形成侧壁层时，刻蚀气体一般为C4F6，C4F8，C5F8，CH2F2，CHF3等，此类刻蚀气体的特点是碳元素和氟元素的比例较高，对氮化物和氧化物的选择比也较高，选择比一般在3～4，在刻蚀完LTO305表面的氮化层306之后，停止刻蚀很容易控制，不但LTO305的厚度不会被严重损耗，而且更重要的是：干法异向刻蚀氮化层306之后，侧壁层可以保留很好的形状，即侧壁层留有足够的厚度对其里面的多晶硅层103形成保护，从而有效防止外延生长硅锗聚合体的时候，锗渗透到多晶硅层，形成硅锗聚合物，进而形成mushroom head defect。具体实施例中，通过本发明的方法，氮化层306形成侧壁层之后，其厚度为120～130埃，而现有技术中氧化层107和氮化层108形成侧壁层之后，其总共厚度只有75～80埃。上述数值比较，足以说明现有技术方法的缺陷。
[0043] 按照现有技术中PMOS硅基底凹陷工艺的制作方法，mushroom headdefect非常严重，经缺陷扫描检测，晶圆中mushroom head defect的数量为4000多颗(ea)，而通过本发明的流程方法，晶圆中mushroom head defect的数量只有不到100多颗。 [0044] 另外，本发明的技术方案不但效果明显，而且实现简单，由于现有技术中采用硬掩膜氮化层作为刻蚀PMOS硅基底凹陷区时的硬掩膜层，所以侧壁层采用了氧化层107和氮化层108的复合结构，这样，刻蚀形成氮化层108的侧壁层时，刻蚀很容易在氧化层107上停止，否则的话在该刻蚀过程中会大量损耗硬掩膜层105，而本发明省略了沉积氧化层107，以及刻蚀氧化层107形成侧壁层的步骤，节省了产出时间，提高了生产效率。需要说明的是，本发明却不会出现现有技术中硬掩膜层被大量损耗的问题，这是因为本发明将LTO作为刻蚀PMOS硅基底凹陷区时的硬掩膜层，刻蚀形成氮化层306的侧壁层时，刻蚀很容易在LTO上停止，所以采用本发明的方法实现起来更为简单、高效。
[0045] 虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。