嵌入式半导体器件的制作方法

摘要

本发明公开了一种嵌入式半导体器件的制作方法，具有以下几个特点：低功耗型半导体器件的NMOS管和PMOS管栅极大于预定宽度；分别对低功耗型半导体器件的NMOS管和PMOS管以及常规型半导体器件的NMOS管和PMOS管的栅极进行预掺杂；低功耗型半导体器件的NMOS管和PMOS管的LDD注入的剂量小于预定剂量；采用应力记忆工艺在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极下方的沟道中产生张应力。该方法采用同一制作流程在同一晶圆上同时完成了常规型半导体器件和低功耗型半导体器件的制作，简化了半导体器件的制作流程。

权利要求

1.一种嵌入式半导体器件的制作方法，该方法包括：

提供一晶圆，在晶圆的衬底内形成用于隔离有源区的浅沟槽隔离区STI，并在有源区内按照低功耗型半导体器件的栅氧化层的预定厚度分别形成低功耗型半导体器件的N型金属氧化物半导体NMOS管、低功耗型半导体器件的P型金属氧化物半导体PMOS管的栅氧化层，按照常规型半导体器件的栅氧化层的预定厚度分别形成常规型半导体器件的NMOS管、常规型半导体器件的PMOS管的栅氧化层；

在栅氧化层之上分别形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极，其中，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管栅极大于预定宽度的10至20纳米；

分别对低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极进行预掺杂；

分别在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极两侧的衬底上进行轻掺杂漏LDD注入，其中，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的LDD注入的剂量小于预定剂量的5%至10%；

在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极两侧分别形成外侧墙；

分别在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的外侧墙两侧的半导体衬底上进行离子注入，形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的漏极和源极；

采用应力记忆工艺在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极下方的沟道中产生张应力。

说明书

嵌入式半导体器件的制作方法

技术领域

[0001] 本发明涉及半导体技术，特别涉及一种嵌入式半导体器件的制作方法。

背景技术

[0002] 半导体器件通常包括两种类型，一种为低功耗(low power)型半导体器件，另一种为常规(generic)型半导体器件。其中，低功耗型半导体器件需要较大的驱动电压，例如1.1伏至1.3伏，而饱和电流比较小，例如，低功耗型半导体器件的P型金属氧化物半导体(PMOS)管的饱和电流约为260至300微安每平方微米，低功耗型半导体器件的N型金属氧化物半导体(NMOS)管的饱和电流约为550至600微安每平方微米。相对于低功耗型半导体器件，常规型半导体器件的需要较小的驱动电压，例如0.9至1.1伏伏，而饱和电流比较大，例如，常规型半导体器件的PMOS管的饱和电流约为350至400微安每平方微米，常规型半导体器件的NMOS管的饱和电流约为750至800微安每平方微米。其中，需要说明的是，无论对于低功耗型半导体器件和常规型半导体器件来说，NMOS管的饱和电流都大于PMOS管的饱和电流。另外，饱和电流为半导体器件的工作时的电流，也称工作电流。

[0003] 在传统的半导体制作工艺中，低功耗型半导体器件和常规型半导体器件由于工艺要求不同，因此是分别进行制作的，且制作于不同的晶圆上。下面分别对现有技术中的低功耗型半导体器件和常规型半导体器件的制作方法进行说明。

[0004] 图1为现有技术中低功耗型半导体器件的制作方法的流程图，如图1所示，该方法主要包括：

[0005] 步骤101，提供一晶圆，在晶圆的衬底内形成用于隔离有源区的浅沟槽隔离区(STI)、N阱和P阱。

[0006] 首先，通过光刻和刻蚀等工艺，在衬底内形成用于隔离有源区的STI。

[0007] 然后，采用双阱离子注入工艺来定义低功耗型半导体器件的NMOS管和PMOS管的有源区，从而得到低功耗型半导体器件的P阱和N阱。

[0008] 步骤102，在衬底表面生长栅氧化层，并淀积多晶硅，利用光刻和刻蚀等工艺在P阱上方形成低功耗型半导体器件的NMOS管的多晶硅栅极结构，在N阱上方形成低功耗型半导体器件的PMOS管的多晶硅栅极结构。

[0009] 首先，进行栅氧化层的生长，需要说明的是，为了减小栅极漏电流，与常规型半导体器件相比，低功耗型半导体器件的栅氧化层的厚度比较大，通常为14至18埃。

[0010] 然后，通过化学气相淀积(CVD)工艺，在晶圆表面淀积一层多晶硅；之后，通过光刻和刻蚀等工艺，制作出低功耗型半导体器件的NMOS管和PMOS管的多晶硅栅极结构。

[0011] 本发明所述多晶硅栅极结构包括由多晶硅构成的多晶硅栅极和位于多晶硅栅极下方的栅氧化层。

[0012] 至此，完成了低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的多晶硅栅极结构的制作。

[0013] 步骤103，对低功耗型半导体器件的NMOS管的多晶硅栅极进行预掺杂。

[0014] 对于低功耗型半导体器件来说，NMOS管的饱和电流比PMOS管的饱和电流大，因此，通常采用掺杂的方法减小NMOS管的栅极的电学厚度，以此来达到增大NMOS管的饱和电流的目的。

[0015] 步骤104，在衬底表面淀积6至10纳米的氮化硅(Si3N4)，并采用干法刻蚀工艺对氮化硅进行刻蚀，在低功耗型半导体器件的NMOS管和PMOS管的多晶硅栅极结构的两侧形成内侧墙。

[0016] 内侧墙可用于控制后续进行轻掺杂漏(LDD)注入后离子经过退火扩散后与栅氧化层的重叠程度，从而有效地控制了漏源极之间的漏电流。

[0017] 步骤105，分别在低功耗型半导体器件的NMOS管和PMOS管的多晶硅栅极结构两侧的衬底上进行LDD注入。

[0018] 在LDD注入之前，需要首先利用光刻定义出需要进行LDD注入的区域；然后，利用掺杂材料进行LDD注入，从而使衬底的上表面成为非晶态，大质量材料和表面非晶态有助于形成浅结。

[0019] 步骤106，在衬底表面依次淀积二氧化硅(SiO2)和氮化硅，并采用干法刻蚀工艺对二氧化硅和氮化硅进行刻蚀，在内侧墙两侧形成低功耗型半导体器件的NMOS管和PMOS管的外侧墙。

[0020] 其中，外侧墙包括第一侧墙和第二侧墙，第一侧墙为刻蚀后为二氧化硅，第二侧墙为刻蚀后的氮化硅。

[0021] 步骤107，在低功耗型半导体器件的NMOS管的外例墙两侧的衬底上进行离子注入，从而形成低功耗型半导体器件的NMOS管的漏极和源极；在低功耗型半导体器件的PMOS管的外侧墙两侧的衬底上进行离子注入，从而形成低功耗型半导体器件的PMOS管的漏极和源极。

[0022] 至此，完成了低功耗型半导体器件的NMOS管和PMOS管的漏极、源极的制作。

[0023] 本流程结束。

[0024] 图2为现有技术中常规型半导体器件的制作方法的流程图。如图2所示，该方法主要包括：

[0025] 步骤201，提供一晶圆，在晶圆的衬底内形成用于隔离有源区的STI、N阱和P阱。

[0026] 步骤201与步骤101的内容相同，可参考步骤101的相应内容。

[0027] 步骤202，在衬底表面生长栅氧化层，并淀积多晶硅，利用光刻和刻蚀等工艺在P阱上方形成常规型半导体器件的NMOS管的多晶硅栅极结构，在N阱上方形成常规型半导体器件的PMOS管的多晶硅栅极结构。

[0028] 首先，进行栅氧化层的生长，需要说明的是，由于常规型半导体器件对漏电流的容忍度比较大，其可承受相对较大的漏电流，与低功耗半导体器件相比，常规型半导体器件的栅氧化层的厚度比较小，通常为8至12埃。

[0029] 其次，常规型半导体器件的多晶硅栅极结构的形成方法与低功耗型半导体器件的多晶硅栅极结构的形成方法相同，可参考步骤102中相应的内容。

[0030] 至此，完成了常规型半导体器件的NMOS管和PMOS管的多晶硅栅极结构的制作。

[0031] 步骤203，对常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的多晶硅栅极分别进行预掺杂。

[0032] 由于常规型半导体器件的NMOS管和PMOS管要求具有比较大饱和电流，因此，需要分别对PMOS管的多晶硅栅极和NMOS管的多晶硅栅极进行掺杂，以此来减小PMOS管和NMOS管的栅极的电学厚度，使得常规型半导体器件的NMOS管和PMOS管具备较大的饱和电流。

[0033] 步骤204，分别在常规型半导体器件的NMOS管和PMOS管的多晶硅栅极结构两侧的衬底上进行LDD注入。

[0034] 步骤204与步骤105的内容相同，可参考步骤105的相应内容。

[0035] 步骤205，在衬底表面依次淀积二氧化硅和氮化硅，并采用干法刻蚀工艺对二氧化硅和氮化硅进行刻蚀，在常规型半导体器件的NMOS管和PMOS管的多晶硅栅极结构的两侧形成的外侧墙。

[0036] 其中，外侧墙包括第一侧墙和第二侧墙，第一例墙为刻蚀后为二氧化硅，第二侧墙为刻蚀后的氮化硅。

[0037] 需要说明的是，对于常规型半导体器件来说，不需要进行内侧墙的制作，这是因为，常规型半导体器件对漏电流的容忍度比较大，因而不需通过内侧墙的制作来减小漏电流的大小。

[0038] 步骤206，在常规型半导体器件的NMOS管的外侧墙两侧的衬底上进行离子注入，从而形成常规型半导体器件的NMOS管的漏极和源极；在常规型半导体器件的PMOS管的外侧墙两侧的衬底上进行离子注入，从而形成常规型半导体器件的PMOS管的漏极和源极。

[0039] 步骤206与步骤107的内容相同。

[0040] 至此，完成了常规型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的漏极、源极的制作。

[0041] 步骤207，采用应力记忆工艺在沟道中产生张应力。

[0042] 当在[100]晶向的沟道中产生张应力时，可以增大电子的迁移率，而对空穴的迁移率影响比较小；当在沟道中产生压应力时，会增大空穴迁移率，减小电子的迁移率。而NMOS管的载流子为电子，PMOS管的载流子为空穴。对于常规型半导体器件来说，常规型半导体器件的NMOS管的饱和电流要求远远大于常规型半导体器件的PMOS管的饱和电流，因此，采用应力记忆工艺在沟道中形成张应力，从而增大电子的迁移率，增大常规型半导体器件的NMOS管的饱和电流。

[0043] 由于饱和电流与载流子的迁移率、载流子的浓度成正比，因此采用应力记忆工艺增大NMOS管的沟道中载流子的迁移率，增大了饱和电流，从而满足常规型半导体器件的NMOS管的较大的饱和电流。

[0044] 另外，应力记忆工艺的原理是在半导体器件的多晶硅栅极上淀积张应力膜，例如氮化硅薄膜，通过高温退火从而在沟道内引入张应力，提高了电子的迁移率，同时，张应力膜的沉积条件决定着所产生的张应力的大小，需要说明的是，由于张应力膜只可产生张应力，而不产生压应力，因此，对于[100]晶向的的沟道，在增大了电子的迁移率的同时，并不会减少空穴的迁移率。

[0045] 本流程结束。

[0046] 综上，对低功耗型半导体器件和常规型半导体器件的制作方法进行简单的总结。

[0047] 低功耗型半导体器件的制作具有以下几个特点：第一，为了减小栅极的漏电流，低功耗型半导体器件的栅氧化层的厚度比较大；第二；在低功耗型半导体器件的NMOS管和PMOS管的多晶硅栅极结构的两侧形成内侧墙，用于控制漏源极之间的漏电流；第三，与低功耗型半导体器件的PMOS管的饱和电流相比，低功耗型半导体器件的NMOS管需要比较大的饱和电流，因此当形成低功耗型半导体器件的NMOS管的栅极后，对低功耗型半导体器件的NMOS管的多晶硅栅极进行预掺杂，从而减小栅极的电学厚度，增大饱和电流。

[0048] 常规型半导体器件的制作具有以下几个特点：第一，常规型半导体器件对漏电流的容忍度比较大，因此，与低功耗型半导体器件的栅氧化层的厚度相比，常规型半导体器件的栅氧化层的厚度比较小；第二，常规型半导体器件的NMOS管和PMOS管的饱和电流比较大，因此对常规型半导体器件的NMOS管和PMOS管的多晶硅栅极都进行预掺杂，从而减小NMOS管和PMOS管的栅极的电学厚度，增大饱和电流；第三，采用应力记忆工艺增大电子的迁移率，从而增大了NMOS管的饱和电流。

[0049] 可见，在现有技术中，由于低功耗型半导体器件和常规型半导体器件的制作方法存在差别，因此通常是在不同的晶圆上分别对低功耗型半导体器件和常规型半导体器件进行制作，制作流程比较复杂。

发明内容

[0050] 有鉴于此，本发明提供一种嵌入式半导体器件的制作方法，简化了半导体器件的制作流程。

[0051] 为解决上述技术问题，本发明的技术方案是这样实现的：

[0052] 一种嵌入式半导体器件的制作方法，该方法包括：

[0053] 提供一晶圆，在晶圆的衬底内形成用于隔离有源区的浅沟槽隔离区STI，并在有源区内按照低功耗型半导体器件的栅氧化层的预定厚度分别形成低功耗型半导体器件的N型金属氧化物半导体NMOS管、低功耗型半导体器件的P型金属氧化物半导体PMOS管的栅氧化层，按照常规型半导体器件的栅氧化层的预定厚度分别形成常规型半导体器件的NMOS管、常规型半导体器件的PMOS管的栅氧化层；

[0054] 在栅氧化层之上分别形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极，其中，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管栅极大于预定宽度；

[0055] 分别对低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极进行预掺杂；

[0056] 分别在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极两侧的衬底上进行轻掺杂漏LDD注入，其中，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的LDD注入的剂量小于预定剂量；

[0057] 在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极两侧分别形成外侧墙；

[0058] 分别在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的外侧墙两侧的半导体衬底上进行离子注入，形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的漏极和源极；

[0059] 采用应力记忆工艺在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极下方的沟道中产生张应力。

[0060] 所述低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管栅极大于预定宽度的10至20纳米。

[0061] 所述低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的LDD注入的剂量小于预定剂量的5％至10％。

[0062] 可见，在本发明中，采用同一制作流程在同一晶圆上同时完成了常规型半导体器件和低功耗型半导体器件的制作，能够简化半导体器件的制作流程。

附图说明

[0063] 图1为现有技术中低功耗型半导体器件的制作方法的流程图。

[0064] 图2为现有技术中常规型半导体器件的制作方法的流程图。

[0065] 图3为本发明所提供的一种嵌入式半导体器件的制作方法的流程图。

具体实施方式

[0066] 为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。

[0067] 图3为本发明所提供的一种嵌入式半导体器件的制作方法的流程图。如图3所示，该方法包括以下步骤：

[0068] 步骤301，提供一晶圆，在晶圆的衬底内形成用于隔离有源区的STI，并在有源区内按照低功耗型半导体器件的栅氧化层的预定厚度分别形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管的栅氧化层，按照常规型半导体器件的栅氧化层的预定厚度分别形成常规型半导体器件的NMOS管、常规型半导体器件的PMOS管的栅氧化层。

[0069] 由于低功耗型半导体器件的栅氧化层和常规型半导体器件的栅氧化层的厚度不一致，因此，在形成低功耗型半导体器件和常规型半导体器件的栅氧化层时通常采用以下方法：首先按照低功耗型半导体器件的栅氧化层的预定厚度进行栅氧化层的生长，不妨假设低功耗型半导体器件的栅氧化层的预定厚度为a，常规型半导体器件的栅氧化层的预定厚度为b，然后施加掩膜，将常规型半导体器件区域的厚度为a的栅氧化层全部蚀刻掉，在常规型半导体器件区域生长厚度为b的栅氧化层。

[0070] 当然，还可采用其他的方法分别在低功耗型半导体器件区域形成厚度a的栅氧化层，在常规型半导体器件区域形成厚度b的栅氧化层。

[0071] 步骤302，在栅氧化层之上分别形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极，其中，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管栅极大于预定宽度的10至20纳米。

[0072] 由于低功耗型半导体器件的栅极的实际宽度大于预定宽度，因此，可达到减小漏源极之间漏电流的目的，这样，在后续步骤中，就省略了为低功耗型半导体器件制作内侧墙的步骤，与常规型半导体器件的制作流程一致。

[0073] 栅极宽度增大，相当于增加了电容，降低了半导体器件的响应速度，由于低功耗半导体器件对响应速度的要求通常比较低，因此增大低功耗型半导体器件的栅极的宽度不会对器件的使用造成影响，另外，在本步骤中，没有增大常规型半导体器件的栅极的宽度，满足了常规型半导体器件的快速响应要求。

[0074] 步骤303，分别对低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的多晶硅栅极进行预掺杂。

[0075] 在现有技术中，对低功耗型半导体器件的NMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管进行了预掺杂，而在本步骤中，相当于对低功耗型半导体器件的PMOS管进行了额外的预掺杂。

[0076] 对低功耗型半导体器件的PMOS管进行的额外的预掺杂会减小低功耗型半导体器件的PMOS管的栅极的电学厚度，这样就增大了低功耗型半导体器件的PMOS管的饱和电流，使得低功耗型半导体器件的PMOS管饱和电流偏离期望值，因此，在后续步骤中进行了相应的调整，可参考步骤304中的相应说明。

[0077] 步骤304，分别在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极两侧的衬底上进行LDD注入，其中，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的LDD注入的剂量小于预定剂量大约5％至10％。

[0078] 所述预定剂量为现有技术中LDD的剂量相同，即步骤105中所采用的LDD的剂量。

[0079] 降低低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的LDD注入的剂量，则降低了低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的载流子的浓度，与现有技术相比，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的饱和电流有所减小，这样，对于低功耗型半导体器件的PMOS管来说，补偿了步骤303中增大了低功耗型半导体器件的PMOS管的饱和电流的缺陷，但是对于低功耗型半导体器件的NMOS管来说，是不需要刻意减小低功耗型半导体器件的NMOS管的饱和电流的，因此，在后续步骤中进行了相应的补偿，可参考步骤307中的相应说明。

[0080] 步骤305，在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极两侧分别形成外侧墙。

[0081] 在本步骤中，不需进行内侧墙的制造，可参照现有技术中的方法进行外侧墙的制造。

[0082] 步骤306，分别在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的外侧墙两侧的半导体衬底上进行离子注入，形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的漏极和源极。

[0083] 步骤306与现有技术相同，此处不予赘述。

[0084] 步骤307，采用应力记忆工艺在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极下方的沟道中产生张应力。

[0085] 在本步骤中，在沟道中引进了张应力，从而增大了电子的迁移率，增大了NMOS管的饱和电流，而不影响PMOS管的饱和电流。

[0086] 至此，本流程结束。

[0087] 可见，在本发明中，对现有技术中的常规型半导体器件和低功耗型半导体器件的制作方法进行了融合。具体地说，首先，在有源区内按照低功耗型半导体器件的栅氧化层的预定厚度分别形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管的栅氧化层，按照常规型半导体器件的栅氧化层的预定厚度分别形成常规型半导体器件的NMOS管、常规型半导体器件的PMOS管的栅氧化层，其次，在栅氧化层之上分别形成低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极，其中，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管栅极大于预定宽度，然后，分别对低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的多晶硅栅极进行预掺杂，接着，分别在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极两侧的衬底上进行LDD注入，其中，低功耗型半导体器件的NMOS管和低功耗型半导体器件的PMOS管的LDD注入的剂量小于预定剂量，然后，在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极两侧分别形成外侧墙，分别在NMOS管和PMOS管的外侧墙两侧的半导体衬底上进行离子注入，形成NMOS管和PMOS管的漏极和源极，最后，采用应力记忆工艺在低功耗型半导体器件的NMOS管、低功耗型半导体器件的PMOS管、常规型半导体器件的NMOS管和常规型半导体器件的PMOS管的栅极下方的沟道中产生张应力，。

[0088] 这样，采用同一制作流程在同一晶圆上同时完成了常规型半导体器件和低功耗型半导体器件的制作，相当于在常规型半导体器件的制作中嵌入了低功耗型半导体器件的制作，或在低功耗型半导体器件的制作中嵌入了常规型半导体器件的制作，简化了半导体器件的制作流程。

[0089] 以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。