包括静电感应晶体管和薄膜晶体管的电子器件、电子器件制造方法和显示面板

摘要

一种电子器件，包括至少一个静电感应晶体管(14；114；214)和至少一个薄膜晶体管(16；116)。该静电感应晶体管(14；114；214)具有穿过第一绝缘层(11；111)和第二绝缘层(13；113)在第一主电极(14.2；114.2；214.2)和第二主电极(14.3；114.3)之间延伸的半导体材料的第一沟道(14.4；114.4；214.4)，且具有围绕第一沟道并在第一绝缘层和第二绝缘层之间延伸的第一控制电极(14.1；114.1)。该薄膜晶体管(16；116)具有通过半导体材料的第二沟道(16.4；116.4)连接的第三主电极(16.2；116.2)和第四主电极(16.3；116.3)，并具有第二控制电极(16.1；116.1)。第一绝缘层和第二绝缘层中至少一个用作第二控制电极和第二沟道之间的介电层。

权利要求

1.一种电子器件(5，105)，包括至少一个静电感应晶体管(14；114；214)和至少一个薄膜晶体管(16；116)，所述静电感应晶体管(14；114；214)具有穿过第一和第二绝缘层(11，13；111，113)在第一主电极(14.2；114.2；214.2)和第二主电极(14.3；114.3)之间延伸的半导体材料的第一沟道(14.4；114.4；214.4)，并且具有环绕所述第一沟道并在所述第一和第二绝缘层之间延伸的第一控制电极(14.1；114.1)，所述薄膜晶体管(16；116)具有通过半导体材料的第二沟道(16.4；116.4)连接的第三主电极(16.2；116.2)和第四主电极(16.3；116.3)，并且具有第二控制电极(16.1；116.1)，其中，所述第一或第二绝缘层中的至少一个用作所述第二控制电极和所述第二沟道之间的介电层。

2.根据权利要求1所述的电子器件，其中，所述至少一个静电感应晶体管(14；114)的所述第一控制电极(14.1；114.1)连接至所述至少一个薄膜晶体管(16；116)的所述第三主电极(16.2；116.2)。

3.根据权利要求1或2所述的电子器件，其中，所述半导体材料是有机材料。

4.根据权利要求1或2所述的电子器件，其中，所述至少一个薄膜晶体管(16)的所述第二控制电极(16.1)在所述第一绝缘层(11)和所述第二绝缘层(13)之间形成。

5.根据权利要求1或2所述的电子器件，其中，所述至少一个薄膜晶体管(116)设置在所述第二绝缘层(113)的凹槽(117)中，并且其中，所述第一绝缘层(111)用作所述第二控制电极(116.1)和所述第二沟道(116.4)之间的介电层。

6.根据前述权利要求中任一项所述的电子器件，其中，所述第一主电极(114.2)是漏极，所述第二主电极(114.3)是源极，其中，所述半导体材料的第一沟道(114.4)在从所述漏极到所述源极的方向上向外成锥形。

7.根据权利要求6所述的电子器件，其中，所述第二主电极(114.3)在朝着所述第一绝缘层(111)的方向上沿所述第一沟道(114.4)延伸。

8.根据权利要求6所述的电子器件，其中，所述第一控制电极(114.1)在离开所述第二绝缘层(113)的方向上沿所述第一沟道(114.4)延伸。

9.根据前述权利要求中任一项所述的电子器件，其中，电容元件(18，118)由所述至少一个静电感应晶体管(14；114)的所述第一主电极(14.2；114.2)和所述第一控制电极(14.1；114.1)形成。

10.一种显示面板(1)，包括以矩阵形式设置的多个像素(10)，所述像素包括光电元件(12)，和根据权利要求2所述的电子器件，所述显示面板进一步包括具有连接至所述第二控制电极(16.1)的输出端(20.1，...，20.n)的第一解码器(20)，以及具有连接至所述第四主电极(16.3)的输出端(25.1，...，25.n)的第二解码器(25)，其中，所述光电元件(12)具有连接至所述静电感应晶体管(14)的所述第二主电极(14.3)的第一端子。

11.一种制造电子器件的方法，包括以下步骤：

涂覆堆叠层，依次包括：

第一导电层

第一绝缘层

第二导电层

第二绝缘层

第三导电层

通过在穿过所述第一绝缘层、所述第二导电层、所述第二绝缘层和所述第三导电层的穿孔中涂覆第一半导体材料体来形成静电感应晶体管，并通过在所述第三导电层处涂覆第二半导体材料体来形成薄膜晶体管。

12.根据权利要求11所述的方法，其中，在涂覆所述第三导电层之前在要形成所述薄膜晶体管处去除所述第二绝缘层的一部分。

说明书

包括静电感应晶体管和薄膜晶体管的电子器件、电子器件

制造方法和显示面板

技术领域

[0001] 本发明涉及一种电子器件。

[0002] 本发明进一步涉及一种制造电子器件的方法。

[0003] 本发明还进一步涉及显示面板。

背景技术

[0004] 场效应晶体管(FET)是依靠电场控制半导体材料中“沟道”的形状和从而控制其导电率的晶体管。半导体材料可以是无机材料，例如，以非晶硅、微晶硅的形式为例的硅基半导体材料，或该硅基半导体材料可退火为多晶硅。例如，其他无机半导体材料是诸如硒化镉(CdSe)和金属氧化物(诸如氧化锌)的化合物半导体。可选地，可应用有机半导体，例如分子有机物，诸如并五苯和TIPS以及诸如噻吩的聚合物半导体。

[0005] 薄膜晶体管(TFT)是特殊类型的场效应晶体管，其通过在支撑衬底上沉积半导体有源层薄膜以及介电层薄膜和金属触点而制成。薄膜晶体管由于其低成本和大面积可加工性而特别地应用于显示目的。遗憾地是，薄膜场效应晶体管由于其较小的载流子注入面积和较大的介电体半导体界面而导致不稳定的性能。这样的不稳定性导致截止电压(off-voltage)(被定义为在源极-漏极电流降到100pA以下时的栅极电压)偏移和非线性接触效应(例如，由于注入点处的电流拥挤(crowding))。这些效果都影响电流稳定性和可再现性，而电流稳定性和可再现性在驱动高功率前板(诸如有机光发射器件)的背板(backplane)中将是很关键的。这在传统有源矩阵背板中是公知的问题，且通常通过每个像素中使用几个并联TFT来平均TFT变化的影响或通过补偿这些不稳定性来补救。这两个解决方案都导致更复杂的设计。

[0006] 静电感应晶体管是用在高频/高功率应用中的垂直构造的晶体管。静态感应晶体管用在高功率、高速和低噪声应用中和要求高线性度的应用中。静电感应晶体管具有增加的注入面积，且与TFT相反，不存在介电体-半导体界面。于是可实现稳定的性能。与薄膜晶体管相比，静电感应晶体管具有低开/关比，这在晶体管必须用作开关元件时是不利的。

[0007] 总之，两种类型的晶体管都有优点和缺点。在电路设计中，某些功能最好由薄膜晶体管来实现，而其他功能最好由静电感应晶体管来实现。因此，需要提供一种集成了这些类型的晶体管的电子器件，而且需要提供一种在这种电子器件中集成这两种类型的晶体管的有效方式。

[0008] 应注意，Watanabe等人在“Flexible organic static induction transistors using pentacene thin films”，Appl.Phys.Lett.87，223505，(2005)中描述了制造静电感应晶体管的方法，该静电感应晶体管可用作柔性显示片中的驱动器。其中所述的制造工艺如下。首先，将100nm并五苯薄膜沉积在柔性PEN衬底上形成的氧化铟锡(ITO)上。第二，在并五苯膜上形成厚度为30nm的狭缝式Al栅电极。第三，用第二100nm并五苯膜覆盖该Al栅电极。最后，在并五苯膜上形成Au漏电极。该方法要求涂布图案化的半导体层两次。此外，实践中需要将源极、栅极和漏极层隔开的绝缘层存在以将SIT连接至其他元件。

发明内容

[0009] 根据本发明的一个方面，提供了一种电子器件，其包括至少一个静电感应晶体管和至少一个薄膜晶体管。静电感应晶体管具有穿过第一绝缘层和第二绝缘层在第一主电极和第二主电极之间延伸的半导体材料的第一沟道，并具有环绕第一沟道并在第一绝缘层和第二绝缘层之间延伸的第一控制电极。薄膜晶体管具有通过半导体材料的第二沟道连接的第三主电极和第四主电极，并具有第二控制电极。第一绝缘层或第二绝缘层中的至少一个用作第二控制电极和第二沟道之间的介电层。电子器件可包括多个薄膜晶体管和多个静电感应晶体管，以及其他类型的晶体管和其他功能元件(诸如电阻器、电容器、电感器、二极管等)。

[0010] 由于在根据本发明的电子器件中存在两种类型的晶体管，其最合适的用于要由电子器件执行的各种功能。例如，如果要求高开/关比，则可使用TFT，而对于要求高线性和稳定性的功能，则可以使用SIT。

[0011] 由于第一绝缘层或第二绝缘层中至少一个用作第二控制电极和第二沟道之间的介电层。与仅包括薄膜晶体管的电子器件相比，可无需额外掩膜步骤情况下制造根据本发明的包括至少一个静电感应晶体管和至少一个薄膜晶体管的电子器件。特别地，可以根据本发明第二方面的方法有效地制造该电子器件，该方法包括以下步骤：

[0012] 涂覆堆叠层，所述堆叠层依次包括：

[0013] 第一导电层

[0014] 第一绝缘层

[0015] 第二导电层

[0016] 第二绝缘层

[0017] 第三导电层

[0018] 通过在穿过第一绝缘层、第二导电层、第二绝缘层和第三导电层的穿孔中涂覆第一半导体材料体来形成静电感应晶体管，并通过在第三导电层处涂覆第二半导体材料体来形成薄膜晶体管。

[0019] 根据本发明的第三方面，提供了一种显示面板，其包括以矩阵设置的多个像素，这些像素包括光电元件和电子器件，其中电子器件的至少一个静电感应晶体管的第一控制电极连接至至少一个薄膜晶体管的第三主电极，该显示面板进一步包括其输出端连接至第二控制电极的第一解码器，并且包括其输出端连接至第四主电极的第二解码器，其中，该光电元件具有连接至静电感应晶体管的第二主电极的第一端子。

[0020] 根据本发明的显示面板的特别有利之处在于像素的光电元件由静电感应晶体管来驱动。静电感应晶体管驱动具有高线性和高稳定性的像素，从而获得高显示质量。静电感应晶体管反过来由薄膜晶体管来切换。来自控制栅极的漏电流低，从而控制栅极处的电荷，以及像素亮度在后续刷新中保持恒定。

[0021] 应该注意，本发明不限于应用于显示功能中，在一方面需要具有高开/关比的有源半导体元件，另一方面需要具有高稳定性和可再现性的有源半导体元件的情况下，还适用于需要电流源的任何电子器件中，例如，移位寄存器中的驱动器，并适用于存储器元件、RF-ID电路等。

附图说明

[0022] 参照附图更加详细地描述这些和其他方面，其中：

[0023] 图1示出了显示器；

[0024] 图2示出了显示器中像素的电路；

[0025] 图3示出了图2的电路的一部分的第一实现方式；

[0026] 图4示出了图2的电路的一部分的第二实现方式；

[0027] 图5A～图5F示出了第一实现方式的制造方法；

[0028] 图6示出了对应于单个像素的、用参照图5A～图5G描述的方法制造的产品的一部分；

[0029] 图7示出了图2的电路的一部分的可选实现方式。

具体实施方式

[0030] 在以下的详细说明中，为了透彻地理解本发明而阐述了大量具体细节。然而，本领域技术人员应当理解，无需这些具体细节仍可实施本发明。在其他情形中，为了不使本发明的各方面变得不够突出，对已知方法、过程、和元件不进行详细描述。

[0031] 下文中，参照附图更加充分地描述本发明，附图中示出了本发明实施方式。然而，本发明可以以不同形式来体现，而不应理解为限于本文所阐述的实施方式。相反，提供这些实施方式使得此公开更为详尽而全面，并向本领域技术人员充分传达本发明的范围。在附图中，为了清楚起见，可以扩大层和区域的尺寸和相对尺寸。

[0032] 应理解，当元件或层被称为“在另一个元件或层上”、“连接至”或“连接至”另一个元件或层时，其可直接在其他元件或层上、直接连接至或连接至其他元件或层上，或可有中间元件或层存在。相反，当元件被称为“直接在另一个元件或层上”、“直接连接至”或“直接连接至”另一个元件或层时，没有中间元件或层存在。在整个说明书中，相同的标号表示相同的元件。如本文所使用的，术语“和/或”包括一个或多个关联的列出项的任意和所有组合。

[0033] 应理解，虽然本文可使用术语第一、第二、第三等描述不同元件、组件、区域、层和/或部件，但这些元件、组件、区域、层和/或部件不受这些术语限制。这些术语仅用于区分一个元件、组件、区域、层或部件与另一个区域、层或部件。因此，下面讨论的第一元件、组件、区域、层或部件可称为第二元件、组件、区域、层或部件，而不背离本发明的教导。

[0034] 空间相对术语，诸如“在...(正)下方”、“在...下面”、“下部的”、“在...上面”、“上部的”等可在本文中使用以便于描述，从而描述如图中所示的一个元件或特征与其他元件(多个元件)或特征(多个特征)的关系。应理解，空间相对术语是旨在包括在使用或操作中的器件的不同方向和图中所描述的方向。例如，如果器件在图中是倒置的，则描述为“在其他元件或特征下面”或“在其他元件或特征(正)下方”的元件方向将位于“在其他元件或特征上面”。因此，示例性术语“在...下面”可包括在“在…上面”和“在…下面”两个方向。器件可以处于其他方向(旋转90度或在其他方向)，并据此解释本文所使用的空间相关描述字。

[0035] 在本文中，参照示意性地示出本发明的理想实施方式(和中间结构)的横截面示图来描述本发明实施方式。类似地，可预期由(例如)制造技术和/或公差导致的图示的形状的变化。因此，本发明实施方式不应理解为限于本文所示出的区域的特定形状，而是包括由于(例如)制造导致的形状上的变化。

[0036] 例如，示为矩形的注入区通常在其边缘具有圆形或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元变化。类似地，通过注入形成的掩埋区可导致掩埋区和经其发生注入的表面之间的区域中发生一定的注入。因此，图中所示的区域在本质上是示意的，且其形状不旨在示出器件区域的实际形状，并不旨在限制本发明的范围。

[0037] 图1示出了包括在行列矩阵中设置的多个像素10的显示面板1。

[0038] 显示面板进一步包括第一解码器20和第二解码器25。第一解码器20具有输出端20.1～20.n，每个输出端用于为矩阵的各行提供选择信号。第二解码器25具有输出端25.1～25.n，每个输出端用于为矩阵的各列提供数据信号。

[0039] 图2示出了包括显示面板的一个像素10的电路。通过实例的方式示出了像素10，该像素具有连接至第一解码器20的输出端20.1的选择输入和连接至第二解码器25的输出端25.1的数据输入。其余像素也是类似的，每个像素均连接至一对输出端，即第一解码器的一个输出端和第二解码器的一个输出端。

[0040] 像素10包括光电元件12(这里是OLED)以及具有至少一个静电感应晶体管14和至少一个薄膜晶体管16的电子器件。

[0041] 静电感应晶体管14具有第一控制电极14.1，和在第一主电极14.2和第二主电极14.3之间延伸的半导体材料的第一沟道。

[0042] 薄膜晶体管16具有第二控制电极16.1和由半导体材料的第二沟道连接的第三主电极16.2和第四主电极16.3。

[0043] 电子器件的至少一个静电感应晶体管14的第一控制电极14.1连接至至少一个薄膜晶体管16的第三主电极16.2。光电元件12具有连接至静电感应晶体管14的第二主电极14.3的第一端子。薄膜晶体管16的第一控制电极16.1连接至第一解码器20的输出端20.1。薄膜晶体管16的第四主电极16.3连接至第二解码器20的输出端25.1。静电感应晶体管14的第一主电极14.2连接至电源线Vss，并且光电元件12具有连接至基准电源的另一端子。电容元件18设置在静电感应晶体管14的第一控制电极14.1和第一主电极14.2之间。

[0044] 在图1所示的实施方式中，薄膜晶体管16用作像素的选择元件。薄膜晶体管16由第一解码器20的输出信号20.1来控制。如果在20.1处的选择信号是有效的(activated)，则电容器18凭借第二解码器25的输出线25.1被充电到可用值。如果输出端20.1提供的选择信号是无效的(deactivated)，则在充电电容器18处的电压决定感应晶体管14向光电器件12提供的驱动电流值。

[0045] 图3示出电子器件5的第一实现方式。其中与图2中的那些部件相对应的部件具有相同的参考标号。如图3所示，静电感应晶体管14具有穿过第一绝缘材料层11和第二绝缘材料层13、在其第一主电极14.2和第二主电极14.3之间延伸的半导体材料的第一沟道14.4。静电感应晶体管14的第一控制电极14.1环绕第一沟道14.4并在第一绝缘材料层
11和第二绝缘材料层13之间延伸。薄膜晶体管16的第三主电极16.2和第四主电极16.3由半导体材料的第二沟道16.4来连接。第一绝缘材料层11或第二绝缘材料层13中的一个，在这种情况下，第二层13用作薄膜晶体管16的第二控制电极16.1和第二沟道16.4之间的介电层。

[0046] 至少一个静电感应晶体管14的第一控制电极14.1通过通孔15连接到至少一个薄膜晶体管16的第三主电极16.2。

[0047] 在所示实施方式中，电容元件18由至少一个静电感应晶体管14的第一主电极14.2和第一控制电极14.1来形成，其中第一绝缘材料层11用作介电层。

[0048] 由于薄膜晶体管16具有高开/关比，电容器18被快速充电，一旦在20.1处的选择信号是无效的，则电容器18的电压和光电元件的亮度保持基本恒定。由于静电感应晶体管14具有较大的注入表面积，并且由于没有半导体-介电界面，该晶体管14提供由控制电压精确定义的电流。随后，像素元件提供再现地根据第二解码器25提供的数据值的亮度。

[0049] 在所示实施方式中，分别用于静电感应晶体管14的沟道14.4和薄膜晶体管16的沟道16.4的半导体材料是有机材料。在使用分子有机材料的情况下，这里的并五苯(诸如也叫做TIPS-并五苯的6，13-双(三异丙基甲硅烷基乙炔基))或聚合物半导体材料(诸如噻吩)是合适的。晶体管的主电极14.2、14.3、16.2、16.3由导电材料形成，例如，具有高功函数的金属(诸如，金)或其他材料(诸如，ITO(氧化铟锡))。控制电极由半导体带隙内具有较低功函数的导电材料形成，例如，以铝为例的金属。例如，绝缘材料是类似聚合物的有机材料或无机材料，例如通过PECVD工艺获得的氧化硅层。优选地，通过喷墨印刷，所有材料是适用的。图3中所示的实施方式具有的优点是，洁净界面出现在半导体材料16.4和介电层13之间，而不要求额外步骤。

[0050] 图3还通过实例示意性地示出包括光电元件12(诸如LED、LCD)、电泳元件的显示层30如何被涂覆于电子器件5。显示层30设置有连接至光电元件第一端子的各个第一触点12a，并设置有形成公共触点的导电层31。导电层31连接至公共电源(GND)，当由电子器件形成的层和显示层30层叠时，各个第一触点12a电连接至SIT的主电极14.3。如果需要，可在电子器件5和显示层30之间涂覆一个或多个中间层，该中间层具有用于将触点12a和主电极14.3电连接的通孔。例如，可应用平面化层。

[0051] 显示层30可作为电子器件5的半成品来涂覆，但可选地，通过以下步骤按步骤地涂覆，例如，首先涂覆各个触点12a，然后涂覆使用(例如)蒸发/旋涂/印刷和可能的图案化步骤而形成光电功能12的层，随后涂覆导电层31。

[0052] 图4示出根据本发明的电子器件的第二实施方式。其中与图3的那些部件对应的部件具有100以上的参考标号。在第二实施方式中，至少一个薄膜晶体管116设置在第二绝缘材料层113中的凹槽117中，且第一绝缘材料层111用作第二控制电极116.1和第二沟道116.4之间的介电层。实际上，层111比层113薄，这对TFT的操作有利。

[0053] 在图4所示的实施方式中，静电感应晶体管114的第一主电极114.2是漏极，而第二电极114.3是源极，且半导体材料的第一沟道114.4在从漏极114.2到源极114.3的方向上向外成锥形。以这种方式增加注入面积。

[0054] 注入面积被进一步增加，在于第二主电极114.3在朝着第一绝缘材料层111的方向上沿第一沟道114.4延伸。

[0055] 第一控制电极114.1在离开第二绝缘材料层113的方向上沿第一沟道114.4延伸。

[0056] 现参照图5A～图5F阐述如图3所示的根据本发明的电子器件的制造方法。根据该方法，涂覆第一堆叠层。与已知的制造工艺相反，半导体材料或其液体形式的前体(precursor)是在完成该叠层后才被涂覆的。为了清楚起见，图5A～图5F仅示出如图6中虚线框V所示的产品的一部分。

[0057] 可通过传统的方法涂覆该器件的各个层。金属层可(例如)通过诸如溅射或蒸发的沉积方法来涂覆，(例如)通过使用牺牲性光刻胶层(sacrificial resist layer)的平板印刷术、阴影掩膜沉积或剥离(lift-off)来图案化。相似地，绝缘层可通过诸如溅射的沉积法，也可通过旋涂、蒸发、浸渍、喷雾、印刷来涂覆。例如，绝缘层可通过印刷术、阴影掩膜沉积、剥离等来图案化。

[0058] 在第一步骤中，如图5A所示，涂覆了具有高功函数的材料(例如，诸如金的金属)的第一导电层。此第一层将形成静电感应晶体管14的第二主端子14.2。

[0059] 在第二步骤中，涂覆了厚度在100～1000nm的范围中(例如，400nm)的第一绝缘材料层，其设置有朝向第一导电层的穿孔19(图5B)。第一绝缘材料层对应于图3中的层11。例如，按比例地根据层11的厚度，可使穿孔19的直径在1～100μm的范围中。

[0060] 在第三步骤中，如图5C所示，涂覆了诸如Al的第二导电层(在由半导体材料的带隙形成的范围内具有较低功函数)。第二导电层具有对应于第一绝缘层中的穿孔19的穿孔19。该第二层形成静电感应晶体管14的第一控制电极14.1和薄膜晶体管16的第二控制电极16.1。

[0061] 在第四步骤中，如图5D所示，涂覆了厚度在100～1000nm范围中(例如，400nm)的第二绝缘层。图5D中未示出对应于图3中层13的层。在对应于第一绝缘层中的穿孔19的第二绝缘层中形成穿孔19。在第二绝缘层中形成另一穿孔。用于第三导电层的材料在此穿孔中形成通孔，从而形成在第二和第三导电层之间的通孔15。通孔的直径在1～1000μm范围中，实际上，例如约50微米。

[0062] 在第五步骤中，如图5E所示，涂覆此第三导电层。第三导电层形成静电感应晶体管14的第二主电极14.3以及薄膜晶体管的第三主电极16.2和第四主电极16.3。在对应于第一绝缘层中的穿孔19的第二绝缘层中形成穿孔19。

[0063] 各层中图案可通过其图案化沉积(例如，通过印刷法)来形成。可选地，其图案可通过刻蚀工艺或激光烧蚀来涂覆。

[0064] 在第六步骤中，如图5F所示，通过在穿过第一绝缘层、第二导电层、第二绝缘层和第三导电层的穿孔中涂覆第一半导体材料体来形成具有沟道14.4的静电感应晶体管14。通过在第三导电层涂覆第二半导体材料体来形成具有沟道16.4的薄膜晶体管16。可利用旋涂半导体(诸如前体并五苯溶液)来涂覆半导体材料。可选地，利用Tips并五苯的喷墨处理可用来处理半导体材料。TFT是经由基于传统溶液的处理技术来形成的并被集成到像素电路中。TFT 16、SIT 14(和存储电容器18)共享绝缘介电层13，这避免了需要额外的处理步骤。

[0065] 图6示出对应于单个像素10的、用参照图5A～图5G描述的方法制造的产品的一部分(用虚线框表示光电元件12的位置)。还示出像素10的端子与解码器输出端20.1和25.1的连接。作为实例，像素10的长度L为200μm，而宽度W为60μm。如图4所示的电子器件的第二实施方式可通过可选的制造方法来制造。根据该可选的方法，在涂覆第三导电层之前在要形成薄膜晶体管116处去除一部分第二绝缘层。这允许IN2金属用作TFT116的源极116.3和漏极116.2，同时在叠层中留出TFT的位置。此外，图案化第一导电层而不是第二导电层，从而形成薄膜晶体管116的控制电极116.1。

[0066] 在图7中，对应于图6的部件具有200以上的参考标号。图7示出用于形成静电感应晶体管214的可选实施方式，其中静电感应晶体管214具有共享公共源极、漏极和栅极的多个沟道214.4。为了清楚起见，仅示出公共源极(第二主电极214.3)和其中涂覆的多个沟道214.4。然而，可类似地对第二主电极和第一控制电极进行图案化。

[0067] 除非另外定义，本文使用的所有术语(包括技术和科学术语)具有与本本发明所属的领域的普通技术人员通常理解的意义相同的意义。还应理解，诸如在通常使用的字典中所定义的术语应解释成具有与其在相关领域中的文章中的含义一致的含义，而不以理想的或过度正式的意义来解释，除非本文明确地这样定义。本文所提到的所有出版物、专利申请、专利、和其他参考文献的全部内容通过引用结合于此。在相互冲突的情况下，本说明书(包括定义)将进行调节。此外，材料、方法、和实例仅是说明性的而不旨在进行限制。

[0068] 本文中所使用的术语仅用于描述特定实施方式的目的，而不是意在对本发明进行限定。如本文所使用的，单数形式“一(a)”、“一(an)”和“这个(the)”意指也包括复数形式，除非上下文明确地指出并非如此。进一步应当理解，术语“包括(comprises)”和/或“包括(comprising)”当用于本说明书时，特指存在所述的特征、整体、步骤、操作、元件、和/或组件，但不排除存在或附加它的一个或多个其他特征、整体、步骤、操作、元件、组件、和/或组。此外，除非明确指出并非如此，否则“或”表示包括的“或”而不是排除的“或”。例如，通过下面的任一情形来条件A或B：A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)，以及A与B都为真(或存在)。