本发明提供一种接收器，其包括低噪声放大器(LNA)及多对混频器。所述LNA接收并放大LNA输入信号且提供至少一个LNA输出信号。每一对混频器在被启用时对所述至少一个LNA输出信号中的一者进行下变频转换。可(例如)基于选自多个模式当中的一模式而选择性地启用或停用每一对混频器。在一种设计中，所述LNA包括并联耦合的多个负载部分。可(例如)基于所述所选模式而选择性地启用或停用每一负载部分。在一种设计中，针对高线性模式，可启用第一对混频器及第二对混频器以及第一负载部分及第二负载部分。针对低线性模式，可启用所述第一对混频器及所述第一负载部分，且可停用所述第二对混频器及所述第二负载部分。
低噪声放大器(LNA)，其经配置以接收LNA输入信号并提供至少一个LNA输出信号；以及耦合到所述LNA的多对混频器，每一对混频器经配置以在被启用时对所述至少一个LNA输出信号中的一者进行下变频转换，每一对混频器被选择性地启用或停用。
2.根据权利要求1所述的设备，其中所述多对混频器包含使用不同尺寸的晶体管实施的第一对混频器及第二对混频器。
3.根据权利要求1所述的设备，其中所述多对混频器包含使用不同电流量或不同偏压电压来加偏压的第一对混频器及第二对混频器。
4.根据权利要求1所述的设备，其中所述多对混频器包含使用具有不同信号电平的本机振荡器(LO)信号来驱动的第一对混频器及第二对混频器。
5.根据权利要求1所述的设备，其中所述多对混频器的输出端耦合在一起并提供经下变频转换的信号。
6.根据权利要求1所述的设备，其中每一对混频器基于选自多个模式中的一模式而被启用或停用，每一模式与一不同组的至少一对混频器相关联，且其中与所述所选模式相关联的所述至少一对混频器被启用，且在存在剩余对混频器的情况下，所有所述剩余对混频器被停用。
7.根据权利要求1所述的设备，其中所述多对混频器包含第一对混频器及第二对混频器，其中针对高线性模式，所述第一对混频器及第二对混频器被启用，且其中针对低线性模式，所述第一对混频器被启用且所述第二对混频器被停用。
8.根据权利要求7所述的设备，其中当检测到大干扰信号时，选择所述高线性模式，且当未检测到大干扰信号时，选择所述低线性模式。
9.根据权利要求1所述的设备，其中所述LNA经配置以提供单个LNA输出信号，且其中每一对混频器经配置以在被启用时对所述LNA输出信号进行下变频转换。
10.根据权利要求1所述的设备，其中所述LNA经配置以提供多个LNA输出信号，每一对混频器有一个LNA输出信号，且其中每一对混频器经配置以在被启用时对相应LNA输出信号进行下变频转换。
11.根据权利要求1所述的设备，其中所述多对混频器包含第一对混频器及第二对混频器，其中所述LNA经配置以提供第一LNA输出信号及第二LNA输出信号，其中所述第一对混频器经配置以在被启用时对所述第一LNA输出信号进行下变频转换，且其中所述第二对混频器经配置以在被启用时对所述第二LNA输出信号进行下变频转换。
低噪声放大器(LNA)，其包含输入级及输出级，所述输入级接收LNA输入信号并提供经放大的信号，所述输出级缓冲所述经放大的信号并提供至少一个LNA输出信号，所述输出级包含并联耦合的多个负载部分，每一负载部分被选择性地启用或停用。
13.根据权利要求12所述的设备，其中所述多个负载部分中的每一者包含耦合到一对N沟道金属氧化物半导体(NMOS)晶体管的一对P沟道金属氧化物半导体(PMOS)晶体管。
14.根据权利要求12所述的设备，其中所述多个负载部分是使用不同尺寸的晶体管来实施。
15.根据权利要求12所述的设备，其中所述多个负载部分是使用不同电流量或不同偏压电压来加偏压。
16.根据权利要求12所述的设备，其中所述多个负载部分经配置以提供多个LNA输出信号，每一负载部分有一个LNA输出信号。
17.根据权利要求12所述的设备，其中所述多个负载部分包含第一负载部分及第二负载部分，其中针对高线性模式，所述第一负载部分及第二负载部分被启用，且其中针对低线性模式，所述第一负载部分被启用且所述第二负载部分被停用。
低噪声放大器(LNA)，其经配置以接收LNA输入信号并提供多个LNA输出信号；以及耦合到所述LNA的多对混频器，每一对混频器经配置以在被启用时对所述多个LNA输出信号中的一个不同LNA输出信号进行下变频转换。
19.根据权利要求18所述的设备，其中每一对混频器基于选自多个模式当中的一模式而被启用或停用。
20.根据权利要求19所述的设备，其中所述LNA包含经配置以提供所述多个LNA输出信号的多个负载部分，每一负载部分基于所述所选模式而被启用或停用。
21.根据权利要求18所述的设备，其中所述多对混频器包含第一对混频器及第二对混频器，且其中所述LNA包含第一负载部分及第二负载部分，所述第一负载部分及第二负载部分经配置以分别为所述第一对混频器及第二对混频器提供第一LNA输出信号及第二LNA输出信号。
22.根据权利要求21所述的设备，其中针对高线性模式，所述第一负载部分及第二负载部分以及所述第一对混频器及第二对混频器被启用，且其中针对低线性模式，所述第一负载部分及所述第一对混频器被启用，且所述第二负载部分及所述第二对混频器被停用。
低噪声放大器(LNA)，其经配置以接收LNA输入信号并提供至少一个LNA输出信号；以及耦合到所述LNA的多对混频器，每一对混频器经配置以在被启用时对所述至少一个LNA输出信号中的一者进行下变频转换，每一对混频器被选择性地启用或停用。
24.根据权利要求23所述的集成电路，其中所述多对混频器包含第一对混频器及第二对混频器，其中针对高线性模式，所述第一对混频器及第二对混频器被启用，且其中针对低线性模式，所述第一对混频器被启用且所述第二对混频器被停用。
25.根据权利要求23所述的集成电路，其中所述LNA包含并联耦合的多个负载部分，每一负载部分被选择性地启用或停用。
26.根据权利要求25所述的集成电路，其中所述多个负载部分包含第一负载部分及第二负载部分，其中针对高线性模式，所述第一负载部分及第二负载部分被启用，且其中针对低线性模式，所述第一负载部分被启用且所述第二负载部分被停用。
27.根据权利要求25所述的集成电路，其中所述多对混频器包含第一对混频器及第二对混频器，其中所述多个负载部分包含第一负载部分及第二负载部分，其中针对高线性模式，所述第一负载部分及第二负载部分以及所述第一对混频器及第二对混频器被启用，且其中针对低线性模式，所述第一负载部分及所述第一对混频器被启用，且所述第二负载部分及所述第二对混频器被停用。
基于所检测到的操作条件而从多个模式当中选择一模式；
基于所述所选模式来启用多对混频器当中的至少一对混频器；以及在所述多对混频器中存在剩余对混频器的情况下，基于所述所选模式停用所述剩余对混频器。
29.根据权利要求28所述的方法，其中所述多对混频器包含第一对混频器及第二对混频器，且其中所述启用至少一对混频器及所述停用所述多对混频器中的剩余对混频器包含：如果选择高线性模式，则启用所述第一对混频器及第二对混频器；以及如果选择低线性模式，则启用所述第一对混频器并停用所述第二对混频器。
基于所述所选模式来启用低噪声放大器(LNA)的多个负载部分当中的至少一个负载部分；以及在所述多个负载部分中存在剩余负载部分的情况下，基于所述所选模式停用所述剩余负载部分。
31.根据权利要求30所述的方法，其中所述多个负载部分包含第一负载部分及第二负载部分，且其中所述启用至少一个负载部分及所述停用所述多个负载部分中的剩余负载部分包含：如果选择高线性模式，则启用所述第一负载部分及第二负载部分；以及如果选择低线性模式，则启用所述第一负载部分并停用所述第二负载部分。
32.根据权利要求28所述的方法，其中所述选择模式包含：
用于基于所检测到的操作条件而从多个模式当中选择一模式的装置；
用于基于所述所选模式来启用多对混频器当中的至少一对混频器的装置；以及用于在所述多对混频器中存在剩余对混频器的情况下基于所述所选模式停用所述剩余对混频器的装置。
34.根据权利要求33所述的设备，其中所述多对混频器包含第一对混频器及第二对混频器，且其中所述用于启用至少一对混频器的装置及所述用于停用所述多对混频器中的剩余对混频器的装置包含：用于在选择高线性模式的情况下启用所述第一对混频器及第二对混频器的装置；以及用于在选择低线性模式的情况下启用所述第一对混频器并停用所述第二对混频器的装置。
用于基于所述所选模式来启用低噪声放大器(LNA)的多个负载部分当中的至少一个负载部分的装置；以及用于在所述多个负载部分中存在剩余负载部分的情况下基于所述所选模式停用所述剩余负载部分的装置。
36.根据权利要求35所述的设备，其中所述多个负载部分包含第一负载部分及第二负载部分，且其中所述用于启用至少一个负载部分的装置及所述用于停用所述多个负载部分中的剩余负载部分的装置包含：用于在选择高线性模式的情况下启用所述第一负载部分及第二负载部分的装置；以及用于在选择低线性模式的情况下启用所述第一负载部分并停用所述第二负载部分的装置。
37.根据权利要求33所述的设备，其中所述用于选择模式的装置包含：用于检测寻找大干扰信号的装置；
用于在检测到大干扰信号的情况下选择高线性模式的装置；以及
用于在未检测到大干扰信号的情况下选择低线性模式的装置。
用于使至少一个计算机基于所检测到的操作条件而从多个模式当中选择一模式的代码；
用于使所述至少一个计算机基于所述所选模式来启用多对混频器当中的至少一对混频器的代码；以及用于使所述至少一个计算机在所述多对混频器中存在剩余对混频器的情况下基于所述所选模式停用所述剩余对混频器的代码。
39.根据权利要求38所述的计算机程序产品，所述计算机可读媒体进一步包含：用于使所述至少一个计算机基于所述所选模式来启用低噪声放大器(LNA)的多个负载部分当中的至少一个负载部分的代码；以及用于使所述至少一个计算机在所述多个负载部分中存在剩余负载部分的情况下基于所述所选模式停用所述剩余负载部分的代码。
具有负载切换的高线性低噪声接收器
技术领域
[0001] 本发明大体来说涉及电子设备，且更明确地说涉及一种用于无线通信的接收器。
背景技术
[0002] 接收器广泛用于各种无线通信系统中以调节(例如，放大、滤波及下变频转换)射频(RF)接收信号并提供基带信号。通常需要接收器满足各种线性及噪声要求，对于一些无线通信系统来说所述线性及噪声要求可能较为严格。可使用许多无功组件(reactive component)(例如，电感器)及使用高偏压电流来设计接收器，以便在最坏情况操作条件下满足严格的线性及噪声要求。所述无功组件可能会增大接收器的尺寸及成本，且高偏压电流可能会增大功率消耗，这些都是不合意的。
发明内容
[0003] 本文中描述一种具有良好的线性及噪声性能的接收器。在一种设计中，所述接收器包括一低噪声放大器(LNA)及输出端耦合在一起的多对混频器。LNA接收并放大LNA输入信号且提供至少一个LNA输出信号。每一对混频器包括一个用于同相(I)分量的混频器及另一个用于正交(Q)分量的混频器。所述多对混频器可使用相同或不同尺寸的晶体管来实施，使用相同或不同电流量来加偏压，使用相同或不同偏压电压来加偏压，且使用具有相同或不同信号电平的本机振荡器(LO)信号来驱动。每一对混频器在被启用时对所述至少一个LNA输出信号中的一者进行下变频转换。每一对混频器可(例如)基于选自多个模式当中的一模式被选择性地启用或停用。
[0004] 在一种设计中，所述多个模式包括：高线性模式，当检测到大干扰信号时，可选择所述高线性模式；及低线性模式，当未检测到大干扰信号时，可选择所述低线性模式。针对高线性模式，可启用第一对混频器及第二对混频器。针对低线性模式，可启用第一对混频器且可停用第二对混频器。
[0005] 在一种设计中，LNA包括输入级及输出级且可使用单端或差动设计来实施。输入级接收并放大LNA输入信号且提供经放大的信号，所述经放大的信号可为电压或电流。输出级缓冲所述经放大的信号并提供至少一个LNA输出信号。输出级包括并联耦合的多个负载部分。每一负载部分可(例如)基于所选模式被选择性地启用或停用。每一负载部分可包含耦合到一对N沟道金属氧化物半导体(NMOS)晶体管的一对P沟道金属氧化物半导体(PMOS)晶体管且/或可包含电阻器。所述多个负载部分可使用相同或不同尺寸的晶体管来实施且可使用相同或不同电流量来加偏压。
[0006] 在一种设计中，LNA提供多个LNA输出信号，且每一对混频器在被启用时对不同的LNA输出信号进行下变频转换。在一种设计中，LNA包括：(i)第一负载部分，其为第一对混频器提供第一LNA输出信号；及(ii)第二负载部分，其为第二对混频器提供第二LNA输出信号。针对高线性模式，可启用两个负载部分及两对混频器。针对低线性模式，可启用第一负载部分及第一对混频器且可停用第二负载部分及第二对混频器。
[0007] 大体来说，LNA可包括任何数目的负载部分，且正交下变频转换器可包括任何数目对混频器。当需要高线性时，可选择更多负载部分、更多对混频器及/或具有较大晶体管的负载部分与混频器。当不需要高线性时，可选择更少负载部分、更少对混频器及/或具有较小晶体管的负载部分与混频器，以便改善噪声性能。
[0008] 下文进一步详细描述本发明的各种方面及特征。
附图说明
[0009] 图1展示无线装置的框图。
[0010] 图2A展示LNA输入信号频谱。
[0011] 图2B展示LNA输出信号频谱。
[0012] 图3展示LNA的所要信号电流及失真电流对由混频器呈现的负载的曲线。
[0013] 图4展示LNA及多对混频器的框图。
[0014] 图5展示LNA的一种设计的示意图。
[0015] 图6展示LNA及多对混频器的另一框图。
[0016] 图7展示LNA的另一种设计的示意图。
[0017] 图8A及图8B展示混频器的两种设计的示意图。
[0018] 图9展示用于操作接收器的过程。
具体实施方式
[0019] 本文中所描述的接收器可用于各种通信系统，例如码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交FDMA(OFDMA)系统、单载波FDMA(SC-FDMA)系统、无线局域网络(WLAN)、广播系统、卫星定位系统等。为了清晰起见，下文针对CDMA系统来描述接收器的某些方面。
[0020] 图1展示无线装置100的设计的框图，所述无线装置100包括接收器120及发射器122。大体来说，无线装置100可针对任何数目的通信系统及任何数目的频带而包括任何数目的发射器及任何数目的接收器。
[0021] 可使用超外差架构或直接转换架构来实施发射器或接收器。在超外差架构中，在多个级中在RF与基带之间对信号进行频率转换，例如，在一个级中从RF转换成中频(IF)，且接着在接收器的另一个级中从IF转换成基带。在也被称作零IF架构的直接转换架构中，在一个级中在RF与基带之间对信号进行频率转换。超外差架构及直接转换架构可使用不同电路块及/或具有不同要求。在图1中所示的设计中，使用直接转换架构来实施接收器120。
[0022] 在接收路径上，天线110从基站、卫星及/或其它发射器站接收下行链路信号，并将RF接收信号提供到双工器112。在图1所示的设计中，双工器112将单端RF接收信号转换成差动信号，并将差动LNA输入信号提供到LNA 130。LNA 130放大所述差动LNA输入信号，并将差动LNA输出信号提供到I下变频转换器140及Q下变频转换器150。下变频转换器140对差动LNA输出信号与来自LO产生器160的差动I LO信号进行下变频转换，并提供差动I下变频转换信号。低通滤波器142对所述差动I下变频转换信号进行滤波，并将差动I基带信号(Ibb)提供到数据处理器170。同样，下变频转换器150对差动LNA输出信号与来自LO产生器160的差动Q LO信号进行下变频转换，并提供差动Q下变频转换信号。低通滤波器152对所述差动Q下变频转换信号进行滤波，并将差动Q基带信号(Qbb)提供到数据处理器170。
[0023] LO产生器160产生用于下变频转换器140的I LO信号及用于下变频转换器150的Q LO信号。LO产生器160可包括一个或一个以上压控振荡器(VCO)、锁相环路(PLL)、参考振荡器、分频器、缓冲器等。
[0024] 图1展示实例接收器设计。大体来说，接收器中的信号的调节可由一个或一个以上放大器、滤波器、下变频转换器等执行。这些电路块可对单端信号或差动信号进行操作。这些电路块还可用不同于图1中所示的配置来布置。此外，可使用图1中未展示的其它电路块来调节接收器中的信号。可将接收器的全部或一部分实施于一个或一个以上RF集成电路(RFIC)、模拟IC、混频信号IC等上。举例来说，可在RFIC上实施LNA 130及下变频转换器140与150。
[0025] 在发射路径上，数据处理器170处理待发射的数据，并将模拟I信号及模拟Q信号提供到发射器122。发射器122处理(例如，放大、滤波及上变频转换)模拟I信号及模拟Q信号以产生RF发射信号。所述RF发射信号经由双工器112路由并经由天线110发射。
[0026] 数据处理器170可包括用于数据发射及接收以及其它功能的各种处理单元。举例来说，数据处理器170可包括模—数转换器(ADC)、数—模转换器(DAC)、数字信号处理器(DSP)、精简指令集计算机(RISC)处理器、中央处理单元(CPU)等。控制器/处理器180可控制无线装置100处的操作。存储器182可存储用于无线装置100的程序代码及数据。可在一个或一个以上专用集成电路(ASIC)及/或其它IC上实施数据处理器170、控制器/处理器180及/或存储器182。
[0027] 图2A展示被提供到LNA 130的LNA输入信号的频谱。如图2A中所示，LNA输入信号可包括处于接收频率fRX的所要信号212、处于频率fJ的干扰信号214及处于发射频率fTX的TX泄漏信号216。干扰信号是频率接近于所要信号的具有大振幅的不当信号。干扰信号可来自在同一区域中操作的另一通信系统。所要信号及干扰信号可包括于由天线110提供的RF接收信号中。TX泄漏信号是RF发射信号的经由双工器112从发射器122耦合或泄漏到LNA 130的部分。TX泄漏的量视双工器112的发射端口与接收端口之间的隔离量而定。RF发射信号可比RF接收信号大得多。即使在双工器112的发射端口与接收端口之间具有良好隔离的情况下，TX泄漏信号由此仍可能会比所要信号大得多。
[0028] 图2B展示由LNA 130提供的LNA输出信号的频谱。LNA 130的非线性可引起对TX泄漏信号216的调制被转移到窄带干扰信号214，此接着在干扰信号周围产生变宽的频谱218。将此频谱变宽称作互调制或交叉调制。如图2B中所示，变宽的频谱218的一部分220属于所要信号频带。部分220(其用阴影展示)充当使无线装置的性能降级的额外噪声。此噪声还使接收器敏感性降级，使得可由接收器可靠地检测的最小所要信号将需要具有更大的振幅。
[0029] 可通过使互调制(IM)失真保持为低来获得良好的接收器性能。高线性(very linear)接收器可通过使用许多芯片上电感器来实现低IM失真。然而，芯片上电感器占据的硅面积较大，这于是会增加裸片成本。因此，需要尽量减少使用芯片上电感器。LNA 130可用晶体管替代芯片上电感器作为负载。然而，负载晶体管可能会产生过多IM失真，这可能使得难以满足CDMA及其它高性能系统的严格的线性要求。
[0030] 在一方面中，可基于操作条件来使呈现给LNA 130的外部负载变化以便实现良好性能。LNA 130可将PMOS晶体管用作内部负载，且可使用低电源电压(例如，1.3伏)来操作。所述PMOS晶体管可由于裸片面积更小而比芯片上电感器更优选，且可由于低供电余量而比电阻器更优选。为了满足严格的线性要求，可通过改变外部负载来对抗PMOS晶体管引起的失真。
[0031] 失真可与LNA 130的负载以及LNA 130的输入级相关。由LNA负载产生的失真可能起因于(例如)PMOS晶体管，且可如下将来自LNA 130的输出电流表示为输出电压的函数：
[0032] 方程式(1)
[0033] 其中Vout是由LNA 130提供的输出电压，
[0034] iout是由LNA 130提供的输出电流，且
[0035] g1、g2及g3是定义LNA 130的线性的系数。
[0036] 可使用不同于g1、g2及g3的系数将方程式(1)重写为LNA 130的输入电压Vin的函数。
[0037] 可将LNA输出电压表示为：
[0038] Vout＝Vdesired·cos(ωdesiredt)+VTX·(cos(ωTX1t)+cos(ωTX2t))+VJ·cos(ωJt)，方程式(2)
[0039] 其中Vdesired是处于频率ωdesired(以弧度/秒为单位)的所要信号电压，[0040] VTX是处于频率ωTX1及ωTX2的TX泄漏信号电压，且
[0041] VJ是处于频率ωJ的干扰信号电压。
[0042] 处于ωTX1及ωTX2的TX泄漏分量可表示经调制的TX泄漏。
[0043] LNA输出电流包括所要电流以及处于频率ωTX1-ωTX2+ωJ的互调制或交叉调制失真(CMD)电流。在此主要关注交叉调制失真(CMD)，因为当考虑经调制的TX泄漏时其包括图2B中的变宽的频谱218。可将CMD的电流(其也被称作三次差拍电流(triple beat current))表示为：
[0044] 方 程 式(3)
[0045] 其中iTX是TX泄漏信号电流，iJ是干扰信号电流，iCMD是CMD电流，α＝iTX/iJ是由用于LNA 130的无线通信标准所规定的固定比率，且Zmixer是由LNA 130的输出端观测到的外部负载。
[0046] 在图1中所示的设计中，LNA 130的外部负载等于下变频转换器140及150的输入阻抗。因此，术语“外部负载”与“混频器输入阻抗”在本文中可互换使用。
[0047] 方程式(3)假定外部负载支配LNA 130的内部负载。对于级联配置来说，常常为此情况。举例来说，混频器输入阻抗可小于100欧姆，而LNA内部负载可为1千欧姆或更多。
[0048] 如方程式(3)中所示，CMD电流的量视干扰信号电流的量以及混频器输入阻抗Zmixer而定。此外，CMD电流与Zmixer的三次幂成比例。因此，如果Zmixer减小两倍，则CMD电流减小八倍。可由此通过使Zmixer变化而控制CMD电流的量。
[0049] 图3展示所要信号电流idesired的曲线310及CMD电流iCMD的曲线312对混频器输入阻抗Zmixer。垂直轴以对数标度展示电流，且水平轴以线性标度展示Zmixer。所要信号电流具有1∶1斜率且在Zmixer减小两倍时降低6dB。CMD电流具有3∶1斜率且在Zmixer减小两倍时降低18dB。因此，当Zmixer减小时，CMD电流的下降速率比所要信号电流快得多。
[0050] 图4展示下变频转换器140a与150a及LO产生器160的设计的框图。下变频转换器140a与150a具有可变输入阻抗且分别为图1中的下变频转换器140与150的一种设计。
[0051] 在图4中所示的设计中，下变频转换器140a包括与第二I混频器442并联耦合的第一I混频器440。下变频转换器150a包括与第二Q混频器452并联耦合的第一Q混频器450。LO产生器160包括一LO信号产生器458及四个缓冲器460、462、470及472。产生器
458产生I LO信号及Q LO信号。缓冲器460及462接收并缓冲I LO信号，且将第一I LO信号及第二I LO信号分别提供到混频器440及442。缓冲器470及472接收并缓冲Q LO信号，且将第一Q LO信号及第二Q LO信号分别提供到混频器450及452。
[0052] 当被启用时，混频器440对LNA输出信号与来自缓冲器460的第一I LO信号进行下变频转换，并提供第一I下变频转换信号。当被启用时，混频器442对LNA输出信号与来自缓冲器462的第二I LO信号进行下变频转换，并提供第二I下变频转换信号。对第一I下变频转换信号及第二I下变频转换信号进行求和并将其提供到滤波器142。当被启用时，混频器450对LNA输出信号与来自缓冲器470的第一Q LO信号进行下变频转换，并提供第一Q下变频转换信号。当被启用时，混频器452对LNA输出信号与来自缓冲器472的第二Q LO信号进行下变频转换，并提供第二Q下变频转换信号。对第一Q下变频转换信号及第二Q下变频转换信号进行求和并将其提供到滤波器152。混频器440及442可分别通过控制其偏压电流Bias_I1及Bias_I2而被启用或停用。混频器450及452可分别通过控制其偏压电流Bias_Q1及Bias_Q2而被启用或停用。
[0053] 在一种设计中，使用相同尺寸的晶体管来实施混频器440及442。在另一种设计中，使用不同尺寸的晶体管来实施混频器440及442。举例来说，可使用较小晶体管来实施混频器440，且可使用较大晶体管来实施混频器442。在一种设计中，当混频器440及442被启用时，使用相同电流量及/或相同偏压电压来加偏压于混频器440及442。在另一种设计中，当混频器440及442被启用时，使用不同电流量及/或不同偏压电压来加偏压于混频器440及442。举例来说，当混频器440被启用时，可使用较小电流或较低偏压电压来加偏压于混频器440，且当混频器442被启用时，可使用较大电流或较高偏压电压来加偏压于混频器442。在一种设计中，使用具有类似信号电平的LO信号来驱动混频器440及442。在另一种设计中，使用具有不同信号电平的LO信号来驱动混频器440及442。举例来说，可使用较小LO信号来驱动混频器440，且可使用较大LO信号来驱动混频器442。类似地，混频器450及452可使用相同或不同尺寸的晶体管来实施，当被启用时使用相同或不同电流量及使用相同或不同偏压电压来加偏压，且使用具有类似或不同信号电平的LO信号来驱动。可分别根据混频器440、442、450及452的晶体管尺寸来按比例缩放LO缓冲器460、462、470及472。
[0054] 可用若干方式使混频器输入阻抗Zmixer变化。在一种设计中，可通过将混频器440或混频器442或者混频器440与442两者选择用于I路径来使Zmixer变化。可通过启用更多混频器、通过选择具有较大晶体管的一个或一个以上混频器等来获得较低Zmixer。在另一种设计中，可通过调整所述所选混频器的偏压条件来使Zmixer变化。可使用较高偏压电压来获得较低Zmixer。在又一种设计中，可通过调整LO信号的信号电平来使Zmixer变化。此操作可通过改变LO缓冲器460及462(例如，通过启用缓冲器460及462中的更多级)、通过改变缓冲器460及462的VDD电源电压等来实现。可使用较大LO信号电平来获得较低Zmixer。
[0055] 在一种设计中，可支持高线性模式及低线性模式。当检测到大干扰信号及/或高TX泄漏时，可选择高线性模式。在高线性模式中，下变频转换器140及150可如表1中所示来操作以获得LNA 130的低Zmixer。此可减小LNA输出端处的信号摆动，使得PMOS晶体管负载的失真得以减小。当未检测到大干扰信号及/或高TX泄漏时，可选择低线性模式。在低线性模式中，下变频转换器140及150可如表1中所示来操作以获得LNA 130的较高Zmixer。此做法可减小由LNA 130所呈现的寄生电容，这样可改善接收器的总噪声指数。
[0056] 表1
[0057]
[0058] 在另一方面中，可基于操作条件来使LNA 130的内部负载变化以便实现良好性能。可将LNA 130的内部负载分成多个部分，可基于是否检测到大干扰信号及/或高TX泄漏来选择性地启用所述部分。
[0059] 图5展示LNA 130a的示意图，所述LNA 130a是图1及图4中的LNA 130的一种设计。LNA 130a包括提供信号放大的输入级510及为输入级510提供有效负载的输出级520。在输入级510内，NMOS晶体管512a的源极耦合到电感器514a的一端，其栅极接收LNA输入信号Vinp，且其漏极耦合到节点Ap。NMOS晶体管512b的源极耦合到电感器514b的一端，其栅极接收互补的LNA输入信号Vinn，且其漏极耦合到节点An。电感器514a及514b的另一端耦合到电路接地。NMOS晶体管512a及512b为差动LNA输入信号Vinp及Vinn提供信号放大。可选择NMOS晶体管512a及512b的偏压电压、偏压电流及尺寸以获得输入级510的所要增益及线性。电感器514a及514b为NMOS晶体管512a及512b提供源极退化，且还可提供调查NMOS晶体管512a及512b的栅极的阻抗匹配。
[0060] 输出级520包括第一负载部分524及第二负载部分526。在输出级520内，NMOS晶体管532a与534a并联耦合且其源极耦合到节点Ap，其栅极分别接收Vbiasn1与Vbiasn2偏压电压，且其漏极耦合到节点Bp。PMOS晶体管542a与544a也并联耦合且其源极耦合到VDD电源电压，其栅极分别接收Vbiasp1与Vbiasp2偏压电压，且其漏极耦合到节点Bp。NMOS晶体管532b与534b并联耦合且其源极耦合到节点An，其栅极分别接收Vbiasn1与Vbiasn2偏压电压，且其漏极耦合到节点Bn。PMOS晶体管542b与544b也并联耦合且其源极耦合到VDD电源电压，其栅极分别接收Vbiasp1与Vbiasp2偏压电压，且其漏极耦合到节点Bn。NMOS晶体管532a、
532b、534a及534b为NMOS晶体管512a及512b提供负载隔离。PMOS晶体管542a、542b、
544a及544b为输入级510提供有效负载。可选择Vbiasn1及Vbiasn2偏压电压以在所要操作点处加偏压于NMOS晶体管532a、534a、532b及534b。可选择Vbiasp1及Vbiasp2偏压电压以在所要操作点处加偏压于PMOS晶体管542a、544a、542b及544b。
[0061] LNA 130a产生一个差动LNA输出信号Voutp及Voutn。MOS晶体管532a、534a、542a及544a的漏极提供Voutp信号。MOS晶体管532b、534b、542b及544b的漏极提供Voutn信号。
[0062] 在图5中所示的设计中，MOS晶体管532a、532b、542a及542b具有尺寸1，且MOS晶体管534a、534b、544a及544b具有尺寸K。在图5中未展示的另一设计中，所有MOS晶体管具有相同尺寸。
[0063] 输出级520的第一负载部分524包括MOS晶体管532a、532b、542a及542b。输出级520的第二负载部分526包括MOS晶体管534a、534b、544a及544b。可通过为MOS晶体管532a、532b、542a及542b提供恰当的Vbiasn1及Vbiasp1偏压电压来启用第一负载部分524。可通过为MOS晶体管534a、534b、544a及544b提供恰当的Vbiasn2及Vbiasp2偏压电压来启用第二负载部分526。
[0064] 在高线性模式中，可启用具有较大MOS晶体管的第二负载部分526或第一负载部分524与第二负载部分526两者以便实现低失真。在低线性模式中，可仅启用具有较小MOS晶体管的第一负载部分524以实现低噪声指数。
[0065] 图5展示LNA 130的实例设计。也可使用其它设计来实施LNA。
[0066] 在又一方面中，可基于操作条件来使LNA 130的内部负载与外部负载两者变化以便实现良好性能。此可通过将内部负载分为多个部分且还通过将外部负载分为多个部分来实现。可基于是否检测到大干扰信号及/或高TX泄漏来选择性地启用内部负载与外部负载的多个部分。
[0067] 图6展示LNA 130b及具有可变输入阻抗的下变频转换器140b与150b的设计的框图。LNA 130b是图1中的LNA 130的另一设计。下变频转换器140b与150b分别是图1中的下变频转换器140与150的另一设计。
[0068] 在图6中所示的设计中，LNA 130b接收LNA输入信号并提供第一LNA输出信号及第二LNA输出信号。下变频转换器140b包括与第二I混频器642并联耦合的第一I混频器640。下变频转换器150b包括与第二Q混频器652并联耦合的第一Q混频器650。当被启用时，混频器640对第一LNA输出信号与来自缓冲器460的第一I LO信号进行下变频转换并提供第一I下变频转换信号。当被启用时，混频器642对第二LNA输出信号与来自缓冲器462的第二I LO信号进行下变频转换并提供第二I下变频转换信号。对第一I下变频转换信号及第二I下变频转换信号进行求和并将其提供到滤波器142。当被启用时，混频器650对第一LNA输出信号与来自缓冲器470的第一Q LO信号进行下变频转换并提供第一Q下变频转换信号。当被启用时，混频器652对第二LNA输出信号与来自缓冲器472的第二Q LO信号进行下变频转换并提供第二Q下变频转换信号。对第一Q下变频转换信号及第二Q下变频转换信号进行求和并将其提供到滤波器152。
[0069] 图7展示图6中的LNA 130b的设计的示意图。LNA 130b包括图5中的LNA 130a中的所有电路组件，但具有以下差别。输出级522包括第一负载部分524及第二负载部分526。在第一负载部分524内，MOS晶体管532a及542a的漏极耦合到节点Bp并提供Voutp1信号。MOS晶体管532b及542b的漏极耦合到节点Bn并提供Voutn1信号。在第二负载部分
526内，MOS晶体管534a及544a的漏极耦合到节点Cp并提供Voutp2信号。MOS晶体管534b及544b的漏极耦合到节点Cn并提供Voutn2信号。第一LNA输出信号由Voutp1与Voutn1构成。
第二LNA输出信号由Voutp2与Voutn2构成。
[0070] 在图6及图7中所示的设计中，输出级内的每一负载部分产生一个驱动一对混频器的LNA输出信号。确切地说，来自第一负载部分524的第一LNA输出信号(Voutp1与Voutn1)驱动第一对混频器640及650。来自第二负载部分526的第二LNA输出信号(Voutp2与Voutn2)驱动第二对混频器642及652。
[0071] 在一种设计中，在高线性模式中，启用LNA 130b的第一负载部分与第二负载部分以及第一对混频器与第二对混频器。在另一设计中，在高线性模式中，仅启用LNA 130b的具有较大MOS晶体管的第二负载部分及具有较大MOS晶体管的第二对混频器642与652。对于这两种设计来说，可为LNA 130b提供较低负载阻抗，此于是可减小LNA输出端处的信号摆动并减小PMOS晶体管的失真。
[0072] 在一种设计中，在低线性模式中，仅启用LNA 130b的具有较小MOS晶体管的第一负载部分及具有较小MOS晶体管的第一对混频器640与650。所述被启用的混频器观测到较高输入阻抗及由LNA 130b呈现的较小寄生电容，此可改善总噪声指数。此外，因为LNA130b的内部负载的一部分被停用，所以减少了由LNA引起的噪声。
[0073] 计算机模拟展示通过针对输出级的具有相同LNA增益的部分停用PMOS晶体管所产生的噪声指数的改善。停用输出级的一部分在低线性模式中可能是可行的，因为使用较低偏压电流且被启用的PMOS晶体管可使用合适的饱和电压Vdsat、甚至使用低电源电压来操作。
[0074] 在低线性模式中，因为输出级的仅一个负载部分被启用，所以LNA 130b的寄生电容较小。可相应地按比例缩放位于LNA 130b与混频器640及650之间的AC耦合电容器。另外，因为仅一对混频器640与650被启用，所以可减小混频器输入端处的总输入电容Cpar。
此较低的混频器输入电容可改善总的接收器噪声指数。
[0075] 图8A展示混频器800的设计的示意图，可将所述设计用于图4中的混频器440、442、450及452中的每一者及图6中的混频器640、642、650及652中的每一者。
[0076] 在混频器800内，NMOS晶体管812及814形成第一差动对且其源极耦合在一起，其栅极分别经由电容器816及836接收VLOp与VLOn LO信号，且其漏极提供差动混频器输出信号Imixerp与Imixern。NMOS晶体管832及834形成第二差动对且其源极耦合在一起，其栅极分别经由电容器836及816接收VLOn与VLOp LO信号，且其漏极分别提供Imixerp与Imixern信号。电容器810的一端从LNA 130接收Ioutp信号且另一端耦合到NMOS晶体管812及814的源极。电容器830的一端从LNA 130接收Ioutn信号且另一端耦合到NMOS晶体管832及834的源极。Ioutp与Ioutn信号可对应于图4中的Voutp与Voutn信号、图6中的Voutp1与Voutn1信号或图6中的Voutp2与Voutn2信号。
[0077] 电容器816的一端接收VLOp LO信号且另一端耦合到NMOS晶体管812及834的栅极。电容器836的一端接收VLOn LO信号且另一端耦合到NMOS晶体管814及832的栅极。VLOp与VLOn LO信号可对应于来自图4中的缓冲器460、462、470或472或者来自图6中的缓冲器660、662、670或672的差动LO信号。
[0078] 电阻器818及838的一端耦合到Vb1偏压电压且另一端分别耦合到NMOS晶体管812及814的栅极。电阻器822及824的一端耦合到Vb2偏压电压且另一端分别耦合到NMOS晶体管812及814的漏极。电阻器842及844的一端耦合到Vb2偏压电压且另一端分别耦合到NMOS晶体管832及834的漏极。
[0079] 图8B展示混频器802的设计的示意图，也可将所述设计用于图4中的混频器440、442、450及452中的每一者及图6中的混频器640、642、650及652中的每一者。混频器802包括图8A中的混频器800中的所有电路元件。混频器802进一步包括用于Ioutp与Ioutn信号中的每一者的输入电流缓冲器。用于Ioutp信号的输入电流缓冲器包括由NMOS晶体管852构成的输入级，所述输入级与由PMOS晶体管854构成的PMOS负载串联耦合。用于Ioutn信号的输入电流缓冲器包括由NMOS晶体管862构成的输入级，所述输入级与由PMOS晶体管
864构成的PMOS负载串联耦合。还可使用PMOS输入级及NMOS负载来实施输入电流缓冲器。可使用Vb3偏压电压来调整NMOS晶体管852与862的偏压电流及输入阻抗。可使用Vb4偏压电压来调整用于PMOS晶体管854与864的偏压电压。
[0080] 图8A及图8B分别展示混频器800及802的两个实例设计。也可使用其它设计来实施混频器。
[0081] 如图1、图4及图6中所示，低通滤波器142及152可分别对来自下变频转换器140及150的I下变频转换信号及Q下变频转换信号进行滤波。在一种设计中，每一低通滤波器包括一发射低通滤波器，接着为基带滤波器。发射低通滤波器可传递所要信号并使TX泄漏信号衰减。发射低通滤波器的带宽可比所要信号的带宽宽得多以便避免影响通带响应。可使基带滤波器与所要信号的带宽匹配。
[0082] 在上文所描述的设计中，将LNA的内部负载分为两个负载部分，且将两对I-Q混频器用于正交下变频转换器。大体来说，可将LNA的内部负载分为任何数目的负载部分。这多个负载部分可使用相同或不同的晶体管尺寸来实施、使用相同或不同电流量来加偏压，且使用相同或不同偏压电压来加偏压。还可使用任何数目对的I-Q混频器来实施正交下变频转换器。这多对I-Q混频器可使用相同或不同的晶体管尺寸来实施，使用相同或不同电流量来加偏压，使用相同或不同偏压电压来加偏压，且使用具有相同或不同信号电平的LO信号来驱动。
[0083] 大体来说，可支持任何数目的模式。可针对某些操作条件选择每一模式。可通过干扰信号强度、TX泄漏信号强度及/或其它参数来量化操作条件。每一模式还可与一个或一个以上负载部分及一对或一对以上的I-Q混频器相关联。可基于所检测到的操作条件来选择合适模式。可启用并使用用于所选模式的所述一个或一个以上负载部分及所述一对或一对以上的I-Q混频器来实现良好性能。可由此根据操作条件(例如，根据干扰信号强度、TX泄漏信号强度等)来切换LNA负载。
[0084] 可用各种方式来检测干扰信号。在一种设计中，可在基带滤波之前且还在基带滤波之后测量下变频转换信号的功率。可基于基带滤波之前的测量功率与基带滤波之后的测量功率的比率来确定干扰信号的存在及强度。还可通过以下步骤来检测干扰信号：在基带滤波之前对下变频转换信号执行快速傅立叶变换(FFT)并检验来自FFT的频谱响应以确定干扰信号的存在及强度。也可用其它方式来检测干扰信号。
[0085] 图9展示用于操作接收器的过程900的设计。可基于所检测到的操作条件，从多个模式当中选择一模式(框912)。在一种设计中，如果检测到大干扰信号，则可选择高线性模式，且如果未检测到大干扰信号，则可选择低线性模式。还可支持其它模式。可基于干扰信号、TX泄漏信号及/或其它参数来选择合适模式。
[0086] 可基于所选模式来启用多对混频器当中的至少一对混频器(框914)。在多对混频器中存在剩余对混频器的情况下，可基于所选模式来停用所述剩余对混频器(框916)。可基于所选模式来启用LNA的多个负载部分当中的至少一个负载部分(框918)。在多个负载部分中存在剩余负载部分的情况下，可基于所选模式来停用所述剩余负载部分(框920)。在一种设计中，多对混频器可包括第一对混频器及第二对混频器，且多个负载部分可包括第一负载部分及第二负载部分。如果选择高线性模式，则可启用两对混频器及两个负载部分。如果选择低线性模式，则可启用第一对混频器及第一负载部分，且可停用第二对混频器及第二负载部分。大体来说，任何数目对的混频器及任何数目的负载部分可为可用的，且可支持任何数目的模式。每一模式可与待针对所述模式启用的至少一对混频器及至少一个负载部分相关联。
[0087] 本文中所描述的LNA及混频器可提供某些优点。第一，可在不将芯片上电感器用作LNA负载的情况下实现高线性，此可提供大量成本节省，尤其对于支持多个系统及/或多个频带的无线装置。第二，所述技术可允许移除位于LNA与混频器之间的表面声波(SAW)滤波器，此还可提供成本节省及其它益处。在CDMA的无线装置中，通常在LNA与混频器之间使用SAW滤波器以使TX泄漏信号衰减。通过本文中所描述的技术而改善的线性可允许LNA直接耦合到混频器，如图1、图4及图6中所示。第三，由于消除了用于LNA负载的芯片上电感器，因此所述技术可减少LO再辐射。
[0088] 可将本文中所描述的LNA及混频器实施于IC、模拟IC、RFIC、混频信号IC、ASIC、印刷电路板(PCB)、电子装置等上。还可使用各种IC工艺技术如互补金属氧化物半导体(CMOS)、NMOS、PMOS、双极接面晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等来制造LNA及混频器。
[0089] 实施本文中所描述的LNA及混频器的设备可为独立装置或可为较大装置的一部分。装置可为：(i)独立IC；(ii)一组一个或一个以上IC，所述一个或一个以上IC可包括用于存储数据及/或指令的存储器IC；(iii)RFIC，例如RF接收器(RFR)或RF发射器/接收器(RTR)；(iv)ASIC，例如移动台调制解调器(MSM)；(v)可嵌入于其它装置内的模块；(vi)接收器、蜂窝式电话、无线装置、手持机或移动单元；(vii)等。
[0090] 在一个或一个以上示范性设计中，可用硬件、软件、固件或其任何组合来实施所描述的功能。如果用软件实施，则可将所述功能作为一个或一个以上指令或代码存储于计算机可读媒体上或经由其传输。计算机可读媒体包括计算机存储媒体与通信媒体(包括促进计算机程序从一个地方传递到另一地方的任何媒体)两者。存储媒体可为可由计算机存取的任何可用媒体。通过实例且非限制，这些计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或者可用于以指令或数据结构的形式载运或存储所要程序代码且可由计算机存取的任何其它媒体。又，将任何连接恰当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)，或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL，或例如红外线、无线电及微波等无线技术均包括在媒体的定义中。如本文中所使用，磁盘及光盘包括压缩光盘(CD)、激光光盘、光盘、数字多用光盘(DVD)、软磁盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘使用激光以光学方式再现数据。上述内容的组合也可包括在计算机可读媒体的范围内。
[0091] 提供本发明的先前描述旨在使得任何所属领域的技术人员能够制作或使用本发明。对于所属领域的技术人员来说，对本发明的各种修改将易于显而易见，且可在不偏离本发明的范围的情况下将本文中所定义的一般原理应用于其它变体。因此，并不意欲将本发明限于本文中所描述的实例及设计，而是将赋予其与本文中所揭示的原理及新颖特征一致的最广范围。
